数字电路练习题
第一章 数字电路基础1、 数制转换：（86）十=（ ）二 =（ ）八 =（ ）十六=（ ）8421BCD2、 逻辑函数的表示方法有： 、 、 、 和 。
3、 任意两个最小项之积恒为 ，全体最小项之和恒为 。
4、 若与或逻辑函数表达式F 中某一个乘积项为1，则该表达式F = 。
5、 逻辑函数F =A B +CD其反函数F = ，对偶式F '= 。
6、 函数F =AB +AC +BC +C D +DF =A +B C，其最简与或式为 。
7、 n个变量可以构成 个最小项。
8、 用摩根定理可以实现逻辑式的“与”项和“或”项的相互转换，其中： A B =B A +，A+B = B A ⋅。
9、 将1999个1异或起来得到的结果为 ，而2000个1异或的结果是 。
1、 函数F(A,B,C,D)=∑m(0,2,3,8,9,11,13,15)+∑d(10)最简与或式为( )。
① F=D B AC C B ++ ② F=D B AD C B ++ ③ F=DB ACC B ++ ④ F=DB ADC B ++2、 F(A,B,C)＝)(B A BC A ++，当A,B,C 取( )值时,F ＝1。
① 111 ② 101 ③ 110 ④0113、 下列函数中（ 3 ）式是函数Z =A B +AC的最小项表达式①Z =A BC +ABC +ABC②Z =A BC +ABC +A BC③Z =ABC +A BC +A BC ④Z =A B +A C +B C4、 能使逻辑函数F =A B C D⊕⊕⊕均为1的输入变量组合是（ 1 ）。
①1101，0001，0100，1000 ②1100，1110，1010，1011③1110，0110，0111，1111 ④1111，1001，1010，00005、 与门的真值表为（ ）。
①②③④6、下图所示电路完成的逻辑功能是( 1 )。
①()F C A B=+②F C A B=+③F C A B=④()F C A B=+7、两输入变量A、B的逻辑门输出变量为F，它的输入输出波形如下图所示，该门为( )。
①与非门②或非门③同或门④异或门ABF.8、异或逻辑Z对应的逻辑图是( 1 )。
①②③④第二章逻辑门电路1、在数字电路中，晶体三极管常常工作在和状态。
2、三种基本的逻辑门是、和。
3、按可以把集成电路分为小规模（SSI）中规模（MSI）和大规模（LSI）和超大规模（VLSI）集成电路。
4、仅有一种载流子参与导电的器件称为；有两种载流子参与导电的器件称为。
5、TTL或非门，只要有一个输入为高电平，则输出就为电平，所以或非门的多余输入端应接入电平。
6、TTL与非门，只要有一个输入为低电平，则输出就为电平，所以与非门的多余输入端不能接电平。
7、直接将两个门的输出连在一起实现“与”逻辑关系的接法叫。
8、三态门有三种状态：、和。
9、TTL三态门、OC门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为；能实现总线连接方式的门是。
10、CMOS与非门中，未使用的输入端应当。
11、TTL电源电压为，CMOS电源电压为。
12、CMOS门电路的输入阻抗很高，所以静态功耗，但由于存在输入电容，所以随着输入信号频率的增加，功耗也会。
13、TTL集成门电路的平均传输延迟时间比CMOS集成门电路，功耗比CMOS门电路的。
1、硅二极管截止的条件是( )。
①u VD<0.7V ②u VD<0.5V ③u VD>0.7V④u VD>0.5V2、欲将二输入端的与非门、异或门、或非门作非门使用，多余输入端的接法可依次是( )。
①接高电平、接高电平、接低电平②接高电平、接低电平、接低电平③接高电平、接高电平、接高电平④接低电平、接低电平、接低电平3、下列门电路工作速度最快的一种是( )。
①TTL②CMOS③NMOS④CMOS4、对TTL与非门多余输入端的处理，不能将它们( )。
①与有用输入端连在一起②悬空③接正电源④接地5、74HC08是（）型的（）逻辑功能芯片。
① TTL，与② TTL，或③ CMOS，与④ CMOS，或6、SN74LS20是（）型的（）逻辑功能芯片① TTL，四输入与非② TTL，四输入与非③ CMOS，二输入与非④ CMOS，二输入与非第三章组合逻辑电路1、从结构上看，组合逻辑电路由门电路构成，不含和，信号从输入开始单向传输到输出。
2、组合逻辑电路是指任何时刻电路的输出仅由当时的决定。
3、用文字、符号或者数码表示特定对象的过程叫做。
4、用二进制代码表示有关对象的过程叫，n位二进制编码器有个输入，个输出。
5、把代码的特定含义翻译出来的过程叫，n位二进制译码器有个输入，个输出，工作时译码器只有一个输出有效。
6、一位二进制编码器若需要对12个输入信号进行编码，则要采用位二进制代码。
7、5变量输入译码器，其译码输出信号最多有个。
8、输出高电平有效的4-16线译码器的输入ABCD=1010时，输出Y0~Y15= 。
9、二-十进制译码器是将输入BCD码的个代码译成个高、低电平输出信号。
10、输出低电平有效的二-十进制译码器的输入8421BCD码为0110时，输出Y9~Y0= 。
11、驱动7段管显示器的译码器称为。
12、共阴极数码管要用输出有效的译码器驱动，共阳极数码管要用输出有效的译码器驱动。
1、在下列电路中，只有( 3 )属于组合逻辑电路。
①触发器②计数器③编码器④寄存器2、用二进制代码表示有关对象(信息)的过程称为( )；一般地说，n位二进制代码共有( 3 )状态。
①编码；n种②译码；n种③编码；2n种④译码；2n种3、在二进制译码器中，若输入有4位代码，则输出有( 4 )信号。
①2个②4个③8个④16个4、在二进制译码器中，若输入有4位代码，则输出有( 4 )信号。
①2个②4个③8个④16个5、在组合逻辑电路的常用设计方法中，可以用（ 1 ）来表示逻辑抽象的结果①真值表②状态表③状态图④特性方程6、在74LS148为输入低电平有效，输出低电平有效的优先编码器，当输入I7~I0=11110110时，输出Y2~Y0为（）。
①100 ②011 ③000 ④1117、74LS138为一3线-8线译码器，输入高电平有效，输出低电平有效，当输入端A2A1A0为110时，输出Y7~Y0为（）。
①01000000 ②10111111 ③00000010 ④111111018、74LS42为一二十进制译码器，输入高电平有效，输出低电平有效，当输入端A3A2A1A0为1110时，输出Y9~Y0为（）。
①0000000000 ②1111111111 ③010*******④10111111119、半导体数码管的每个显示段都是由（）构成的。
①灯丝②发光二极管③发光三极管④熔丝10、74LS247为输入高电平有效、输出低电平有效的4线/7段译码器，当输入二进制数码A3A2A1A0为0110时，74LS247输出Y a~Y g为（），与之相连的共阳极数码管显示字形为（）。
①0100000,6 ②0100000,9 ③1011111,9④1011111,611、74LS48为输入高电平有效、输出高电平有效的4线/7段译码器，当输入二进制数码A3A2A1A0为0110时，74LS48输出Y a~Y g为（），与之相连的共阴极数码管显示字形为（）。
①0100000,6 ②0100000,9 ③1011111,9 ④1011111,6第四章触发器1、具有两个稳定状态并能接收、保持和输出送来的信号的电路叫。
2、一个触发器可以记忆二进制信息，共有种状态。
3、n级触发器可以记忆种不同的状态。
4、按触发器的结构和工作特点不同，触发器可分为、、和。
5、用按照时钟脉冲下逻辑功能的不同，时钟触发器可分为、、、和。
6、根据开关元件的不同触发器可以分为型触发器和型触发器。
7、触发器的功能表示方法有、和。
8、同步触发器存在现象，为了避免空翻，常采用结构的触发器。
9、主从触发器存在现象，为了解决主从触发器的问题，进一步提高触发器的抗干扰能力，便出现了。
10、两个与非门构成的基本RS触发器的特性方程是。
11、D触发器的特性方程是。
12、JK触发器的特性方程是。
13、T触发器的特性方程是。
14、T’触发器的特性方程是。
15、把JK触发器换成T’触发器和方法是。
16、把D触发器换成T’触发器和方法是。
17、触发器的异步输入端R D和S D称为端和端。
1、两个与非门构成的基本RS触发器的输入R=0、S=1时，触发器的输出Q和Q为（）。
① 0,1 ② 1,0 ③ 1,1 ④0,12、边沿D触发器输入D=0,输出Q现在状态为0，当下一个脉冲到来时，输出Q为（），当输入D=0,输出Q现在状态为1，当下一个脉冲到来时，输出Q为（）。
① 0,0 ② 1,0 ③ 1,1 ④0,13、边沿JK触发器输入J=1,K=0,输出Q现在状态为0，当下一个脉冲到来时，输出Q为（），当输入J=1,K=1,输出Q现在状态为0，当下一个脉冲到来时，输出Q为（）。
① 0,0 ② 1,0 ③ 1,1 ④0,14、若JK触发器的原状态为0，如果下一个CP作用后仍保持0状态，同输入驱动J、K的值分别为（）。
① 0,0 ② 1,0 ③ 1,1 ④0,15、集成边沿触发器74LS112为（）型边沿（）触发器，CC4027逻辑功能和74LS112相同，采用的元件不同，它是（）型的。
①CMOS，D，TTL②TTL，D，CMOS③CMOS，JK，TTL④TTL，JK，CMOS6、集成边沿触发器74LS74为（）型边沿（）触发器，CC4013逻辑功能和74LS112相同，采用的元件不同，它是（）型的。
①CMOS，D，TTL②TTL，D，CMOS③CMOS，JK，TTL④TTL，JK，CMOS7、某触发器在输入为0时，触发器状态保持不变，输入为1时触发器状态翻转，则该触发器为（）触发器。
① D ② JK ③ T ④ T’8、某触发器只有翻转功能，来一个脉冲翻转一下，则该触发器为（）触发器，如该触发器现在状态为0，则下一个脉冲到来后，触发器的状态为（）。
①T,0 ②T’,0 ③T,1④ T’,19、四路抢答器电路设计项目中，使用74LS74芯片的目的是( )。
①对抢答信号进行编码②对抢答信号进行译码③对抢答信号进行锁存④对抢答信号进行定时第五章时序逻辑电路1、数字逻辑电路可以划分为两类：和。
2、时序逻辑电路的输出不仅与该时序的有关，而且与有关。
3、是最简单的时序电路，是时序电路的基本单元。
4、时序逻辑电路的功能表示方法有、、和。
5、根据时序电路中存储单元（触发器）状态变化的特点，时序逻辑电路可分为和。
6、计数器主要功能是对输入脉冲个数进行，同时还具有、等功能。
数字电路-练习
数字电路-练习B(总16页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--数字电子技术练习一、填空题1.=⊕⊕⊕A偶数个A A A ① 。
2.逻辑函数F=A +B+C D 的反函数F = ① ，对偶式为 ② 。
触发器的特征方程为 ① ，JK 触发器的特征方程为② 。
4.构造一个模10计数器需要 ① 个状态， ② 个触发器。
5.将JK 触发器的J 端和K 端连在一起，就得到了 ① 触发器。
6. ① 型触发器克服了空翻现象。
的清零端是异步清零，则下图构成 ① 进制计数器。
1. ① 02. ①)(D C B A +⋅⋅ ②)(D C B A +⋅⋅3. ①D Q = ②n n Q K Q J Q +=4. ① 10 ② 45. ① T6. ① 边沿7. ① 641.进制转换(31)10 = ① 2 = ② 16。
2.逻辑函数的表示方法有 ① 、卡诺图、函数式、 ② 和波形图。
触发器的特性方程是： ① ，T 触发器的特性方程=+1n Q ② 。
4.下图(a)、(b)所示的组合逻辑电路，已知(a)中为TTL 门电路，（b ）中为OC 门，它们的输出表达式Y 1 = ① ，Y = ② 。
(a)(b)5.译码集成电路74LS138的地址码有 ① 个，译码输出端的个数有 ② 个。
6.某加计数器是由74LS161构成的十进制计数器，设初始状态Q 3Q 2Q 1Q 0 = 0000，当采用同步归零方式时其最后一个状态是 ① ，当采用异步归零方式时其最后一个状态是 ② 。
1. ① 11111 ② 1F 2. ① 真值表 ② 逻辑图 （可对调） 3. ①0,1=+=+RS Q R S Q n n ② n n Q T Q T + 4. ① A ② CD AB CD AB +⋅或5. ① 3② 8 6. ① 1001 ② 1010CP 1Q 0 Q 1 Q 2 Q 3 CP 1 CPCP 074LS290(个位)Q 0 Q 1 Q 2 Q 3CP 074LS290(十位)S 9A S 9B R 0A R 0BS 9A S 9B R 0A R 0B&1.进制转换：（）10 = ① 2 ，（1F ）16 = ② 2。
数字电路习题
数字电路习题第一章一、填空题（每题2分，共42分）1. （374.51）10=( ) 8421BCD2. 二进制数（1011.1001）2转换为八进制数为（ ），转换为十六进制数为（ ）。
3. 24218421)(00111000010110=）（4. 108421)(11010110100=）（5. 将（459）10编成（ ）8421BCD6. 108421)(00111000010110=）（7. 54218421)(1010010100=）（8. (1011101) 2=( )10=( )89. （201）10 =（ ）2 = （ ）1610. (65.25) 10=( )2=( )811. 210)()25.276(=12. 余3码10001000对应的2421码为（ ）。
13. 810)()25.76(=14. （11110.11）2=( )10=( )815. 八进制（273）8中，它的第三位数2 的位权为（ ）。
16. 十进制数254.75的二进制编码（ ），十六进制编码 ( )。
17. (1100011.011 )2=( )8 = ( )1618. （26.125）10=（ ）16=（ ）8421BCD19. (365) 10=( )2 =( )1620. (BE) 16=( )10=( )221. 210)()75.436(=第二章一、填空题（每题2分，共62分）1. 异或门如果当作非门使用，应当让其中一个输入端固定接（ ）。
2. 逻辑函数式F=AB+AC 的对偶式为（ ）。
3. 三态门电路的输出有（ ）、（ ）和（ ）3种状态。
4. TTL 与非门多余的输入端应（ ）TTL 或非门多余的输入端应（）。
5. TTL 与门多余的输入端应（ ）TTL 或门多余的输入端应（ ）。
6. 逻辑函数 F=BC B A +⋅的最小项之和表达式为（ ）。
7. Y=（A+B+C ）A B C 对偶式为Y /=（ ）。
聊城大学《数字电路》期末复习题及参考答案
《数字电路》练习题及参考答案一、逻辑函数化简1.用卡诺图法将逻辑函数化简为最简与一一或表达式Y=ABC+ABD+CD'+AB C+A'CD'+ACDY=A+D2.用卡诺图法将逻辑函数化简为最简与一一或表达式Y=AB,+B,C+ΛD二、简答题1.时序逻辑电路在逻辑功能和电路结构上各有什么特点？答：逻辑功能上：任意时刻的输出不仅取决于这一时刻的输入，还与电路的历史状态有关。
电路结构上：①包含存储电路和组合电路；②存储器状态和输入变量共同决定输出。
3.简述触发器电路必须具备的两个基本特点。
答：1.有两个可以自行保持的状态；2.可以根据不同的输入置成。
或1状态三、设计题1.用4选1数字选择器(74HC153/2)产生逻辑函数：Z=AβC+A t C+BC(数据选择器输出方程为Y=D0(AAi)+D i(A i A0)+D2(A i A n)+D y(A i A ii))已知输出方程为：Y=(AA)Qo+(AA)S+(AA)Qf(AA)A将给定逻辑函数化为与输出方程对应的形式为：Y=Aβ,C+A BI+ABC+ABC另数据选择器输入接成：Al=A;Ao=8;D 0=D 2=C ,;D 1=1;D 3=C2 .用3线一8线译码器74HC138和门电路产生如下多输出逻辑函数。
Y 1=ACY 2=A ,B ,C+AffC ,+BCY i =B'C+ABCY i =AC=ΛffC+ΛBC=nι5+m 7=(m 5,m 7y=(Y 5,Y 7y<Y 2≈A ,B ,C+AffC ,+BC=A'B ,C+A;BC+AB ,C+ABC≈m i +m 3+fn i +m 7≈(m,,m 3,m 4'm ιy=(Y l 'Y i ,Y 4,Y 7y X=B'C+46C=A'B'C+A&C+ABC=，/+，%+%=(/'%6')'=(可匕工)画出电路为：则：Y=Z接电路为:3¾%J %41IΛβ与。
数字电路练习题
选择1、有八个触发器的二进制计数器，它们最多有（ C ）种计数状态。
A 、8；B 、16；C 、256；D 、642、下列触发器中上升沿触发的是（ D ）。
A 、主从RS 触发器；B 、JK 触发器；C 、T 触发器；D 、D 触发器3、下式中与非门表达式为（ D ），或门表达式为（ A ）。
A 、Y=A+B ；B 、Y=AB ；C 、Y=B A +；D 、Y=AB4、十二进制加法计数器需要（ C ）个触发器构成。
A 、8；B 、16；C 、4；D 、35、逻辑电路如右图，函数式为（A ）。
A 、F=AB +C ； B 、F=AB +C ；C 、F=C AB +；D 、F=A+BC6、逻辑函数F=AB+BC 的最小项表达式为（ C ）A 、F=m 2+m 3+m 6B 、F=m 2+m 3+m 7C 、F=m 3+m 6+m 7D 、F=m 3+m 4+m 77、74LS138译码器有（ A ），74LS148编码器有（ C ）A 、三个输入端，三个输出端；B 、八个输入端，八个输出端；C 、三个输入端，八个输出端；D 、八个输入端，三个输出端。
8、单稳态触发器的输出状态有（ A ）A 、一个稳态、一个暂态B 、两个稳态C 、只有一个稳态D 、没有稳态1、对于MOS 门电路，多余端不允许（ A ）A 、悬空B 、与有用端并联C 、接电源D 、接低电平2、右图①表示（ A ）电路，②图表示（ B ）电路Ａ、与门 Ｂ、或门Ｃ、非门 Ｄ、与非门３、卡诺图③、④表示的逻辑函数最简式分别为（ C ）和（ B ）A 、F=B +DB 、F=B+DC 、F=BD+B DD 、F=BD+BD4、逻辑电路如图⑤，函数式为（ A ）A 、 F=AB +CB 、 F =A B +CC 、 F=AB +CD 、F=A+B C5、一位8421B C D 码计数器至少需要 B 个触发器。
A.3B.4C.5D.106、下列逻辑函数表达式中与F=A B +A B 功能相同的是（ A ）A 、B A ⊕ B 、B A ⊕C 、B A ⊕D 、B A ⊕7、施密特触发器常用于（ A ）A 、脉冲整形与变换B 、定时、延时C 、计数D 、寄存8、施密特触发器的输出状态有 BA 、一个稳态、一个暂态B 、两个稳态C 、只有一个稳态D 、没有稳态1、对于MOS 门电路，多余端不允许 AA 、悬空B 、与有用端并联C 、接电源D 、接低电平2、一个8选1多路选择器，输入地址有 ，16选1多路选择器输入地址有 。
数字电路练习题
第一章 逻辑代数基础12．下列几种说法中与BCD 码的性质不符的是 。
（1）一组四位二进制数组成的码只能表示一位十进制数； （2）BCD 码是一种人为选定的0~9十个数字的代码；（3）BCD 码是一组四位二进制数，能表示十六以内的任何一个十进制数； （4）BCD 码有多种。
16．逻辑函数F (A ,B ,C )=Σm (0,1,4,6)的最简“与非式”为 。
（1） AC B A F ∙= (2) C A B A F ∙= (3) AC AB F ∙= (4) C A B A F ∙=18．已知某电路的真值表如下表所示，该电路的逻辑表达式为 。
（1）F =C （2）F =ABC （3）F =AB +C （4）都不是23．逻辑函数的反函数= ，对偶式F ＇= 。
30．用公式化简法化简以下逻辑函数))((AB C B C A B A B A B A F ++++=。
解： ))((AB C B C A B A B A B A F ++++=CB A BC A C B A ++=)()(C B A C B A BC A C B A +++=C B C A +=34．用卡诺图化简逻辑函数：F （A ，B ，C ，D ）=∑m (5，6，7，8，9)+∑d (10，11，12，13，14，15) 解：AB00CD01111000011110F00000111××××11××BC BD A F ++=37． 试用卡诺图法将下列具有约束条件的逻辑函数化为最简“与或”式。
F （A ,B ,C ,D ）=∑m (1, 4,9,13)+ ∑d (5,6,7,10) 解：AB00CD01111000011110F01001×××010001×D C B A F +=第三章 组合逻辑电路2．比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是 。
数字电路课堂练习题——第4章
第 1 页/共 3 页1. 按照电路图，画Q 的波形。
2. 上图当D S =D R =0时，1n Q +=？1n Q +=？当D S 和D R 同时恢复到“1”时，保持的是什么状态？A ： 当D S =D R =0时，1n Q +=1，1n Q +=1；当D S 和D R 同时恢复到“1”时，保持状态不决定。
3. 上图想要1n Q +=0，D S 和D R 加什么触发？经过几个t pd 后1n Q +=0？A ： 想要1n Q +=0，D S 和D R 加“置0”触发，D S =1，D R =0；经过2个t pd 后1n Q +=0。
4. 上图想要1n Q +=1，D S 和D R 加什么触发？要经过几个t pd 后1n Q +=1？A ： 想要1n Q +=1，D S 和D R 加“置1”触发，D S =0，D R =1；经过1个t pd 后1n Q +=1。
5. 当D S =D R =0时，1n Q +=1，1n Q +=？随后D S =0、D R =1时，1n Q +=？。
A ： 当D S =D R =0时，1n Q +=1，1n Q +=1； 随后D S =01n Q +=1。
R D S D & &Q Q R D S D Q1. 有两个触发器如下，当CP 和D 有如下波形时，画Q 1、Q 2波形。
2. 用边沿D 触发器实现将CP 频率下降1/2和1/4的电路。
A ： 触发器特征方程为 1n n Q D Q +==每来一个时钟升高沿，Q 翻转一次，Q 1输出为2分频，Q 2输出为4分频。
T 1和T 2。
A ： T 2≥T su4. 当同步RS 触发器要想Q n+1=1时，RS 应加什么触发信号？写出特征方程。
求CP QQ T →=？A ： 应加R=0、S=1时，Q n+1=1特征方程 约束条件：0S R ⋅=CP QQ T →=3t pd 5. 当同步RS 触发器R=S=1时，1n Q +=？1n Q +=？随后R=S=0，问1n Q +=？倘若R=S=1之后R=1、S=0，1n Q +=？A ： R=S=1时，1n Q +=1，1n Q +=1随后R=S=0， 1n Q +=为不定状态 倘若R=S=1之后R=1、S=0，1n Q +=0D 1 Q 1 D 2 Q 2Q 2D Q 1 CP第3页/共3页。
数字电子技术基础第一章练习题及参考答案
第一章数字电路基础第一部分基础知识一、选择题1.以下代码中为无权码的为。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2.以下代码中为恒权码的为。
A .8421BCD码B. 5421BCD码C.余三码D.格雷码3. 一位十六进制数可以用位二进制数来表示。
A. 1B.2C. 4D.164.十进制数25用8421BCD码表示为。
A .10 101B .0010 0101 C. 100101 D .101015.在一个8位的存储单元中，能够存储的最大无符号整数是。
A. (256) 10B. (127) 10C. (FF) 16D. (255) 106.与十进制数(53.5) 10等值的数或代码为。
A.(0101 0011. 0101)8421BCDB.(35. 8)16C.(110101. 1)2D.(65. 4)87.矩形脉冲信号的参数有。
A.周期B.占空比C.脉宽D.扫描期8.与八进制数(47. 3) 8等值的数为：A. (100111 . 011 )2B. (27. 6)16C. (27. 3 )16D. (1 00111 . 11 )29. 常用的BCD码有。
A.奇偶校验码B.格雷码C. 8421码D.余三码10 .与模拟电路相比，数字电路主要的优点有。
A.容易设计B.通用性强C.保密性好D.抗干扰能力强二、判断题(正确打，，错误的打X)1.方波的占空比为0. 5。
()2. 8421 码1001 比0001 大。
( )3.数字电路中用“ 1”和“ 0”分别表示两种状态，二者无大小之分。
()4.格雷码具有任何相邻码只有一位码元不同的特性。
()5.八进制数(18) 8比十进制数(18) 10小。
()6.当传送十进制数5时，在8421奇校验码的校验位上值应为1。
( )7.在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。
()8.占空比的公式为：q = t w / T,则周期T越大占空比q越小。
数字电路习题库
一、选择题1、时序电路可由（ ）组成。
A.门电路B.触发器或触发器和门电路C.触发器或门电路D.组合逻辑电路 2、下列选项中不是时序电路组成部分的是（ ）。
A.门电路 B.组合逻辑电路 C.触发器 D.寄存器 3、时序电路由门电路和（ ）组合而成A.触发器B.寄存器C.加法器D.译码器 4、时序电路的输出状态的改变（ ）。
A.仅与该时刻输入信号的状态有关 B.仅与时序电路的原状态有关 C.与所述的两个状态都有关 D.与所述的两个状态都无关5、时序逻辑电路中一定包含（）。
A.触发器B.组合逻辑电路C.移位寄存器D.译码器 6、时序逻辑电路中必须有（）。
A.输入逻辑变量B.时钟信号C.计数器D.编码器7、有一个与非门构成的基本RS 触发器，欲使该触发器保持原状态，即n n Q Q =+1， 则输入信号应为（）。
A.0==R SB. 1==R SC. 0,1==R SD. 1,0==R S8、有一个或非门构成的基本RS 触发器，欲使该触发器保持原状态，即n n Q Q =+1， 则输入信号应为（）。
A.0==R SB. 1==R SC. 0,1==R SD. 1,0==R S9、有一个与非门构成的基本RS 触发器，欲使该触发器01=+n Q ， 则输入信号应为（）。
A.0==R S B. 1==R S C. 0,1==R S D. 1,0==R S10、有一个或非门构成的基本RS 触发器，欲使该触发器01=+n Q ， 则输入信号应为（）。
A.0==R S B. 1==R S C. 0,1==R S D. 1,0==R S11、有一个与非门构成的基本RS 触发器，欲使该触发器11=+n Q ， 则输入信号应为（）。
A.0==R S B. 1==R S C. 0,1==R S D. 1,0==R S 12、有一个或非门构成的基本RS 触发器，欲使该触发器11=+n Q， 则输入信号应为（）。
A.0==R S B. 1==R S C. 0,1==R S D. 1,0==R S13、对于JK 触发器，输入1,0==K J ，CP 脉冲作用后，触发器的次态应为（）。
数字电路习题1
《数字电路》习题1一、单项选择题1．下列四个数中与十进制数（163）10不相等的是（）。
A、（A3）16B、（）2C、（1）8421BCDD、（）82．若要对99个信息进行编码，则至少需要（）位二进制代码。
A、8 位B、7位C、9位D、6位3．十进制数62 对应的十六进制数是（）。
A、（3E）16B、（36）16C、（38）16D、（3D）164．表示一个二位十进制数至少需要（）位二进制数。
A、5B、7C、6D、85．以下说法中，（）是正确的。
A、一个逻辑函数全部最小项之和恒等于1B、一个逻辑函数全部最大项之和恒等于0C、一个逻辑函数全部最小项之积恒等于1D、一个逻辑函数全部最大项之积恒等于16．对TTL与非门多余输入端的处理，不能将它们（）。
A、与有用端连在一起B、悬空C、接高电平D、接地7．下列几种说法中与BCD码的性质不符的是（）。
A、一组4 位二进制数组成的码只能表示一位十进制数B、BCD码是一种人为选定的0～9十个数字的代码C、BCD码是一组4位二进制数，能表示十六以内的任何一个十进制数D、BCD码有多种8.一个基本RS触发器能记忆（）位二进制数。
A、2B、1C、3D、49.存在（）组取值使最小项ABCD的值为0。
A、1B、7C、15D、310.在数字电路中实现从一组输入数据中选择出某一个来输出，这种电路称为（）。
A、编码器B、译码器C、数据选择器D、加法器11.若两逻辑式相等，则它们的对偶式也相等，这就是（）。
A、对偶定理B、代入定理C、反演定理D、摩根定理二、多项选择题1．欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端（）。
A、J=K=1B、J=Q,K=QC、J=Q,K=1D、J=0,K=12．逻辑变量的取值１和０可以表示（）。
A、开关的闭合、断开B、电位的高、低C、真与假D、电流的有、无3．逻辑函数的表示方法中具有唯一性的有哪些？（）A、真值表B、表达式C、逻辑图D、卡诺图4.常用的BCD码有（）。
数字电子基础练习题答案
数字电子基础练习题一、选择题1. 在数字电路中，下列哪个逻辑门可以实现“非”运算？（）A. 与门B. 或门C. 非门D. 异或门2. 二进制数1101转换为十进制数是多少？（）A. 13B. 14C. 15D. 163. 在数字电路中，下列哪个器件可以实现数据的存储功能？（）A. 门电路B. 触发器C. 运算器D. 译码器A. 与运算B. 或运算C. 异或运算D. 积运算5. 一个4位二进制数能表示的最大十进制数是多少？（）A. 15B. 16C. 17D. 18二、填空题1. 在数字电路中，逻辑“0”和逻辑“1”分别代表______和______电平。
2. 二进制数1110转换为八进制数是______。
3. 一个触发器可以存储______位二进制信息。
4. 在数字电路中，实现算术运算的电路称为______。
5. n位二进制数可以表示的不同状态有______个。
三、判断题1. 在数字电路中，正逻辑和负逻辑的电压范围是相同的。
（）2. 两个二进制数相加，和的位数一定比被加数和加数的位数多。
（）3. 触发器是数字电路中的基本存储单元。
（）4. 逻辑门电路的输出与输入之间存在线性关系。
（）5. 二进制数和十六进制数之间的转换需要通过十进制数进行。
（）四、简答题1. 请简述数字电路与模拟电路的区别。
2. 什么是逻辑门？请举例说明常见的逻辑门及其功能。
3. 请解释半加器和全加器的区别。
4. 简述二进制数与八进制数之间的转换方法。
5. 请列举至少三种常见的数字电路器件，并说明其功能。
五、综合题1. 给定一个4位二进制数1011，请将其转换为十进制数。
2. 设计一个简单的38译码器电路，并说明其工作原理。
5. 请简述触发器在数字电路中的作用，并以D触发器为例，说明其工作原理。
六、计算题a) 101011b) 11011101c) 111100001a) 25b) 63c) 128a) 1101 + 1011b) 11101 + 10111c) 1001101 + 110111a) 1010 110b) 111100 10101c) 10011011 11011a) 10101111b) 110011001c) 111100001111七、分析题2. 给定一个4位二进制计数器，说明其工作原理，并计算计数器的最大计数值。