电子科技大学集成电路实验报告——模拟集成电路

CMOS 模拟集成电路设计及HSPICE 使用实验学时：4学时实验一 CMOS 工艺参数测量 一、实验目的：学习和掌握EDA 仿真软件Hspice ；了解CMOS 工艺技术及元器件模型，掌握MOSFET 工作原理及其电压电流特征；通过仿真和计算，获得CMOS 中NMOS 和PMOS 的工艺参数,,,,,p n p n tp tn k k V V λλ，为后续实验作准备。

二、实验内容：1） 通过Hspice 仿真，观察NMOS 和PMOS 管子的I-V 特性曲线；2）对于给定长宽的MOSFET ，通过Hspice 仿真，测得几组栅-源电压、漏-源电压和漏-源电流数据，代入公式21()()(1)2DSn n n GS tn n DS WI K V V V Lλ=-+，求得对应的工艺参数,,,,,p n p n tp tn k k V V λλ 。

三、实验结果：本实验中所测试的NMOS 管、PMOS 管L=1u ，W 由学号确定。

先确定W 。

W 等于学号的最后一位，若学号最后一位=0，则W=10u 。

所以，本实验中所测试的NMOS 管、PMOS 管的尺寸为：L=1u ，W=（ 8 ）u 。

（1） 测0.5um 下NMOS 和PMOS 管的I-V 特性曲线所用工艺模型是 TSMC 0.50um 。

所测得的Vgs=1V 时，NMOS 管Vds 从0V 到2.5V 变化时的I-V 特性曲线为：所测得的Vds=1.2V时，NMOS管Vgs从0V到2.5V变化时的I-V特性曲线为：所测得的Vsg=1V时，PMOS管Vsd从0V到2.5V变化时的I-V特性曲线为：所测得的Vsd=1.2V时，PMOS管Vsg从0V到2.5V变化时的I-V特性曲线为：（2）计算TSMC 0.50um工艺库下mos管对应的工艺参数测试NMOS管相关参数，Hspice中仿真用源文件（.sp文件）为：NOMS I-V CharacteristicM1 OUT IN 0 0 CMOSn L=1U W=8UVIN IN 0 1VOUT OUT 0 1.2.OPTIONS LIST NODE POST*.DC VOUT 0 2.5 0.1.DC VIN 0 2.5 0.1*.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2.PRINT DC I(M1).LIB "C:\synopsys\project\tsmc_050um_model.lib" CMOS_MODELS .END所测得的NMOS 管电流曲线为：所测的数据如下表：Ids Vds1V 1.5V Vgs 1V65．4uA 66．5 1.2V14．014．4根据公式21()()(1)2DSn n n GS tn n DS I K V V V Lλ=-+，计算,,n n tn k V λ，分别为： -611910,0.028, 1.37n n tn k V λ≈⨯≈≈测试PMOS 管相关参数，Hspice 中仿真用源文件（.sp 文件）为： POMS I-V CharacteristicM1 OUT IN Vdd Vdd CMOSP L=1U W=8UVIN Vdd IN 1 VOUT Vdd OUT 1.2.OPTIONS LIST NODE POST *.DC VOUT 0 2.5 0.1 .DC VIN 0 2.5 0.1*.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2.PRINT DC I(M2).LIB "C:\synopsys\project\tsmc_050um_model.lib" CMOS_MODELS .END所测得的PMOS 管电流曲线为：所测的数据如下表：Isd Vsd1V 1.5VVsg 1V 1．17 1．181.2V 4．87 5．15计算TSMC 0.50um 工艺中 pmos 参数p p tp ，分别为：-654.8910,0.017,0.927p p tp K V λ≈⨯≈≈综上所述，可得：TSMC 0.50um 工艺参数=n λ0.028=p λ0.017=tn V 0.37V=tp V 0.927V2/119V A K n μ=2/89.54V A K p μ=四、思考题2） 不同工艺，,p n λλ不同。

较小的工艺，λ值较大，为什么？答：减小量为△L,那么实际沟道长度就为L'=L-△L ，L'实际上是Vds 的函数，1/L'≈（1+△L/L ）/L ，假设△L/L 和Vds 之间是线性关系，△L/L=λVds ，通常用λ表示沟道长度调制系数。

沟道长度调制使Id/Vds 的特性曲线出现非零斜率这样就使得源极和漏极之间的电流源不理想。

参数λ表示给定的Vds 增量所引起的沟道长度的相对变化量，所以对于较短的沟道（较小的工艺）λ较大。

实验二 CMOS 差分放大器设计1. 实验目的学习和掌握CMOS 差分放大器的增益估算的基本原理；了解CMOS 差分放大器的-3dB 频率特性；学习和掌握计算CMOS 差分放大器ICMR 的方法；熟练掌握CMOS 差分放大器的设计步骤和仿真方法。

2. 实验内容用TSMC 0.5um 工艺设计差分放大器，要求满足以下条件：电源电压5dd V V =转换速率10/(5)L SR V us C pF ≥= -3dB 带宽3100(5)dB L f KHz C pF -≥= 小信号增益60/A V V ≥输入共模范围[1.7,3.3]ICMR V V = 功耗1diss P mW ≤TSMC 0.5um 工艺参数可用实验一中所测值，如下表所示：PMOS 电流镜像负载的差分集成放大器的电路如下图所示。

PMOS 电流镜像负载差分放大器根据设计指标要求，计算PMOS 电流镜像负载差分放大器中所有NMOS 和PMOS 的物理大小（宽长比）。

1）由10/(5)L SR V us C pF ≥=，可得5DS I 的下限值；510/550DS I V us pF uA ≥⨯=2）由1diss P mW ≤，可得5DS I 上限值；512005DS mWI uA V≤= 3）检查频率要求，并设定5DS I 一个值：31318.32out db LR K f C π-≤=Ω52318.3()out n p DS R K I λλ=≤Ω+⨯548.3DS I uA ≥所以为了满足-3dB 带宽要求，必须548.3DS I uA ≥，这里取 5100DS I uA =。

4）根据共模输入最大值31(max)IC DD SG TN V V V V =-+，计算PMOS M3和M4的宽长比：33.350.57sg V V V V=-+→32.27sg V V=3 2.27sg tp V V V ==+ → 341.07W W L L ⎛⎫⎛⎫=≈ ⎪ ⎪⎝⎭⎝⎭5）根据小信号增益要求，计算NMOS M1和M2的宽长比；22512()15.674n pDS n A I W W L L K λλ+⎛⎫⎛⎫==≈ ⎪ ⎪⎝⎭⎝⎭6）根据共模输入范围的下限值51(min)()IC DS GS V V sat V =+，计算NMOS M5的宽长比；5151.7()()0.260.57DS GS DS V V sat V V sat =+=++→5()0.87DS V sat V =→52552 2.72(())DS n DS I W L K V sat ⎛⎫=≈ ⎪⎝⎭ 7）以上计算已满足所有设计要求，故不需重复以上步骤。

8）采用TSMC 0.5um 工艺，故选择放大器的所有管子的长L=1um ，所以有：1234515.671.072.71121W W L L um W um umum W L L um W L um ⎛⎫⎛⎫==⎪ ⎪⎝⎭⎝⎭⎛⎫⎛⎫==⎪ ⎪⎝⎭⎝⎭⎛⎫=⎪⎝⎭ 计算完成后，用hspice2008仿真软件仿真验证并调整放大器的NMOS 和PMOS 的尺寸。

1） PMOS 电流镜负载差分放大器的hspice 仿真程序（.sp 文件）为：2） 查看尾电流5DS I 波形，看是否满足功耗diss P 和转换速率SR 要求，如图所示：uA 725=DS I5720.361diss P V uA mW mW=⨯=<7214.4/10/5uASR V us V us pF =≈>是 （是/不）满足要求。

检查差分集成放大器的小信号增益和频率f-3dB 反应。

所得波形图如图所示： 测得-3dB 频率和小信号增益为：KHz 2093=-dB fV /V 1.67=A是 （是/不）满足要求。

输入1mv 、100kHz 信号，仿真后的输出信号如下图：输入100mv 、100kHz 信号，仿真后的输出信号如下图：比较上面两个波形，为什么输出信号会失真？答：输入电压过大出现削底失真。

3. 思考题1） 当增加增益，差分放大器的频率特性将如何变化？答：由下公式可知增加增益，差分放大器的-3dB 频率变小L out dB outm CR f R 1g A 31v ==-2） 如何增大Input Common Mode Range(ICMR)？答：在输入端选用电阻分压后放大实验三 CMOS 两级运算放大器设计1．实验目的学习和掌握CMOS 运算放大器基本原理及应用；掌握和应用CMOS 运算放大器增益估算与反馈；学习和掌握CMOS 运算放大器稳定补偿设计(Compensation and Stability Design)；熟练掌握CMOS 运算放大器的设计步骤和仿真方法。

2．实验内容用TSMC 0.50um 工艺设计一个两级运算放大器，要求满足以下条件：电源电压V V dd 5=相位裕度Phase Margin=60°转换速率)5(/100pF C us V SR L =≥单位增益带宽)5(10pF C MHz GBW L ==小信号增益V V A /1000≥输入共模范围]5.3,5.1[V V ICMR =输出电压范围]7.4,3.0[V V Range Vout =功耗mW P diss 10≤TSMC 0.5um 工艺参数可用实验一中所测值，如下表所示： TSMC 0.5um 工艺参数0.02n λ=0.11p λ= 0.57tn V V =0.82tp V V = 297.05/n K uA V = 244.29/p K uA V =3．实验结果步骤1 两级运算放大器采用如图3-1所示的结构，计算满足以上条件的所有NMOS 和 PMOS 的物理大小（长和宽）。

1） 选择1um 为所有管子的长度2） 要求相位裕度为60度，所以616102.2m m m L g g g C ≥≥综合可得0.220.225 1.1C L C C pF pF ≥=⨯=取 1.5C C pF = 3） 由给定的SR 和确定的C C ，可以确定5D I55150D D C CI SR I SR C uA C =⇒=⨯= 5D I 最小为150uA ，这里取5D I 为200uA4） 由共模电压最大值可以确定M3（M4）管的尺寸，523,13 2.89()D p DD CM MAX TH TH I W L K V V V V ⎛⎫=≈ ⎪-+-⎝⎭ 此时M3（M4）管的跨导为：443() 1.610m m g g S -==⨯5)确定1m g由单位增益带宽GBW ，可得1m g 59.4210S -≥⨯假设第一级增益为130/v A V V =2251()7.844n p DS n A I W L K λλ+⎛⎫=≈ ⎪⎝⎭此时，241() 3.910m m g gS -==⨯，满足单位增益带宽的要求 6)确定M5尺寸5 1.50.570.42DS V V =--=525223.7()D n DS I W L K V ⎛⎫=≈ ⎪⎝⎭7）下面设计共源放大级，同时确定6m g 取36115 5.8510m m g g S -==⨯3646445.85102.89105.691.610m m g W W L L g --⨯⎛⎫⎛⎫==⨯ ⎪ ⎪⨯⎝⎭⎝⎭ 假设第二级增益为240/v A V V =662224904()p D v n p W K L I uA A λλ⎛⎫ ⎪⎝⎭=≈+ 因为67D D I I =所以可以求得： 6755107.12D D I W W L L I ⎛⎫⎛⎫=≈ ⎪ ⎪⎝⎭⎝⎭ 电压增益：16257214931000()m mVD D n pg gAI Iλλ=≈≥+静态功耗：57()5(200904) 5.5210 diss DD D DP V I I uA uA mW mW =⨯+=⨯+=≤步骤2 用计算所获得的NMOS和PMOS的尺寸，用Hspice2008仿真验证和调整此运放的各个管子的尺寸。