智力竞赛抢答器逻辑电路设计
智力竞赛八路抢答器电路设计
题目智力竞赛八路抢答器电路设计班级 09无非<一>班学号 200910210101 姓名代让让指导严君美时间 2011-6-8 景德镇陶瓷学院电工电子技术课程设计任务书姓名：Ethan 班级：无非（一）班指导老师：严老师设计课题：智力竞赛八路抢答器的电路设计设计任务与要求设计任务：⒈设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是1、2、3、4、5、6、7、8，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是SB1、SB2、SB3、SB4、SB5、SB6、SB7、SB8。
⒉给节目主持人设置一个控制开关，用来控制系统的清零和抢答的开始。
⒊抢答器具有数据锁存和显示的功能。
抢答开始后，当有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时蜂鸣器给出音响提示。
此外，要封锁输入电路，禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止。
4.用中小规模集成电路组成智力竞赛抢答器电路，画出各单元电路图和总体逻辑框图，正确描述各单元功能，合理选用电路器件，画出完整的电路设计图以及写出设计总结报告。
设计要求：⒈抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定(如30s)。
当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时蜂鸣器发出声响。
⒉参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。
⒊如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。
设计步骤1、查阅相关资料，开始撰写设计说明书；2、先给出总体方案并对工作原理进行大致的说明；3、依次对各部分分别给出单元电路，并进行相应的原理、参数分析计算、功能以及与其他部分电路的关系等等说明；4、总体电路的绘制及总体电路原理相关说明；5、列出标准的元件清单；6、列出设计中所涉及的所有参考文献资料。
智力竞赛抢答器逻辑电路设计
才华竞赛抢问器逻辑电路安排之阳早格格创做一、抢问器的简要才华竞赛是一种死动活泼的培养形式战要领，通过抢问战必问二种办法能引起参赛者战瞅寡的极大兴趣，而且能正在极短的时间内，使人们减少一些科教知识战死计知识.本量举止才华竞赛时，普遍分为若搞组，各组对付主持人提出的问题，分必问战抢问二种.必问偶尔间节造，到时要告警，回问问题粗确与可，由主持人判别加分仍旧减分，结果评比停止要用电子拆置隐现.抢问时，要判决哪组劣先，并给予指示战鸣喊.二、抢问器的任务与央供安排央供：每组树坐一个抢问器按钮，供抢问者使用.电路具备第一抢问旗号鉴别战锁存功能.正在主持人将系统复位并收出抢问指令后，若抢问者按动抢问开关，则该组指示灯明并组别鉴别隐现电路隐现抢问者的组别，共时扬声器收出“嘀-嘟”的单响，声响持绝2-3S.电路具备自锁功能，使别组的抢问器开关不起效率.安排任务：本题的基础任务是准确判别第一抢问者的旗号并将其锁存.真止那功能可用触收器大概锁存器等.正在得到第一旗号后该当将其电路的输出启锁，使其余组的抢问旗号无效.共时还必须注意，第一抢问旗号必须正在主持人收出抢问下令后才灵验，可则应视为提前抢问而犯规.当电路产死第一抢问旗号之后，LED隐现组电路隐现其组别.还可鉴别出的第一抢问旗号统造一个具备二种处事频次接换变更的音频振荡器处事，使其推动扬声器收出响音，表示该题抢问灵验.三、安排规划用TTL大概CMOS集成电路安排才华竞赛抢问器逻辑统造电路，简曲央供如下：1. 抢问组数为4组，输进抢问旗号的统造电路应由无抖动开关去真止.2. 判别选组电路.能赶快、准确天判处抢问者，共时能排除其余组的搞扰旗号，关锁其余各路输进使其余组再按开关时得去效率，并能对付抢中者有光、声隐现战呜喊指示.3. 计数、隐现电路.每组有三位十进造计分隐现电路，能举止加/减计分.4. 定时及声响.必问时，开用定时灯明，以示开初，当时间到要收出单音调“嘟”声，并燃烧指示灯.抢问时，当抢问开初后，指示灯应闪明.当有某组抢问时，指示灯灭，最先抢问一组的灯明，并收出声响.也不妨启动组别数字隐现（用数码管隐现）.回问问题的时间应可安排，分别为10s、20s、50s、60s大概稍少些.4、主持人应有复位按钮.抢问战必问定时应有脚动统造.抢问器电路本理框图结构.如图电路，与非门CD4011等元器件组成声音提示电路，SA1~SA4组成抢问按钮，S5A复位按钮，触收器CD4042是电路的核心元件.当6足输出下电通常，触收器CD4042的输出状态由输进的时钟脉冲的的下的电仄去决断，CP=O 时锁存数据，CP=1时传输数据.三、各单元电路安排（1）统造电路的安排统造电路是由锁存型的D触收器CD4042战与非门CD4012等组成（如图3－8）；CD4042含有四组具备共共单位统造储藏指引输进.统造极性是不妨采用的.如POL输进为矮电仄电位及STORE输进亦为矮电仄,支至D输进之数据将正在其各别果然及互补的输出端出现当STORE输进电位降下,正在此输进之数据于正过分时即储藏于里里并以真值形式出现Q输出端及其互补出现于Q输出端；CD4012为单4输进端与非门二组正逻辑皆可单独使用.当任一闸之一大概一个以上之输进端电位矮时，将使输出端电位降下.如四个输进端皆为下电通常，则输出端之电位落矮.A系列元件会爆收极坏之部分倒的反应.可使用B系列元件，但是非临界之应用.正在不所有电仄输进时，CD4042的4个输进端通过电阻上推为下电仄，根据其功能表可知其四个Q输出端为下电仄，Q输出端为矮电仄LED不隐现，此时与非门CD4012输出为矮电仄使多谐振荡电路停振，进而统造所有电路处于宁静状态.反之，当CD4042输进下电通常，其输出端Q与Q 分别输出矮电仄易下电仄，CD4012输出矮电仄使多谐振荡电路起振，进而统造所有电路举止仄常的处事.统造电路是所有电路的核心部分，当输进的CP＝1时CD4042举止数据传输，当输进的CP＝0时CD4042举止数据所存（判别第一个抢问者的旗号）.CD4042的佳坏，决断了所有电路的完全本能.、上图是集成D锁存器CD4042的逻辑图战功能表.芯片中含有4个D锁存器单元，共用一个时钟脉冲，CP为时钟端，POL为极性统造旗号.CD4042功能睹图，它的功能为：当极性统造旗号POL=0时，若CP=0触收器接支D旗号，并正在CP降下沿到去时，锁存D旗号，CP=1功夫自锁D旗号；当POL=1时，则CP=1时，触收接支D旗号，CP下落沿到去时锁存D旗号，CP=0功夫自锁.图3-6 统造电路（2）声音电路的安排声音电路用一个音频振荡器去推动一个扬声器(蜂鸣器)处事即可.为供电路简朴,声音电路所示普遍声音电路皆由集成音乐芯片大概简朴的分坐元件形成.图3-7 声音电路电路本声音电路的安排主要采与多谐振荡器战Q1等元件组成（如图3－9）；当CD4012正在输出矮电通常多谐振荡电路不处事；声音提示电路处于宁静状态（不处事）.当CD4012正在输出下电通常多谐振荡电路起振；启动三极管处事进而戴动扬声器收出声音.声音提示电路处于处事状态）.当有旗号从振荡电路输出时，电流经R15产死一电压压落正在Q1的基极，此时Q1导通,电流从VCC经蜂鸣器到天，进而蜂鸣器收声.该拆置中，曲流电源提供12V电压，足够启动蜂鸣器收声，所以不需要接进74LS244启动.（3）隐现电路隐现电路普遍由LED为收光二极管大概数码隐现器去真止，由于数码隐现电路普遍皆需要隐现启动电路去真止比较搀纯.而LED为收光二极管主要加上适合的正背电压，该管即可收光，LED内接法有二种：即共阳极战共阳极接法，要使其对付圆的收光二极管收光，前种接法使其相映的极为矮电仄，后种接法使其相映极为下电仄.半导体二极管的便宜是体积小、处事稳当、寿命少、赞同速度快、颜色歉富、缺面是功耗较大.正在本电路的安排中主要采与Q1-Q4战LED1～LED5等元器件组成隐现电路（如图3－10），用去隐现抢问者的组别.CD4042的Q端输出矮电通常LED不收光.CD4042的Q 输出下电通常LED收光,隐现抢问者的组别.图3－8隐现电路（4）门控多谐振荡电路多谐振荡器是一种无稳态电路,它正在接通电源后不需要中加触收旗号,电路状态不妨自动天不竭变更,爆收矩形波的输出.由于矩形波中的谐波分量很多,果此那种振荡器冠以”多谐”二字.正在数字电路安排中时常使用555多谐振荡电路、施稀特振荡电路大概者由简朴的门电路去真止，由于555多谐振荡电路、施稀特振荡电路应用于对付于电路粗度要比较下的电路安排中.与一般的门电路相比门电路具备电路结构简朴、成本矮、真止简单的特性.而正在本电路的安排中门控多谐振荡电路由CD4011门电路战R14、C1等组成.它主要用去启动Q5使扬声器收出声音.开关按下与非门输出下电仄，门控多谐振荡器起振.扬声器收声.门控多谐振荡器频次由R14、C1去决断，振荡器频次约为800HZ.CD4011、CD4012的逻辑图战真止的功能如下表3－1称呼逻辑图真止的功能CD4011 4二输进与非门（1/4）所有那四组正逻辑反战闸皆可单独使用之.当任一闸之间大概二输进端电位矮时，则输出端之电位降下；二输进端共时电位下时，输出端之电位落矮.CD4012单4输进与非门（1/2）当任一闸之一大概一个以上之输进端电位矮时，将使输出端电位降下.如四个输进端皆为下电通常，则输出端之电位落矮.表3－1CD4011、CD4012的逻辑图系统电路处事历程如图（3－3）所示抢问器由统造电路、隐现电路战声音提示电路3部分组成.锁存型D触收器CD4042、与非门IC2-1CD4042等元器件组成抢问统造电路；Q1—Q4、LED1~LED4等元器件组成隐现电路；与非门IC3CD4011等元器件组成声音提示电路.J1A—J4A是抢问按钮，J5A位按钮.四位锁存器D触收器CD4042是所有电路的核心器件，当POL6足接下电通常，D触收器的输出状态由输进时钟脉冲的极性决断，即CP=1时，传输数据，CP=0时锁存数据.当Q1—Q4不按下时，CD4042的个输进端D1~D4通过电阻R1~R4上推为下电仄，果此其输出端Q1~Q4均输出下电仄，Q1-Q4输出为矮电仄，Q1—Q4均停止，收光二极管LED1~LED4均不明.此时与非门IC2-1CD4012输出矮电仄，由U4A、U6A CD4011等元器件组成的门控多谐振荡器处于停振状态，提示音电路不处事.共时与非门U3ACD4042输出矮电仄，使得U5A CD4011输出下电仄，即CP=1，D触收器处于数据传输状态.假若SA1被按下，此时D1=0，Q1=0，使得U2A4042输出为下电仄，U5A CD4011为矮电仄，即CP=0，D触收器转进锁存状态，再按下其余按钮，电路不再赞同.共时CD4042的Q1=1，VY1接通，LED1面明，隐现第一路抢问.正在按下S1A的共时，与非门U3A输出下电仄，门控多谐振荡器起振，由Q5启动扬声器收出提示音.门控振荡器的振荡频次由R14、C1的参数决断，振荡频次约为800HZ.SA5是复位按钮，按下J5A，可使与非门U5A CD4011的一个输进端置整，其输出形成下电仄，即CP=1，电路又回到Q1~Q4=1，Q1~Q4=0的初初状态，为下一轮抢问搞佳准备，其余3路的处事本理与之相共.（5）总电路仿真分解四、电路的拆置与调试数字电路系统的安排完毕后，一个要害的步调是拆置调试.那一步是对付安排真量的考验，也是安排建改的试验历程，是表里知识战试验知识概括应用的要害关节.拆置调试的目标是使安排电路谦足安排的功能战本能指标，而且具备系统央供的稳当性、宁静性、抗搞扰本领.那里简要道述拆置调试数字电路的几个步调.（1）检测电路元件最主要的电路元件是集成电路，时常使用的检测要领是用仪器丈量、用电路真验大概用代替要领接进已知的电路中.集成电路的检测仪器主要用集成电路尝试仪，还可用数字电压表做浅易丈量.真验电路则模拟现场应用环境尝试集成芯片的功能.代替法尝试必须具备已有的完佳处事电路，将待测元件代替本有器件后瞅察处事情况.除集成电路芯片中，还应检测百般准备接进的其余百般元件，如三极管、电阻、电容、开关、指示灯、数码管等.应确疑元件的功能粗确、稳当才搞拆进电路拆置.（2）电路拆置数字电路系统正在安排调试中，往往是先用里包板举止试拆，惟有试拆乐成，经调试决定百般待安排的参数符合后，才思量安排成印造电路.试拆中，最先要采用品量较佳的里包板，使各接插面战接插线之间紧紧适度.拆置中的问题往往集结正在接插线的稳当性上，特天需要引起注意.拆置的程序普遍是依照旗号流背的程序，先单元后系统、边拆置边尝试的准则举止.先拆置调试单元电路大概子系统，正在决定各单元电路大概子系统乐成的前提上，逐步夸大电路的规模.各单元电路的旗号对接线最佳有标记表记标帜，如用特天颜色的线，以便能便当断开举止尝试.（3）系统调试系统调试试将拆置尝试乐成的各单元对接起去，加上输进旗号举止调试，创造问题则先对付障碍举止定位，找出问题天圆的单元电路.普遍采与障碍局里估测法（根据障碍情况预计问题天圆位子）、对付分法（将障碍大概天圆部分的电路对付分成二部分，逐一查找）、对付比法（将典型相共的电路部分举止对付比大概对付换位子）等.系统尝试普遍分固态尝试战动背尝试.固态尝试时，正在各输进端加进分歧电仄值，加下电仄（普遍接1千欧以上电阻到电源）、矮电仄（普遍接天）后，用数字万用表丈量电路各主重心的电位，分解是可谦足安排央供.动背尝试时，正在各输进端接进确定的脉冲旗号，用示波器瞅察各面的波形，分解它们之间的逻辑关系战延时.除了调试电路的仄常处事状态中，其余特天要注意调试初初状态、系统浑整、预置等功能，查看相映的开关、按键、拨盘是可稳当，脚感是可仄常.五、归纳与体验1、停止分解：当正在主持人将开关S5A浑整宣布抢问开初下令后，S1A、S2A、S3A先后将开关关合后后，LED1明，证明CD4042将1组的旗号锁存，LED1明，扬声器收出声音，主持人判别出第一组抢问乐成，其余组的隐现不明，不抢问乐成（如图3-13）所示.从以上论断不妨瞅出本电路的安排切合安排央供.2、归纳那次安排培植了尔使用所教表里知识战技能，分解办理预计机应用本量问题本领. 以及掌握安排预计机课题的思维战要领，竖坐宽峻宽峻处事做风战考察钻研、查阅技能文件、资料、脚册及编写技能文件的本领. 共时正在死产试验中所波及的一些试验问题，又督促尔戴着疑问主动天探索.举止安排从知识技能的准备到情绪的充分认识皆具备了较佳的前提.。
电路仿真课程设计 智力竞赛抢答器
山东大学威海分校智力竞赛抢答器班级： XXXXXXXXXXXX姓名： XXXXXXXXX学号： XXXXXXXXXXX一、实验目的1．学习智力竞赛抢答器电路的工作原理。
2．学习综合数字电子电路的设计、实现和调试方法。
二、实验内容和要求1、实验内容设计实现一个可容纳四组参赛者的数字智力竞赛抢答器。
2、实验要求每组设置一个抢答按钮供抢答者使用；电路具有第一抢答信号的鉴别和锁存功能。
在此基础上再增加计分电路和犯规电路。
三、智力竞赛抢答器电路原理及设计1、设计方案抢答器具有锁存、定时、显示和报警功能。
即当抢答开始后，选手抢答按动按钮，锁存器锁存相应的选手编码，同时用LED数码管把选手的编码显示出来，并且开始抢答时间的倒计时，同时用LED数码管把选手的所剩抢答时间显示出来。
而在选手按键抢答以及抢答时间倒计时到时的时候都有报警以提醒主持人和选手。
抢答时间设定9秒，时间到了之后，红色警报灯亮。
接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间，警报灯亮，显示禁止抢答，主持人将开关置“开始”状态，宣布“开始”抢答器工作。
定时器倒计时，选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、警灯提示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。
2、系统框图当主持人宣布开始，定时电路开始秒脉冲电路的作用而进行倒记时，并通过译码器在显示器中显示。
当选手首先按某一开关键时，可通过触发锁存电路被触发并锁存，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱，最先产生的输出电平变化又反过来将触发电路锁定。
然后在译码器中译码，将触发器输出的数据转换为数码管需要的逻辑状态。
最后在显示电路中显示出所按键选手的号码。
若有多个开关同时按下时，则在它们之间存在着随机竞争的问题，结果可能是它们中的任一个产生有效输出。
四路智力竞赛抢答电路设计报告
四路智力竞赛抢答器设计报告姓名：专业：学号：指导教师：2012年1月10日四路智力竞赛抢答器随着我国经济和文化事业的发展，在很多竞争场合都要求有快速公正的竞争裁决。
例如证券、股票交易及各种智力竞赛等。
在现代生活中，智力竞赛更是作为一种生动活泼的教育形式和方法能够引起观众的极大兴趣。
而在竞赛中往往分为几组参加，这时针对主持人提出的问题，各组一般都要进行必答和抢答，对必答一般有时间限制，到时有声响提示；对于抢答，要判定哪组先按键，为了公正，这就要有一种逻辑电路抢答器作为裁判员，一般抢答器由很多门电路组成，线路复杂，可靠性低，特别是抢答路数增多时，实现起来就更加困难。
在此设计了一种利用数字电路实现的抢答系统，具有很强的实用性。
数字抢答器由主体电路与扩展电路组成。
优先编码器、锁存器、译码电路将参赛队的输入信号在显示器上输出。
抢答器具有数据锁存和显示功能。
抢答开始后，若有选手按动抢答按钮，编号立即锁存，并由LED 显示灯上显示，同时所存输入电路，禁止其他选手抢答。
优先抢答选手一直保持到主持人将系统清零为止。
一、设计任务1、4名选手编号为：K1，K2，K3，K4。
各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
2、给主持人设置一个控制按钮（即K5开关）用来控制系统清零（抢答显示LED显示灯灭灯）和抢答的开始。
3、抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，封锁输入编码电路，禁止其他选手抢答。
抢答选手的LED灯一直保持到主持人将系统清零为止。
4、如果抢答定时已到，却没有选手抢答时，本次抢答无效。
封锁输入编码电路，禁止选手超时后抢答。
二、设计要求1、抢答器可供四人竞赛时使用，每个参赛者均设有一个抢答按钮。
2、电路具有优先抢答权功能，即对第一抢答者的信号具有鉴别和锁存功能。
3、电路能够显示获得抢答权者的编号，并通过亮灯表示已经有人抢到答题权。
4、电路具有复位功能，当一轮抢答结束后，由主持人将系统复位，可进行下一轮抢答。
智力竞赛抢答器电路设计
智力竞赛抢答器电路设计一、选题背景本智能抢答器以AT89C51单片机为控制核心，由复位电路、时钟电路、主持人按键电路、选手抢答按键电路、LCD显示电路、报警电路等组成。
抢答器可同时供3名选手或3个代表队比赛，分别用3个按键K1、K2、K3进行抢答。
当主持人启动“开始抢答键”，定时器进行减计时，当倒计时为0时禁止抢答。
参赛选手在设定时间内抢答有效，则显示选手的编号同时进入回答问题的倒计时。
在回答问题倒计时期间选手如回答正确，主持人通过“加分键”给选手加分。
如果选手回答错误，主持人则通过“减分键”给选手扣分。
此外该电路还具有锁存和显示功能。
即某位选手按下按键，锁存相应选手的参赛号码，并在LCD显示屏上显示，同时扬声器发出警鸣声提示。
其他按键者将不能响应。
二、方案论证(设计理念)图1 流程图1、显示电路用LCD1602来代替数码管进行显示功能，因为LCD1602能够显示2行16个字符，具有微功耗、体积小、显示内容丰富、超薄轻巧，外围电路配置简单，价格便宜，具有很高的性价比等优点。
2、倒计时子程序该智能抢答器的“抢答时间倒计时”设置为10s,“回答时间倒计时”设置为20s。
用定时器中断T1定时1s,如果1s定时时间到，倒计时自动减1，并在数码管显示，再判断到倒计时是否结束到0，没有到继续1s倒计时减1，直到倒计时计为止.3、复位电路[1]复位电路采用的是按键电平复位方式，复位按钮按下，产生高电平的复位信号送入9脚。
电解电容充电放电使得复位高电平信号持续2个机器周期以上。
当放起按键时，9脚缓慢达到低电平则退出复位。
程序从头开始执行。
4、抢答键电路该电路采用独立式键盘，独立式键盘是指各按键分别接通一条输入I\O口，例如当主持人要按下“抢答开始键”K1时，如果按键没有按下时，CPU对应的口P3.0由于有上拉电阻，其输入为高电平“1”；当按键按下后，对应的1.0口变为低电平“0”，这样P1.0口就从高电平变为低电平。
智力竞赛抢答器逻辑电路设计1
XXXX学院本科生课程设计《数字电子技术》课程设计设计题目：多路智力竞赛抢答器专业：电子信息科学与技术班级：11电子信息（本）学生姓名：XXXX学号：XXXX指导教师：XXXX2012年12月多路智力竞赛抢答器XXXX（XXXX学院电子信息工程学院，XXXX XXXX）摘要：抢答器作为一种工具，已经广泛应用于各种智力和知识竞赛场合。
本设计以多路智力竞赛抢答器为基本概念，从实际应用出发,利用电子设计自动化( EDA)技术,用数字、模拟电子器件设计具有扩充功能的抢答器。
该抢答器主要运用到了编码器，译码器和锁存器：它采用74LS148来实现抢答器的选号，采用74LS279芯片实现对号码的锁存，采用74LS192实现十进制的减法计数，采用555芯片产生秒脉冲信号来共同实现倒计时功能。
该抢答器的设计利用Multisim11完成了原理图设计和电路仿真，具有数字显示、倒计时显示、编码译码功能，应用效果良好。
关键词：电子设计自动化；数字电子技术；抢答器；仿真1抢答器的功能要求1.1基本功能（1）抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0~S7表示。
（2）设置一个系统清除和抢答控制开关S，该开关由主持人控制。
（3）抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，扬声器发出声响提示，并在数码管上显示选手号码。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
1.2扩展功能（1）抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。
当主持人启动"开始"键后，定时器进行减计时。
同时扬声器发出短暂的响声，响声持续0.5秒左右。
发光二极管灯亮。
（2）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
（3）如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。
智力竞赛抢答器 数字逻辑课程设计
智力竞赛抢答器1．实习的目的和任务目的：1.具有较强的扩展性。
2.用无线的方式实现抢答。
任务：1.设计一个供四人参赛的抢答器，能准确分辨、记录第一个有效按下抢答键者，并用声、光指示；2.主持人没有宣布抢答开始时，抢答不起作用。
主持人宣布抢答开始时，按“开始”键，抢答开始，同时启动计时器计时；3.计时器计时采用倒计数的方式，以加强现场气氛，增加紧迫感。
若预定时间内无人抢答，自动给出信号停止抢答，以免冷场。
倒计数定时器的时间可以随意预置；4.每组有一个计分器。
从预置的100分开始，由主持人控制。
答对者加10分，答错则扣10分；5.互锁功能。
2．实习要求1）从选择设计方案开始，首先按单元电路进行设计，选择合适的元件，最后画出总原理图。
2）均首先采用Multisim 7或EWB仿真软件进行仿真，后进行电路的实际安装和调试。
3）实习报告要按照格式来做。
实习结果要以打印稿上交，同时实习报告的电子版和设计的电路图，运行结果（.msm或ewb檔）也要上交统一制作做。
3．实习地点设计与仿真：福建农林大学田家炳楼软件实验室513和514；安装与调试：福建农林大学田家炳楼硬件实验室406和404；4．主要仪器设备（1）软件：数字电路仿真软件Multisim7（2）硬件：智力竞赛抢答器：器件数量型号三极管4个D触发器（74LS74）4个或非门4个发光二极管4个BUZZER 5个555定时器1个JK触发器3个CD4511译码器 1个 数字显示器 4个 74HC190 2个 D 触发器 4个5．实习内容 5.1.1电路原理：图5.1.1(智力竞赛抢答器的流程图)抢答器主要是由四个三极管、和四个D 触发器以及四个或非门构成，其中三极管是与主持人一起配合使用，用来控制是否开始抢答，当主持人将开关接地时，三极管截至，此时三极管可以当作一个二极管使用当有选手抢答时就通过三极管将信号传送给D 触发器，D 触发器在将信号传送给或非门并将其他选手锁存，同时将信号送给发光二极管与喇叭。
智力竞赛抢答器逻辑电路设计1
智力竞赛抢答器逻辑电路设计1智力竞赛抢答器逻辑电路设计是一项旨在设计一种电路，具有能够在智力竞赛等场合使用的快速抢答的功能。
该电路的设计需要考虑到其工作的可靠性、快速性、精确性等方面，并具有一定的实用性。
设计思路：智力竞赛抢答器逻辑电路的设计要从以下几个方面入手：输入信号的检测和处理、计时器的设计、信号输出的控制。
1. 输入信号的检测和处理在智力竞赛时，选手的手速和反应速度是非常重要的因素，电路的设计需要考虑如何快速地将选手按下按钮的信号捕捉到并处理。
我们可以使用双稳态触发器作为输入信号检测的基础电路。
当选手按下按钮时，通过按钮上的电容原理，会使得信号的电平变化，触发双稳态触发器将输入信号变为高电平。
当第一个选手按下了按钮之后，会产生一个高电平信号被捕捉到。
为了避免抢答器出现一次击鸣，同时进行多次计时的情况发生，我们需要对信号进行去反跳处理。
我们可以在双稳态触发器输出端后面添加一个RC滤波电路，将输入信号做进一步处理，将短时间内的信号波动滤去。
2. 计时器的设计为了保证抢答器计时的精确性，我们需要使用高速计数器作为计时基础电路。
当电路检测到选手按下按钮后，即会触发计时器开始进行计时，并输出计时结果。
计时器的计时范围可以根据不同的比赛需求进行设置，一般设为30秒左右。
当第一个选手抢答成功后，即需要停止计时器的计时，并将计时结果通过信号输出电路进行输出。
为了避免第二个选手误抢，我们需要添加一个延迟开关，在选手按下按钮后的一定时间内才允许第二个选手进行抢答。
3. 信号输出的控制当选手抢答成功后，其抢答的结果需要通过信号输出电路进行输出，这时我们需要使用锁存器或寄存器进行存储。
当第一个选手抢答成功后，其抢答时间将被锁存起来，并输出到屏幕上，同时触发音响输出计时器停止计时的信号。
在比赛系统中，可以根据实际需求将输出信号连接到屏幕、扬声器等外部设备上。
总结：智力竞赛抢答器电路的设计涉及到输入信号的检测和处理、计时器的设计以及信号输出的控制等多个方面。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
智力竞赛抢答器逻辑电路设计一、抢答器的简要智力竞赛是一种生动活泼的教育形式和方法，通过抢答和必答两种方式能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们增加一些科学知识和生活知识。
实际进行智力竞赛时，一般分为若干组，各组对主持人提出的问题，分必答和抢答两种。
必答有时间限制，到时要告警，回答问题正确与否，由主持人判别加分还是减分，成绩评定结果要用电子装置显示。
抢答时，要判定哪组优先，并予以指示和鸣叫。
二、抢答器的任务与要求设计要求：每组设置一个抢答器按钮，供抢答者使用。
电路具有第一抢答信号鉴别和锁存功能。
在主持人将系统复位并发出抢答指令后，若抢答者按动抢答开关，则该组指示灯亮并组别鉴别显示电路显示抢答者的组别，同时扬声器发出“嘀-嘟”的双响，音响持续2-3S。
电路具备自锁功能，使别组的抢答器开关不起作用。
设计任务：本题的根本任务是准确判别第一抢答者的信号并将其锁存。
实现这功能可用触发器或锁存器等。
在得到第一信号后应该将其电路的输出封锁，使其他组的抢答信号无效。
同时还必须注意，第一抢答信号必须在主持人发出抢答命令后才有效，否则应视为提前抢答而犯规。
当电路形成第一抢答信号之后，LED显示组电路显示其组别。
还可鉴别出的第一抢答信号控制一个具有两种工作频率交换变化的音频振荡器工作，使其推动扬声器发出响音，表示该题抢答有效。
三、设计方案用TTL或CMOS集成电路设计智力竞赛抢答器逻辑控制电路，具体要求如下：1. 抢答组数为4组，输入抢答信号的控制电路应由无抖动开关来实现。
2. 判别选组电路。
能迅速、准确地判处抢答者，同时能排除其它组的干扰信号，闭锁其它各路输入使其它组再按开关时失去作用，并能对抢中者有光、声显示和呜叫指示。
3. 计数、显示电路。
每组有三位十进制计分显示电路，能进行加/减计分。
4. 定时及音响。
必答时，启动定时灯亮，以示开始，当时间到要发出单音调“嘟”声，并熄灭指示灯。
抢答时，当抢答开始后，指示灯应闪亮。
当有某组抢答时，指示灯灭，最先抢答一组的灯亮，并发出音响。
也可以驱动组别数字显示（用数码管显示）。
回答问题的时间应可调整，分别为10s、20s、50s、60s或稍长些。
4、主持人应有复位按钮。
抢答和必答定时应有手动控制。
抢答器电路原理框图结构图3.1 抢答器原理框图结构框图利用锁存型D触发器CD4042来完成的四路抢答器。
如图3-4所示，触发器CD4042与非门CD4012等元器件组成抢答器的控制电路，Q1-Q4,LED1~LED4等元器件组成显示电路，与非门CD4011等元器件组成声音提示电路， SA1~SA4组成抢答按钮，S5A复位按钮，触发器CD4042是电路的核心元件。
当6脚输出高电平时，触发器CD4042的输出状态由输入的时钟脉冲的的高的电平来决定，CP=O时锁存数据，CP=1时传输数据。
三、各单元电路设计（1）控制电路的设计控制电路是由锁存型的D触发器CD4042和与非门CD4012等组成（如图3－8）； CD4042含有四组具有共同单位控制储存指挥输入.控制极性是可以选择的。
如POL输入为低电平电位及STORE输入亦为低电平,送至D输入之数据将在其个别真的及互补的输出端出现当STORE输入电位升高,在此输入之数据于正过度时即储存于内部并以真值形式出现Q输出端及其互补出现于Q输出端；CD4012为双4输入端与非门两组正逻辑皆可单独使用。
当任一闸之一或一个以上之输入端电位低时，将使输出端电位升高。
如四个输入端皆为高电平时，则输出端之电位降低。
A系列元件会产生极坏之一面倒的反应。
可使用B系列元件，但非临界之应用。
在没有任何电平输入时，CD4042的4个输入端经过电阻上拉为高电平，根据其功能表可知其四个Q输出端为高电平，Q输出端为低电平LED不显示，此时与非门CD4012输出为低电平使多谐振荡电路停振，从而控制整个电路处于稳定状态。
反之，当CD4042输入高电平时，其输出端Q与Q分别输出低电平和高电平，CD4012输出低电平使多谐振荡电路起振，从而控制整个电路进行正常的工作。
控制电路是整个电路的核心部分，当输入的CP＝1时CD4042进行数据传输，当输入的CP＝0时CD4042进行数据所存（判别第一个抢答者的信号）。
CD4042的好坏，决定了整个电路的整体性能。
、上图是集成D锁存器CD4042的逻辑图和功能表。
芯片中含有4个D锁存器单元，共用一个时钟脉冲，CP为时钟端，POL为极性控制信号。
CD4042功能见图，它的功能为：当极性控制信号POL=0时，若CP=0触发器接收D信号，并在CP 上升沿到来时，锁存D信号，CP=1期间自锁D信号；当POL=1时，则CP=1时，触发接收D信号，CP下降沿到来时锁存D信号，CP=0期间自锁。
图3-6 控制电路（2）声响电路的设计声响电路用一个音频振荡器去推动一个扬声器(蜂鸣器)工作即可。
为求电路简单,声响电路所示一般声响电路都由集成音乐芯片或简单的分立元件构成。
图 3-7 声响电路电路本声响电路的设计主要采用多谐振荡器和Q1等元件组成（如图3－9）；当CD4012在输出低电平时多谐振荡电路不工作；声响提示电路处于稳定状态（不工作）。
当CD4012在输出高电平时多谐振荡电路起振；驱动三极管工作从而带动扬声器发出声音。
声响提示电路处于工作状态）。
当有信号从振荡电路输出时，电流经R15形成一电压压降在Q1的基极，此时Q1导通,电流从VCC经蜂鸣器到地，从而蜂鸣器发声。
该装置中，直流电源提供12V电压，足够驱动蜂鸣器发声，所以不需要接入74LS244驱动。
（3）显示电路显示电路一般由 LED为发光二极管或数码显示器来实现，由于数码显示电路一般都需要显示驱动电路来实现比较复杂。
而LED为发光二极管主要加上适当的正向电压，该管即可发光，LED内接法有两种：即共阳极和共阴极接法，要使其对方的发光二极管发光，前种接法使其相应的极为低电平，后种接法使其相应极为高电平。
半导体二极管的优点是体积小、工作可靠、寿命长、响应速度快、颜色丰富、缺点是功耗较大。
在本电路的设计中主要采用Q1-Q4和LED1～LED5等元器件组成显示电路（如图3－10），用来显示抢答者的组别。
CD4042的Q端输出低电平时LED不发光。
CD4042 的Q输出高电平时LED发光,显示抢答者的组别。
图3－8显示电路（4）门控多谐振荡电路多谐振荡器是一种无稳态电路,它在接通电源后不需要外加触发信号,电路状态能够自动地不断变换,产生矩形波的输出.由于矩形波中的谐波分量很多,因此这种振荡器冠以”多谐”二字。
在数字电路设计中常常使用555多谐振荡电路、施密特振荡电路或者由简单的门电路来实现，由于555多谐振荡电路、施密特振荡电路应用于对于电路精度要比较高的电路设计中。
与普通的门电路相比门电路具有电路结构简单、成本低、实现容易的特点。
而在本电路的设计中门控多谐振荡电路由CD4011门电路和R14、C1等组成。
它主要用来驱动Q5使扬声器发出声音。
开关按下与非门输出高电平，门控多谐振荡器起振。
扬声器发声。
门控多谐振荡器频率由R14、C1来决定，振荡器频率约为800HZ。
CD4011、CD4012的逻辑图和实现的功能如下表3－1名称逻辑图实现的功能CD40114二输入与非门（1/4）所有这四组正逻辑反和闸皆可单独使用之。
当任一闸之间或两输入端电位低时，则输出端之电位升高；两输入端同时电位高时，输出端之电位降低。
CD4012 双4输入与非门（1/2）当任一闸之一或一个以上之输入端电位低时，将使输出端电位升高。
如四个输入端皆为高电平时，则输出端之电位降低。
表3－1 CD4011、 CD4012的逻辑图系统电路工作过程如图（3－3）所示抢答器由控制电路、显示电路和声音提示电路3部分组成。
锁存型D触发器CD4042、与非门IC2-1CD4042等元器件组成抢答控制电路；Q1—Q4、LED1~LED4等元器件组成显示电路；与非门IC3CD4011等元器件组成声音提示电路。
J1A—J4A是抢答按钮，J5A位按钮。
四位锁存器D触发器CD4042是整个电路的核心器件，当POL6脚接高电平时，D触发器的输出状态由输入时钟脉冲的极性决定，即CP=1时，传输数据，CP=0时锁存数据。
当Q1—Q4没有按下时，CD4042的个输入端D1~D4经过电阻R1~R4上拉为高电平，因此其输出端Q1~Q4均输出高电平，Q1-Q4输出为低电平，Q1—Q4均截止，发光二极管LED1~LED4均不亮。
此时与非门IC2-1CD4012输出低电平，由U4A、U6A CD4011等元器件组成的门控多谐振荡器处于停振状态，提示音电路不工作。
同时与非门U3ACD4042输出低电平，使得U5A CD4011输出高电平，即CP=1，D触发器处于数据传输状态。
假如SA1被按下，此时D1=0，Q1=0，使得U2A4042输出为高电平，U5A CD4011为低电平，即CP=0，D触发器转入锁存状态，再按下其他按钮，电路不再响应。
同时CD4042的Q1=1，VY1接通，LED1点亮，显示第一路抢答。
在按下S1A的同时，与非门U3A输出高电平，门控多谐振荡器起振，由Q5驱动扬声器发出提示音。
门控振荡器的振荡频率由R14、C1的参数决定，振荡频率约为800HZ。
SA5是复位按钮，按下J5A，可使与非门U5A CD4011的一个输入端置零，其输出变为高电平，即CP=1，电路又回到Q1~Q4=1，Q1~Q4=0的初始状态，为下一轮抢答做好准备，其他3路的工作原理与之相同。
（5）总电路仿真分析四、电路的安装与调试数字电路系统的设计完成后，一个重要的步骤是安装调试。
这一步是对设计内容的检验，也是设计修改的实践过程，是理论知识和实践知识综合应用的重要环节。
安装调试的目标是使设计电路满足设计的功能和性能指标，并且具有系统要求的可靠性、稳定性、抗干扰能力。
这里简要叙述安装调试数字电路的几个步骤。
（1）检测电路元件最主要的电路元件是集成电路，常用的检测方法是用仪器测量、用电路实验或用替代方法接入已知的电路中。
集成电路的检测仪器主要用集成电路测试仪，还可用数字电压表作简易测量。
实验电路则模拟现场应用环境测试集成芯片的功能。
替代法测试必须具备已有的完好工作电路，将待测元件替代原有器件后观察工作情况。
除集成电路芯片外，还应检测各种准备接入的其他各种元件，如三极管、电阻、电容、开关、指示灯、数码管等。
应确信元件的功能正确、可靠才能装入电路安装。
（2）电路安装数字电路系统在设计调试中，往往是先用面包板进行试装，只有试装成功，经调试确定各种待调整的参数合适后，才考虑设计成印制电路。
试装中，首先要选用质量较好的面包板，使各接插点和接插线之间松紧适度。