数字电子技术基础EDA大作业2终结报告(2016秋)
EDA实验报告完结版
EDA实验报告完结版《EDA技术基础实验报告》学院：信息科学技术学院学号姓名：专业：电子信息工程实验一 MAX－plusⅡ及开发系统使用一、实验目的1、熟悉利用MAX－plusⅡ的原理输入方法设计简单的组合电路2、掌握层次化设计的方法3、熟悉DXT－BⅢ型EDA试验开发系统的使用二、实验设备PC机一台,DXT－B3 EDA实验系统一台三、实验内容1、在E盘上建立一个文件夹，点开MAX－plusⅡ菜单，选择Graphic Editor,在图形编辑器中画出电路图，如图所示1.1，设计一个半加器，进行编译、仿真，并将其设置成为一元件，编译之前必须将文件设为当前文件。
2、建立一个更高的原理图设计层次，如图1.2所示，利用前面生成的半加器元件设计一全加器，进行编译、仿真，并将其设置成为一元件，编译之前必须将文件设为当前文件。
3、再建立一个更的原理图设计层次，如图1.3所示，利用前面生成的半加器元件设计一全加器，进行编译、仿真。
然后点开Node/Enter Node Form SNF输入端口，然后输入波形，选择MAX－plusⅡ/Simulator进行仿真。
实验原理图如下：图1.1 半加器电路原理图- 1 -图1.2 全加器电路原理图图1.3 4位全加器电路原理图- 2 -四、实验结果将四位全加器原理图进行仿真，可以得出如下仿真图- 3 -实验二秒表的设计一、实验目的：1、熟练利用VHDL语言进行数字系统设计；2、掌握数字系统的设计方法――自顶向下的设计思想；3、掌握计数器的设计与使用；4、根据秒表的功能要求设计一个秒表；二、实验设备：PC机一台、EDA教学实验系统一台、下载电缆一根（已接好）、导线若干三、实验要求：1、有秒、分计数，数码扫描显示输出；2、有清零端和计数使能端；3、在功能允许的情况下，可自由发挥；四、实验原理：1、功能描述：秒表是一种计时的工具，有着很广泛的用途。
本实验中的秒表要求有两个功能按钮：一个是计数和停止计数按钮，当第一次按下此按钮时，秒表开始计数，再一次按下时，秒表停止计数，并显示所计的数字；另一个是清零按钮，当按下此按钮时，秒表清零。
EDA实训总结报告
EDA实训总结报告EDA实训总结报告合肥学院学生EDA实训总结报告合肥学院电子系EDA实训总结报告系别电子系专业电子信息工程班级姓名年少轻狂学号指导老师成绩201*年9月8日EDA实训总结报告合肥学院电子系09级电子信息工程,姓名：李金山学号：0905075006摘要：经过两周的EDA实训，我也基本掌握了这个软件的使用方法，也体会到了这款软件的实用性。
我也通过练习，熟练地掌握了一些画图技巧，下面我模仿练习的一款时钟电路，通过绘制及制作时钟电路，通过绘制时钟电路的原理图，制作PCB板，布线等，我也发现了自己的一些不足，有了更深的体会。
一、电路原理图及元器件库设计1.原理图设计电路原理图的设计主要是protel99se的原理图设计系统（AdvancedSchematic）来绘制一张电路原理图。
在这一过程中，要充分利用protel99se所提供的各种原理图绘图工具、各种编辑功能，来实现我们的目的，即得到一张正确、精美的电路原理图。
绘制简单电路原理图过程:首先，构思好零件图，设计好图纸大小，设置合适的图纸大小；然后，设置protel99se/Schematic设计环境；再者，放置零件，并对放置零件的序号、零件封装进行定义和设定等工作；然后，将图纸上的元件用具有电气意义的导线、符号连接起来，构成一个完整的原理图；然后，根据需要调整电路；再者，创建网络表；最后，加载网络表。
例如如下时钟电路原理图：当然，这还不算完整，然后对已经完成的电路原理图，进行电气规则测试，找出错误原因，并改正。
生成网络表和元器件材料清单。
电气规则测试：分析检查报告内容，修改错误。
时钟电路网络表2.元器件库设计在绘制电路原理图时，难免会遇到元器件库中没有的元器件，这时，我们需要用绘图工具，学会绘制元器件。
我在绘制时钟电路原理图时，也曾遇到过这种情况，所以这就需要我们自己绘制自己所需的元器件图。
如：我们可以根据所需建立一个自己的元器件库，当我们需要时，就可添加进去，直接使用即可。
数字电子技术基础课后习题及参考答案
《数字电子技术基础》课后习题及参考答案(总90页)-CAL-FENGHAI.-(YICAI)-Company One1-CAL-本页仅作为文档封面，使用请直接删除第1章习题与参考答案【题1-1】将下列十进制数转换为二进制数、八进制数、十六进制数。
（1）25；（2）43；（3）56；（4）78解：（1）25=（11001）2=（31）8=（19）16（2）43=（101011）2=（53）8=（2B）16（3）56=（111000）2=（70）8=（38）16（4）（1001110）2、（116）8、（4E）16【题1-2】将下列二进制数转换为十进制数。
（1）；（2）；（3）；（4）解：（1）=177（2）=170（3）=241（4）=136【题1-3】将下列十六进制数转换为十进制数。
（1）FF；（2）3FF；（3）AB；（4）13FF解：（1）（FF）16=255（2）（3FF）16=1023（3）（AB）16=171（4）（13FF）16=5119【题1-4】将下列十六进制数转换为二进制数。
（1）11；（2）9C；（3）B1；（4）AF解：（1）（11）16=（00010001）21（2）（9C）16=（）2（3）（B1）16=（1011 0001）2（4）（AF）16=（）2【题1-5】将下列二进制数转换为十进制数。
（1）；（2）；（3）；（4）解：（1）（）2=（2）（）2=（3）（）2=【题1-6】将下列十进制数转换为二进制数。
（1）；（2）；（3）；（4）解：（1）=（）2（2）=（）2（3）=（）2（4）=（）2【题1-7】写出下列二进制数的反码与补码（最高位为符号位）。
（1）01101100；（2）；（3）；（4）解：（1）01101100是正数，所以其反码、补码与原码相同，为01101100（2）反码为，补码为（3）反码为，补码为（4）反码为，补码为【题1-8】将下列自然二进制码转换成格雷码。
eda实验总结报告
eda实验总结报告本文是关于EDA实验的总结报告。
EDA全称Exploratory Data Analysis，即探索性数据分析。
本次实验旨在通过对数据的探索性分析，更好地理解数据的特征，为后续的数据建模和分析提供基础。
一、实验目的本次实验的主要目的是通过探索性数据分析，全面了解数据的情况和属性，包括数据的分布、离群值、缺失值等等，为后续的数据处理和建模提供基础。
二、实验数据实验数据为一份包含39个字段的广告数据集，该数据集每行为一条记录，包含了广告的各项属性和指标。
数据集的字段包括：序号、时间、广告类型、广告尺寸、广告位置、出价、曝光量、点击量、点击率等。
三、实验步骤1. 导入数据首先，我们需要读取并分析数据，以确定数据集的基本特征。
在本次实验中，我们使用了Python中的pandas库来读取和处理数据。
2. 数据探索基于导入的数据，我们需要进行数据探索，分析数据的各种特征和属性。
具体包括以下几点：（1）统计数据基本特征，包括字段数量、数据类型、缺失值、异常值等等；（2）分析数据的分布情况，包括分布密度、分布频率等等；（3）分析数据的标签分布情况，包括正负样本比例、标签分布情况以及样本类别的不平衡性等等；（4）探索数据之间的关联性，包括特征之间的相关性、关联度等等；（5）对数据进行可视化展示，包括直方图、散点图、箱线图等等。
通过对数据的探索，我们可以更好地了解数据的基本特征，挖掘数据中的规律和特征。
四、实验结果通过对数据的探索性分析，我们得到了以下结论：（1）数据特征经过初步分析可以看出，该数据集包含39个字段，其中有19个字段为数值型特征，16个字段为分类型特征，以及4个字段为时间型特征。
通过观察可以发现，该数据集中的异常值较少，而缺失值相对较多。
（2）数据分布经过数据分布的分析，我们发现该数据集的分布情况呈现长尾分布，即数据中存在大量较小的值和少量的较大的值。
（3）标签分布通过对数据集中的标签进行分析，我们发现整个数据集的正样本比例约为30%，而负样本比例为70%。
eda实验报告最终版
实验一实验二1、24进制加法计数器的程序：LIBRARY Ieee;USE ieee.std_logic_1164.ALL;USE ieee.std_logic_unsigned.ALL;ENTITY count24 ISPORT(en,clk: IN STD_LOGIC;qa: out STD_LOGIC_VECTOR(3 DOWNTO 0);--个位数计数qb: out STD_LOGIC_VECTOR(1 DOWNTO 0));--十位数计数END count24;ARCHITECTURE a1 OF count24 ISBEGINprocess(clk)variable tma: STD_LOGIC_VECTOR(3 DOWNTO 0);variable tmb: STD_LOGIC_VECTOR(1 DOWNTO 0);beginif clk'event and clk='1' thenif en='1' thenif tma="1001" then tma:="0000";tmb:=tmb+1;Elsif tmb="10" and tma="0011" then tma:="0000";tmb:="00";else tma:=tma+1;end if;end if;end if;qa<=tma;qb<=tmb;end process;END a1;2，60进制的加法器的实验程序LIBRARY Ieee;USE ieee.std_logic_1164.ALL;USE ieee.std_logic_unsigned.ALL;ENTITY count60 ISPORT(en,clk: IN STD_LOGIC;qa: out STD_LOGIC_VECTOR(3 DOWNTO 0);--个位数计数qb: out STD_LOGIC_VECTOR(2 DOWNTO 0));--十位数计数END count60;ARCHITECTURE a1 OF count60 ISBEGINprocess(clk)variable tma: STD_LOGIC_VECTOR(3 DOWNTO 0);variable tmb: STD_LOGIC_VECTOR(2 DOWNTO 0);beginif clk'event and clk='1' thenif en='1' thenif tma="1001" and tmb="101"then tmb:="000";tma:="0000" ;Elsif tma="1001" then tma:="0000";tmb:=tmb+1;else tma:=tma+1;end if;end if;end if;qa<=tma;qb<=tmb;end process;END a1;实验三9、采用VHDL语言描述以上3-8译码器LIBRARY IEEE ;USE IEEE.STD_LOGIC_1164.ALL ;ENTITY s3_8 ISPORT ( A : IN STD_LOGIC_VECTOR(2 DOWNTO 0);D : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) ) ;END ;ARCHITECTURE one OF s3_8 ISBEGINPROCESS( A )BEGINCASE A ISWHEN "000" => D <= "00000001" ;WHEN "001" => D <= "00000010" ;WHEN "010" => D <= "00000100" ;WHEN "011" => D <= "00001000" ;WHEN "100" => D <= "00010000" ;WHEN "101" => D <= "00100000" ;WHEN "110" => D <= "01000000" ;WHEN "111" => D <= "10000000" ;WHEN OTHERS => NULL ;END CASE ;END PROCESS ;END ;实验四1、用VHDL语言设计一个四舍五入判别电路，其输入为8421BCD码，要求当输入大于或等于５时，判别电路输出为１，反之为０。
eda技术与实验报告
eda技术与实验报告
EDA技术与实验报告
近年来，EDA技术在电子设计领域发挥着越来越重要的作用。
EDA（Electronic Design Automation）技术是指利用计算机软件和硬件工具来设计、验证和生成
电子系统的过程。
它涵盖了从电路设计到芯片制造的整个流程，包括逻辑设计、物理设计、验证和仿真等各个环节。
在实验报告中，我们将重点介绍EDA技术在电子设计中的应用和优势。
首先，EDA技术可以大大提高设计效率和质量。
利用EDA工具，设计师可以快速完成
电路设计和验证，大大缩短了产品的上市时间。
其次，EDA技术可以帮助设计
师发现和解决潜在的设计问题，提高了设计的可靠性和稳定性。
此外，EDA技
术还可以实现自动化设计和优化，从而降低了设计成本和风险。
在实验中，我们使用了一款先进的EDA工具来设计和验证一个数字电路。
通过
该实验，我们深刻体会到了EDA技术的强大功能和优势。
在设计过程中，我们
可以通过EDA工具快速搭建电路原型，并进行逻辑仿真和时序分析，从而验证
设计的正确性和性能。
此外，EDA工具还提供了丰富的库元件和模型，可以大
大简化设计过程和提高设计的可靠性。
总的来说，EDA技术在电子设计领域发挥着不可替代的作用。
它不仅提高了设
计效率和质量，还为设计师提供了强大的工具和支持。
随着科技的不断发展，EDA技术将继续发挥着重要的作用，推动电子设计领域的进步和发展。
希望通
过本次实验报告的分享，可以让更多的人了解和认识EDA技术的重要性和价值。
电子技术基础实训总结900字(优秀范文4篇)
电子技术基础实训总结900字(优秀范文4篇)关于电子技术基础实训总结，精选5篇优秀范文，字数为900字。
我很荣幸能够在这里向大家汇报我参与的数字电子技术实训的经验和收获。
在这次实训中，我深刻体验到了数字电子技术的魅力和应用广泛性，也对自己的知识储备和动手能力有了更深层次的认识和提升。
电子技术基础实训总结(优秀范文)：1我很荣幸能够在这里向大家汇报我参与的数字电子技术实训的经验和收获。
在这次实训中，我深刻体验到了数字电子技术的魅力和应用广泛性，也对自己的知识储备和动手能力有了更深层次的认识和提升。
实训期间，我们团队的主要任务是设计和制作一个电子闹钟。
这个闹钟不仅具有基本的时间显示功能，还可以设置闹钟时间并在设定时间准确地发出铃声提醒。
这个项目不仅考验了我们的理论知识，还需要我们具备良好的团队合作精神和动手能力。
首先，我们小组通过深入学习数字电子技术的基本原理和知识，加深了对逻辑门、触发器、计数器等电路的理解和掌握。
我们学会了使用逻辑代数和布尔代数的方法来分析和设计数字电路，通过搭建实验电路，我们实际亲手体验了数字电子技术的实际操作过程，从而对理论知识有了更深入的了解。
其次，我们进行了详细的电路设计和制作工作。
我们使用CAD软件进行电路图的设计和模拟仿真，确保了电路的正确性和稳定性。
在制作过程中，我们遇到了很多困难和问题，例如电路连接问题、元器件选择问题等等，通过团队的合作和老师的指导，我们一一解决了这些问题，并最终完成了电路的制作和调试工作。
这个过程让我深刻体验到了动手能力的重要性，也使我更加自信地面对了将来可能遇到的挑战和困难。
最后，我们成功地制作了一个功能完善的电子闹钟，并在实训结束时进行了展示和演示。
这个电子闹钟不仅能够准确显示时间，还能够设定闹钟时间并在设定时间发出铃声，完成我们最初的设计目标。
通过这次展示，我们不仅获得了老师和同学们的认可，而且也加深了自己对数字电子技术的理解和应用能力。
EDA实验报告(两位十六进制计数器)
EDA实验报告（两位十六进制计数器）计算机09-3班郑秀枫 09081311实验二两位十六进制计数器一、实验目的1、继续熟悉Quartus环境2、熟练掌握VHDL语言设计流程3、了解Verilog语言的基本使用4、熟悉DE2开发板上的时钟信号就LED显示器的使用二、实验任务1、完成第三章最后的实例，用7段数码管显示两位16进制数，clk输入用FPGA上的50M信号2、用Verilog HDL实现SW输入4位二进制数，用7段数码管按十进制显示输出同时用LED灯显示三、实验步骤1、用VHDL实现两位16进制计数器（1）新建VHDL源文件，命名为cn4e.vhd，设计实现一位16进制计数器，其代码如图2-1所示。
计算机09-3班郑秀枫 09081311图2-1 图2-2（2）新建VHDL源文件，命名为vhdl2s，设计实现七段数码管译码器，其代码如图2-2所示（3）新建VHDL源文件，命名为fenpin，设计实现分频电路，将输入的50MHz的时钟信号变为1Hz的时钟信号，其代码如图2-3所示图2-3 图2-4（4）新建VHDL源文件，命名为my_pkg，将上三步实现的原件例化到my_pkg程序包中，方便以后使用，其代码如图2-4所示。
（5）新建VHDL源文件，命名为counter16，利用已经例化的三个原件实现两位16进制计数器及输出到七段数码管显示的电路（如图2-5），保存后将其设置为顶层文件，编译查看是否有错误。
图2-5（6）新建波形文件，赋予每个输入端口某种输入信号，保存波形文件，进行功能仿真，观察输出端波形与输入信号关系是否正确。
若不正确，查找问题所在并解决问题；若正确，则进行管脚分配，分配完毕后再编译一次使分配生效，连接DE2开发板到电脑，将文件下载到开发板计算机09-3班郑秀枫 09081311进行验证。
2、用Verilog实现十进制数显示（1）新建Verilog源文件，实现SW输入4位二进制数，用7段数码管按十进制显示输出同时用LED灯显示，代码如图2-6所示图2-6（2）编译成功后，新建波形文件，赋予每个输入端口某种输入信号，保存波形文件，进行功能仿真，观察输出端波形与输入信号关系是否正确。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
EDA大作业二终结报告
█████████████一、预习报告
二、阐述设计思路
1、键盘读入模块
键盘读入模块的作用是向下一模块（控制模块）传递按键是否按下以及按键值为多少。
根据矩阵键盘的原理，检测行线上的电平值，可以判断矩阵键盘中有无按键按下。
当检测到有按键被按下之后，对列线的电平值进行跑马灯式扫描（S1、S2、S3、S4状态，分别指扫描第1、2、3、4列的信号），若检测到某列有低电平则（进入S5状态）可以由当前的行线电平值和列线电平值确定所按键的值。
对于长按键的设计，当检测到有按键时进入S5状态（有按键按下的状态），检测到按键还在被按下状态（行线电平值不为1111）的话，则不进行下一次扫描，直到检测到按键被松开（行线电平值为1111）时，进行下一次扫描（进入S0状态）。
对于按键防抖的设计，当检测到行线电平值不为1111时，进入S1、S2、S3、S4状态时都再一次进行行线电平值的判断，如果此时行线电平值没有回到1111，则可以认定这次按键是有效的；若此时检测到行线电平值回到1111，则可以认定这是一个抖动，然后回到S0状态。
对于是否有按键按下的输出（key_ready），定义中间变量flag1、flag2、flag3以及按键按下标志flag，flag1是flag的延时，flag2是flag的上升沿检测结果，flag3是flag2的延时，flag2在有按键输出的时候只保持一个时钟周期，由于采用非阻塞式赋值，在有按键按下时flag3会产生一个时钟周期的高电平，作为有按键按下的标志（也可以直接以key_busy作为下一级输入，不过要取key_busy得下降沿，不符合同步电路的设计要求）。
键盘读入模块状态机示意图
2、控制模块
控制模块的作用是根据键盘读入模块读入的值进行处理，向显示模块传递要在数码管上显示的数字。
状态转化图如下。
若电路处于state_start状态，则数码管全灭，此时令num32（第3、2数码管显示的数字，即金钱）为21，num10（第1、0数码管显示的数字，即时间）为41（因为对于num32（num10）来说，0到20（40）的数字都在数码管有对应显示，所以选用21、41这两个无关数字作为全灭状态的输出，使数码管处于全灭状态，具体实现见显示模块），数码管全灭。
当检测到按键按下信号flag为1且现在输入值为13（1101）时，进入state_ready状态，令num32、num10均为0。
电路处于state_ready状态时，num10肯定为num32的2倍，故只需考虑num32。
当检测到按键按下信号flag为1且现在输入值为小于等于9（即为数字）时，判断此时的num32：若num32为0或1，则修改num32的值位原num32的值乘10加现在读入的数值；若num32已经大于10，则num32为20。
当检测到按键按下信号flag为1且现在输入值为14（清零）时，令num32为0，实现清零。
当检测到按键按下信号flag为1且现在输入值为15（倒计时）时，进入state_count（倒计时）状态。
在这个过程中，有中间变量count一直在进行计数，每当检测到有按键按下时，count清零，当count为500000000（即10s时间）时，表明十秒内无操作，如果此时num32为0（已经有数据输入时不会回到初始状态），则进入state_start状态。
电路处于state_count（倒计时）状态时，有中间变量count进行计数，每当count为50000000时（1s时间）时，如果num10>1，则num10减一，保持倒计时状态；否则num32、num10清零，进入state_ready状态。
3、数码管显示模块
数码管显示模块的输入为两个数字num32、num10，分别表示金钱和时间。
对于两个数字处理方法是一样的，根据大小范围判断十位显示（数码管3和数码管1），根据模十取值判断个位显示（数码管2和数码管0）。
另外此模块将输入CLK信号分频为一个500Hz的时钟信号CLK2，用于选通各个数码管（状态S1、S2、S3、S4不断扫描，不同状态有对应数码管的显示取值）。
三、顶层电路图，并说明其中各模块电路的功能。
左侧模块为键盘读入模块，作用是向下一模块（控制模块）传递按键是否按下以及按键值为多少；中间为控制模块，作用是根据键盘读入模块读入的值进行处理，向显示模块传递要在数码管上显示的数字；右侧位显示模块，作用是对输入的金钱时间进行对应的显示。
四、验收步骤中的仿真波形图及其分析说明。
控制模块仿真图如上（为显示完整，时间尺度与功能要求不一致），可以看到，初始状态时分别显示21、41（全灭），按键13（开始）后进入state_ready状态，分别显示0、0，按键4、7后，分别显示20、40，按键14（清零）后，分别显示0、0，按键1、2后显示12、24，按键15（倒计时）后，金额12不变，时间24开始倒计时，倒计时为0后一段时间无响应，显示21、41（全灭）。
键盘读入模块仿真图如上。
可以看到当长按键时，按键按下标志只产生一次脉冲，即认为是一次按键，满足要求。
当产生抖动时，其会在输入稳定后产生标志脉冲，以达到防抖的目的。
五、设计和调试中遇到的问题及解决方法。
（这部分我怎么可能传上来呢）。