数字电路逻辑设计基础全套PPT课件716p
合集下载
数字逻辑电路与系统设计课件
计数器
用于计数和控制时序，常用于实现定时器和分频器。
移位器
用于二进制数据的移位操作，常用于数据格式化和数据传输。
顺序脉冲发生器
用于产生一定规律的顺序脉冲信号，常用于控制电路的工作流程。
04
数字系统设计
数字系统概述
数字系统的基本概念
数字系统是指使用离散的二进制数字信号进行信息处理的系统。它主要由逻辑 门电路、触发器、寄存器、加法器等基本元件组成，具有精度高、稳定性好、 易于大规模集成等优点。
实现逻辑功能
根据状态转换图，实现相应的 逻辑功能。
确定设计目标
明确设计时序逻辑电路的目的 和要求，如实现特定的功能、 达到一定的性能指标等。
设计状态转换图
根据设计要求，设计状态转换 图，确定状态和输出。
验证设计
通过仿真或实验验证设计的正 确性和可行性。
常用时序逻辑电路
寄存器
用于存储二进制数据，常用于数据传输和数据处理。
集成化和智能化技术的发展，为数字 系统的设计带来了新的机遇和挑战。
数字系统的智能化是当前的一个重要 趋势，它使得数字系统能够具有更强 的自适应性、智能性和灵活性。
THANKS FOR WATCHING
感谢您的观看
分析输入和输出信号的逻辑关系，确定电路的功 能。
真值表和逻辑表达式
通过列出所有输入组合和对应的输出值，得到真 值表，并根据真值表推导出逻辑表达式。
3
逻辑功能描述
根据逻辑表达式或真值表，描述组合逻辑电路的 逻辑功能。
组合逻辑电路的设计
明确设计要求：确定输入和 输出信号，以及电路要实现 的功能。
根据功能要求，逐一确定每 个输入组合对应的输出值。
自底向上的设计方法
用于计数和控制时序，常用于实现定时器和分频器。
移位器
用于二进制数据的移位操作，常用于数据格式化和数据传输。
顺序脉冲发生器
用于产生一定规律的顺序脉冲信号，常用于控制电路的工作流程。
04
数字系统设计
数字系统概述
数字系统的基本概念
数字系统是指使用离散的二进制数字信号进行信息处理的系统。它主要由逻辑 门电路、触发器、寄存器、加法器等基本元件组成，具有精度高、稳定性好、 易于大规模集成等优点。
实现逻辑功能
根据状态转换图，实现相应的 逻辑功能。
确定设计目标
明确设计时序逻辑电路的目的 和要求，如实现特定的功能、 达到一定的性能指标等。
设计状态转换图
根据设计要求，设计状态转换 图，确定状态和输出。
验证设计
通过仿真或实验验证设计的正 确性和可行性。
常用时序逻辑电路
寄存器
用于存储二进制数据，常用于数据传输和数据处理。
集成化和智能化技术的发展，为数字 系统的设计带来了新的机遇和挑战。
数字系统的智能化是当前的一个重要 趋势，它使得数字系统能够具有更强 的自适应性、智能性和灵活性。
THANKS FOR WATCHING
感谢您的观看
分析输入和输出信号的逻辑关系，确定电路的功 能。
真值表和逻辑表达式
通过列出所有输入组合和对应的输出值，得到真 值表，并根据真值表推导出逻辑表达式。
3
逻辑功能描述
根据逻辑表达式或真值表，描述组合逻辑电路的 逻辑功能。
组合逻辑电路的设计
明确设计要求：确定输入和 输出信号，以及电路要实现 的功能。
根据功能要求，逐一确定每 个输入组合对应的输出值。
自底向上的设计方法
数字逻辑电路PPT课件
正负逻辑转换举例 正逻辑(与非门) AB Y 001 011 101 110
负逻辑(或非门) AB Y
11 0 10 0 01 0 00 1
第32页/共97页
1.2.4 基本定律和规则 1. 逻辑函数的相等
设有两个逻辑:F1=f1(A1,A2,…,An) F2=f2(A1,A2,…,An)
如果对于A1,A2,…,An 的任何一组取值(共2n组), F1 和 F2均相等,则称F1和 F2相等.
4. 二进制数与十进制数之间的转换 (1)二进制数转换为十进制数(按权展开法)
例：
(1011.101) 1 23 1 21 1 20 1 21 1 23 2
8 2 1 0.5 0.125
第8页/共97页
（2）十进制数转换为二进制数(提取2的幂法)
例： (45.5)10 32 8 4 1 0.5 1 25 0 24 1 23 1 22 0 21 1 20 1 2-1 (101101.1)2
· + 0 1 原变量 反变量
+ · 1 0 反变量 原变量 则所得新的逻辑式即为F的反函数，记为F。
例 已知 F=A B + A B, 根据上述规则可得： F=(A+B)(A+B)
第37页/共97页
例 已知 F=A+B+C+D+E, 则 F=A B C D E
由F求反函数注意： 1）保持原式运算的优先次序； 2）原式中的不属于单变量上的非号不变；
00
0
01
1
10
1
11
1
第20页/共97页
A
≥1
B
或门逻辑符号
F=A+B
或门的逻辑功能概括为: 1) 有“1”出“1”; 2) 全“0” 出“0”.
数电基础ppt课件(2024版)
或：103.45=1×100+0×10+3×1+4×0.1+5×0.01
*
2、二进制
计数的基数是2，进位规则是“逢二进一”
其中ki是第i位的数码（0或1）2i 称为第i 位的权
如：(1010.11)2=1×23+0×22+1×21+0×20 +1×2-1+1×2-2=（10.75)10
与（AND）
或（OR）
非（NOT）
A
B
Y
A
B
Y
A
Y
0 0 0
0 1 0
1 0 0
1 1 1
0 0 0
0 1 1
1 0 1
1 1 1
0 1
1 0
1.逻辑真值表
（二）逻辑运算的描述
2.逻辑表达式
3.逻辑符号
*
以上定律可以用真值表证明，也可以用公式证明。例如， 证明加对乘的分配律A+BC=(A+B)(A+C)。 证： (A+B)(A+C)= (A+B)A+ (A+B)C =A·A+A·B+A·C+B·C =A+AB+AC+BC =A(1+B+C)+BC=A+BC 因此有 A+BC=(A+B)(A+C)
A
B
Y
0 0 1
与非
或非
异或
同或
0 1 1
1 0 1
1 1 0
只有输入都是1时,输出才是0
A
B
Y
0 0 1
0 1 0
1 0 0
数字电子技术基础组合逻辑电路ppt课件
通常数据分配器有一根输入线，n根地址控制线，2n根数据输出线，因此根据输出线的个数也称为2n路数据分配器
用74LS138译码器实现的数据分配器
译码器的三个输入端A2 、A1 、A0作为选择通道用的地址信号输入，八个输出端作为数据输出通道，三个控制端接法如下：
74HC4511引脚图
74HC4511是常用的CMOS七段显示译码器， A3、A2、 A1、A0为输入端，输入8421BCD码，a～g为七段输出，输出高电平有效，可用来驱动共阴极LED数码管。
为测试输入端，低电平有效，当
时a～g输出全为1，用于检查译码器和LED
数码管是否能正常工作。
数据时，可强制将不需要显示的位消去。如四位数码管，某时刻只需显示最低的两位数据，则可以让最高两位数据的
例2
用74LS138实现逻辑函数
。
解：
将函数表达式写成最小项之和
将输入变量A、B、C分别接入输入端，注意高位和低位的接法，使能端接有效电平，由于74LS138输出为反码输出，需要再将F变换一下：
逻辑电路图
注意：使用中规模集成译码器实现逻辑函数时，译码器的输入端个数要和逻辑函数变量的个数相同，并且需要将逻辑函数化成最小项表达式。
3.2.2 组合逻辑电路的设计方法
根据给定的逻辑功能要求，设计出能实现这 个功能要求的逻辑电路。
实现的电路要最简，即所用器件品种最少、数量最少、连线最少。
要求：
（1）根据设计要求确定输入输出变量并逻辑赋 写出真值表。
（2）由真值表写出逻辑函数表达式并化简或转换。
（3）选用合适的器件画出逻辑图。
2．二-十进制译码器
常用的有8421BCD码集成译码器74HC42，
数字电路全部PPT课件
（10、11、12、13、14、15）
. 位置表示法：(N)16 = (Hn-1Hn-2...H0 H-1H-2..) 16
按权展开式：
(N)2=Hn-116n-1+Hn-216n-2+...+H0160+H-116-1+H-216-2+...
（C07.A4)16= （C07.A4)H= C07.A4H= 12×162+0×161+7×160+10×16-1+4×16-2
小数部分
二、常用计数体制
1、十进制（Decimal）
. （N）10= (Dn-1Dn-2...D0 D-1D-2.. ) 10
(271．59)10＝ 2×102十7×101十1×100十5×10-1十9×10-2
2020年10月2日
5
2、二进制（Binary）
基数 ： 2
位权：2i
数符Bi: 0、1 (可以用低、高电平表示)
正数的三种代码相同，都是数值码最高位加符号位 “0”。
即X≥0时,真值与码值相等,且:X=[X]原= [X]反= [X]补例： 4位二进制数X=1101和Y=0.1101
[X]原= [X]反= [X]补= 01101, [Y]原= [Y]反= [Y]补= 0.1101
2020年10月2日
20
三、二——十进制编码（Binary Code Decimal码）
2020年10月2日
12
二、十六进制与二进制转换
1、十六进制转换为二进制 根据数值关系表用四位二进制数码逐位替代各位
十六进制数码。 （52.4)16=(01010010.0100)2 =(1010010.01)2 2、二进制转换为十六进制 将二进制数从小数点起，分别按整数部分和小数
数字逻辑电路 PPT课件
由门电路构成的双稳态触发器(bistable flip-flop)是时序逻辑电路的基础。双稳态触 发器具有两个稳定状态，并能根据不同的输 入信号被置成规定的状态。当输入信号撤掉 后，它能保持原状态不变，因此具有记忆作 用。
一. RS触发器
1. 基本RS触发器 由两个与非门交叉连 接就可构成最简单的 RS触发器，即基本RS 触发器。
2. 或门电路 上图为简单的具有两个输入端的二极管或门电路、常用
逻辑符号、逻辑表达式及真值表。 其中A、B分别为两个输入端，F为输出端。这种电路之
所以能实现或运算，是因为输出端的电平被最高电平的输入 端钳位，只要输入端有一个高电平时，输出就是高电平。也 就是说输入有一个为1时，输出即为1。输入端全为0时，输 出才为0。
这种或门电路的局限性与前面的与门相类似。
3. 非门电路 非门电路只有一输入端，输出端与输入端的状态总是相
反。当输入端A是高电平时，输出端F是低电平；当输入端是 低电平时，输出端则是高电平。
简单的非门电路实际就是一个反相器，适当选择RC和RB， 当输入端A为高电平时，三极管饱和导通，输出端F为低电平 (约为0．2伏)；当输入端A为低电平时(0伏左右)，三极管截 止0；，输输入出0端时F，为输高出电1子，(实约现为了Ec非)。运这算就。是上说图，为输电入路1时、，逻输辑出符 号、逻辑表达式及真值表。
2. MOS型集成门电路 主要有三种类型，即PMOS、NMOS和CMOS
集成门电路。
PMOS型门电路是由P沟道MOS型场效应管构 成的，其电流是从源极流向漏极，通常使用-15V或 -20V的负电源；NMOS型门电路是由N沟道 MOS
型场效应管构成的，其电流是从漏极流向源极，使 用5V正电源，可以与双极型门电路直接互相连接； CMOS型门电路是由P沟道 MOS型场效应管和N沟 道MOS型场效应管组成的互补型MOS门电路，具 有功耗极低、电源电压范围宽(5~15V)、抗干扰能 力强、工作速度较快等优点，所以应用十分广泛。
数电-数字逻辑基础幻灯片PPT
2.复合逻辑运算 在逻辑代数中，由基本的与、或、非逻辑运算可以实现多种复合逻辑运算。
A
B & Y1 A•B
A
A
B
Y1
B
Y1
A B
≥1
Y2 AB
A B
+ Y2
A B
Y2
A 1 Y3 A
A
Y3
A
Y3
(a)国际符号
(b)曾用符号 (c)美国符号
A B
&
Y4 A • B
A B
A B
≥ 1 Y5 A B
A
&
A
F
F
B
B
(a)
(b)
OC门逻辑符号
(a) 国际符号；
(b) 惯用符号
OC门除了可以“线与”连接外，还可以用来驱动感性负载或实现电平转换。 例如，在图的电路中，EC=10V时，F的输出高电平就从3.6V变成了10V。
＋ EC
& A
F B
& C D
OC门的线与电路
（3）三态门
三态门也称TS门(Three State Gate)， 是在TTL逻辑电路的基础上增加一个 使能端EN而得到的。当EN=0时，TTL与非门不受影响，仍然实现与非门功 能；当EN=1时，TTL与非门的V4、V5将同时截止，使逻辑门输出处于高阻 状态。因此，三态门除了具有普通逻辑门的高电平（逻辑1）和低电平（ 逻辑0）两种状态之外，还有第三种状态——高阻抗状态，也称开路状态 或Z状态。三态门的逻辑符号和真值表分别如图1－6和表1－5所示。国际 符号中的倒三角形“▽”表示逻辑门是三态输出，EN为“使能”限定符 ，输入端的小圆圈表示低电平有效(有的三态门也可能没有小圆圈，说明 EN是高电平有效)。
数字电子技术-逻辑门电路PPT课件
在电路中的应用。
或非门（NOR Gate）
逻辑符号与真值表
描述或非门的逻辑符号，列出其对应的真值表， 解释不同输入下的输出结果。
逻辑表达式
给出或非门的逻辑表达式，解释其含义和运算规 则。
逻辑功能
阐述或非门实现逻辑或操作后再进行逻辑非的功 能，举例说明其在电路中的应用。
异或门（XOR Gate）
逻辑符号与真值表
01
02
03
Байду номын сангаас
04
1. 根据实验要求搭建逻辑门 电路实验板，并连接好电源和
地。
2. 使用示波器或逻辑分析仪 对输入信号进行测试，记录输
入信号的波形和参数。
3. 将输入信号接入逻辑门电 路的输入端，观察并记录输出
信号的波形和参数。
4. 改变输入信号的参数（如频 率、幅度等），重复步骤3， 观察并记录输出信号的变化情
THANKS
感谢观看
低功耗设计有助于提高电路效率和延长设 备使用寿命，而良好的噪声容限则可以提 高电路的抗干扰能力和稳定性。
扇入扇出系数
扇入系数
指门电路允许同时输入的最多 信号数。
扇出系数
指一个门电路的输出端最多可 以驱动的同类型门电路的输入 端数目。
影响因素
门电路的输入/输出电阻、驱动 能力等。
重要性
扇入扇出系数反映了门电路的驱动 能力和带负载能力，对于复杂数字 系统的设计和分析具有重要意义。
实际应用
举例说明非门在数字电路中的应用， 如反相器、振荡器等。
03
复合逻辑门电路
与非门（NAND Gate）
逻辑符号与真值表
描述与非门的逻辑符号，列出其 对应的真值表，解释不同输入下
或非门（NOR Gate）
逻辑符号与真值表
描述或非门的逻辑符号，列出其对应的真值表， 解释不同输入下的输出结果。
逻辑表达式
给出或非门的逻辑表达式，解释其含义和运算规 则。
逻辑功能
阐述或非门实现逻辑或操作后再进行逻辑非的功 能，举例说明其在电路中的应用。
异或门（XOR Gate）
逻辑符号与真值表
01
02
03
Байду номын сангаас
04
1. 根据实验要求搭建逻辑门 电路实验板，并连接好电源和
地。
2. 使用示波器或逻辑分析仪 对输入信号进行测试，记录输
入信号的波形和参数。
3. 将输入信号接入逻辑门电 路的输入端，观察并记录输出
信号的波形和参数。
4. 改变输入信号的参数（如频 率、幅度等），重复步骤3， 观察并记录输出信号的变化情
THANKS
感谢观看
低功耗设计有助于提高电路效率和延长设 备使用寿命，而良好的噪声容限则可以提 高电路的抗干扰能力和稳定性。
扇入扇出系数
扇入系数
指门电路允许同时输入的最多 信号数。
扇出系数
指一个门电路的输出端最多可 以驱动的同类型门电路的输入 端数目。
影响因素
门电路的输入/输出电阻、驱动 能力等。
重要性
扇入扇出系数反映了门电路的驱动 能力和带负载能力，对于复杂数字 系统的设计和分析具有重要意义。
实际应用
举例说明非门在数字电路中的应用， 如反相器、振荡器等。
03
复合逻辑门电路
与非门（NAND Gate）
逻辑符号与真值表
描述与非门的逻辑符号，列出其 对应的真值表，解释不同输入下
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 二进制优先编码器 （priority encoders）
2N个输入 N个输出 其他输入输出控制端
74LS148 8线-3线优先编码器
I0~I7：编码输入 A0~A2：编码输出 EI： 使能输入 EO：使能输出 GS：编码有效输出
功能表
二-十进制编码器：74LS147 将输入（代表十进制数字）编码为8421BCD码
• 组合逻辑电路分析举例
数字电路与逻辑设计：第4章 组合逻辑电路
4-3 组合逻辑设计
根据要求完成逻辑功能设计，并在特定条件 下实现该逻辑功能，这一过程称为逻辑设计。
逻辑设计是逻辑分析的逆过程。
逻辑设计可分为组合逻辑设计和时序逻辑设计。
Logic Design（逻辑设计） 将实际问题抽象，从逻辑代数角度给出描述； 电路实现（synthesis）；验证;文档…
Logic Synthesis（逻辑综合） 依据逻辑描述(真值表，布尔表达式，HDL语 言等)，寻求某种实现电路。
在实际应用中，设计要求一般以文字形式 给出，因此逻辑设计的首要任务是将文字 描述抽象为逻辑关系，从逻辑代数角度给 出其描述。对于组合逻辑设计而言，即从 问题描述抽象出逻辑表达式。
在实现逻辑设计时，根据所采用物理器件 的不同（基本元件如各种逻辑门，中规模 功能块，CPLD/FPGA等大规模电路），需 要对设计进行必要的变换，以充分利用具 体物理器件的功能。
• 消除冒险现象的方法 1、增加冗余项 2、输出端滤波 3、利用选通脉冲（同步方法）
• 竞争与冒险的产生
在逻辑电路中，多个输入信号在传输过程 中受逻辑门固有延迟、逻辑门级数、导线 长度等因素的影响，导致其到达输出端的 时间有先有后，这种现象称为竞争现象。
更广义的可以将竞争理解为多个信号到达 某一点有时差的现象。
由于竞争可能导致逻辑电路产生错误的输 出，称为冒险。组合逻辑电路中的冒险是 一种瞬态现象，表现为输出端出现不应有 的尖脉冲（毛刺）。
F m(0,2,3,7)
画出逻辑连接图。
2、有一个8位二进制数，请设计一个电路找出其中第 一个0出现的位置。采用8-3优先编码器结合必要的逻 辑门设计实现，画出逻辑连接图。
3、利用8选1多路转换器和3-8译码设计一个判 断3位数值是否相等的电路。画出逻辑连接图。
74LS151和74LS138的功能？
组合逻辑设计步骤
一、逻辑抽象 分析因果关系，确定输入/输出变量 定义逻辑状态的含意（赋值） 列出真值表* 二、逻辑功能描述：布尔表达式，HDL语言等 三、选定器件类型 四、根据所选器件：对逻辑式化简（用门）
变换（用MSI） 或进行相应的描述（用PLD） 五、画出逻辑电路图，或下载到PLD
三、多路选择器（multiplexer）
2N个数据输入，N个选择信号输入， 依据N个选择信号的取值从2N个输入数据中选 择一个送到输出端。
多路选择器又称数据选择器，多路开关，简写 为MUX。
74x151 8选1MUX
74x157 4bit 2选1MUX
* 多路分配器（Demultiplexer）
• 冒险现象的判断
1、代数法
若某个变量X同时以原变量和反变量的形 式出现在函数表达式中，并且在一定条件 下该函数表达式可化简为X+X或者XX的形式， 则该函数表达式对应的电路在X发生变化时， 可能会由于竞争产生冒险现象。
2、卡诺图法
在卡诺图中，若两个卡诺圈之间存在不 被同一个卡诺圈包含的相邻最小项，则该 电路可能产生冒险现象。
目前随着半导体工业的飞速发展，中规模集 成电路已经逐渐淡出历史舞台，取而代之的 是集成度更高，功能更为强大，使用更为灵 活的CPLD/FPGA器件或者专用的ASIC器件。但 中规模集成电路中采用的一些常用的逻辑功 能，对于数字系统的设计和模块划分仍然具 有指导借鉴意义。
为了兼顾通用性，中规模集成电路的逻辑功 能多是根据实际应用中的功能需求为基础而 设计出来的，如同高级程序设计语言中的顺 序，选择，循环三大类控制语句一样。
译码器的级联
• 七段译码器 74LS48
功能描述：
BI 熄灭（输出全0） LT 灯测试（输出全1） RBI 灭零
74LS47 共阳数码管驱动IC OC输出 74LS49 共阴数码管驱动IC OC输出
• 二 — 十进制译码器 与二进制译码器功能类似，参考教材P148。
二、编码器（ encoders）
一、译码器（decoders）
• 二进制译码器 • 二-十进制译码器 • 七段译码器
• 二进制译码器
N个输入 2N个输出 一个或多个使能端
将N个输入变量变换为2N个输出，每个输出 对应N个变量的一个最小项或者最大项（取 决于电路结构）。
74x138 3-8 译码器
74x139 双2-4译码器
* 逐位进位二进制加法器 ripple adder
* 超前进位二进制并行加法器
根据输入信号同时产生各个进位。
F i Ai Bi Ci1 Ci ( Ai Bi )Ci1 Ai Bi
74x283 74x83 4bit超前进位二进制全加器
基于中规模集成电路的组合逻辑设计方法
组合逻辑电路分析
依据给定逻辑电路，找出其输出与输入之间的 逻辑关系。通过分析，评价电路设计的优劣， 吸取优秀的设计思想或者给出改进意见。
• 组合逻辑电路分析的一般步骤：
依据电路写出输出函数表达式，对表达式进行 化简，列写真值表，对其功能进行评述。
注意：分析组合逻辑电路，应熟悉常用的各种逻 辑符号（如逻辑门符号以及中规模电路符号）及 其功能。
常用中规模组合逻辑电路： 译码器、编码器、数据选择器、数据分配 器、比较器，加法器 熟悉其逻辑功能特点。 教材P137~P170
对照实验指导书下载熟悉以下软件： ftp:///incoming/Personal/maxplusII.rar
4-3-2 基于中规模集成电路的组合逻辑设计
4-3-1 基于门电路的组合逻辑设计
例1: (直接由问题描述写出逻辑表达式 )
设计一家庭报警电路，当应急（PANIC）输 入为1或者当使能(ENABLE)输入为1，离开 (EXITING)输入为0，并且房屋不安全时，报 警(ALARM)输出为1。
当门(DOOR)，窗(WINDOW)，车库(GARAGE)输 入都为1时，房屋是安全的。
又称数据分配器，常用DEMUX表示。其结构 与多路选择器正好相反。是一种单输入， 多输出的逻辑部件。输入数据从哪一路输 出由选择控制输入决定。
输出与输入的逻辑关系？与 译码器有无相似之处？
四、数值比较器 （ comparator） 用于比较两个数的大小。
4位比较器构成12位比较器
五、二进制并行加法器 能够并行产生两个N位二进制数的“算术和” 的逻辑部件。
组合逻辑电路特点：
1. 功能：任意时刻的输出仅取决于输入 2. 电路结构：不含存储或记忆元件
aa12
组合逻辑电路
yy12
an
ym
组合逻辑电路的框图
组合逻辑电路的输入/输出关 系可以用逻辑函数来表示。
组合逻辑电路的类型
单输出组合逻辑电路 多输出组合逻辑电路
4-2
数字电路与逻辑设计：第4章 组合逻辑电路
4、利用4位二进制全加器74LS83设计一个将 8421BCD码转换为余3码的代码转换电路。
5、利用4位二进制全加器74LS83设计一个1 位的十进制（8421BCD码）全加器。
4-3-3 基于VHDL的组合逻辑设计
本部分内容单独Leabharlann 解4-4数字电路与逻辑设计：第4章 组合逻辑电路
竞争与冒险
竞争 冒险 (hazard) 毛刺 (glitch)
在熟悉并深刻理解常用中规模逻辑部件功 能的基础上，将问题转化为选用逻辑部件 的功能。设计时应充分利用逻辑部件的功 能以及各个控制端，在门电路的基础上将 问题进行进一步的抽象化，类似汇编语言 与高级程序设计语言之间的关系（如C）。
* 设计实例
1、用3-8译码器74LS138结合必要的逻辑门实现逻辑函数：
基于门电路的设计：以基本逻辑门作 为实现的物理载体，集成度较低，体积 大，相应的功耗也比较大。
随着半导体制作工艺的进步，人们利 用逻辑门设计出一些比较常用的逻辑部 件（中规模集成电路MSI），这些中规模 的逻辑部件除了可以完成预定的基本功 能外，还可以通过适当变换连接，构成 其他各类功能的逻辑部件或者数字系统， 兼顾了通用性，灵活性以及多功能性。
例2： 设计一4bit素数检测电路，当输入的4bit二进 制数为素数时，输出为1。
4bit素数检测电路
基于K图化简
例3: (无法直接写出逻辑表达式) 设计一个1bit全加器。 输入 X,Y,CI 输出 Z,CO
例4： 含有无关项的组合逻辑设计 四舍五入电路 输入8421BCD码，输出F。
课后请对照教材学习以下内容
数字电路与逻辑设计
带着问题去学习
1、什么是组合逻辑电路？有何特点？ 2、如何分析给定组合逻辑电路的功能？ 3、组合逻辑的设计步骤？ 4、在组合逻辑设计过程中，
design 与synthesis有什么不同？ 5、实现组合逻辑有哪些方式？针对不同的实
现方式，设计方法有什么不同？
吉林大学仪器科学与电气工程学院：数字电路与逻辑设计
第4章：组合逻辑电路
4-1 概述 4-2 组合逻辑电路分析 4-3 组合逻辑设计 4-4 竞争与冒险
数字电路与逻辑设计：第4章 组合逻辑电路
4-1 概述
组合逻辑电路定义
若一个逻辑电路在任何时刻的输出稳 定信号仅取决于该时刻的输入信号， 而与过去的输入信号无关，或者与输 入信号作用前的电路状态无关，则该 逻辑电路称为组合逻辑电路。
2N个输入 N个输出 其他输入输出控制端
74LS148 8线-3线优先编码器
I0~I7：编码输入 A0~A2：编码输出 EI： 使能输入 EO：使能输出 GS：编码有效输出
功能表
二-十进制编码器：74LS147 将输入（代表十进制数字）编码为8421BCD码
• 组合逻辑电路分析举例
数字电路与逻辑设计：第4章 组合逻辑电路
4-3 组合逻辑设计
根据要求完成逻辑功能设计，并在特定条件 下实现该逻辑功能，这一过程称为逻辑设计。
逻辑设计是逻辑分析的逆过程。
逻辑设计可分为组合逻辑设计和时序逻辑设计。
Logic Design（逻辑设计） 将实际问题抽象，从逻辑代数角度给出描述； 电路实现（synthesis）；验证;文档…
Logic Synthesis（逻辑综合） 依据逻辑描述(真值表，布尔表达式，HDL语 言等)，寻求某种实现电路。
在实际应用中，设计要求一般以文字形式 给出，因此逻辑设计的首要任务是将文字 描述抽象为逻辑关系，从逻辑代数角度给 出其描述。对于组合逻辑设计而言，即从 问题描述抽象出逻辑表达式。
在实现逻辑设计时，根据所采用物理器件 的不同（基本元件如各种逻辑门，中规模 功能块，CPLD/FPGA等大规模电路），需 要对设计进行必要的变换，以充分利用具 体物理器件的功能。
• 消除冒险现象的方法 1、增加冗余项 2、输出端滤波 3、利用选通脉冲（同步方法）
• 竞争与冒险的产生
在逻辑电路中，多个输入信号在传输过程 中受逻辑门固有延迟、逻辑门级数、导线 长度等因素的影响，导致其到达输出端的 时间有先有后，这种现象称为竞争现象。
更广义的可以将竞争理解为多个信号到达 某一点有时差的现象。
由于竞争可能导致逻辑电路产生错误的输 出，称为冒险。组合逻辑电路中的冒险是 一种瞬态现象，表现为输出端出现不应有 的尖脉冲（毛刺）。
F m(0,2,3,7)
画出逻辑连接图。
2、有一个8位二进制数，请设计一个电路找出其中第 一个0出现的位置。采用8-3优先编码器结合必要的逻 辑门设计实现，画出逻辑连接图。
3、利用8选1多路转换器和3-8译码设计一个判 断3位数值是否相等的电路。画出逻辑连接图。
74LS151和74LS138的功能？
组合逻辑设计步骤
一、逻辑抽象 分析因果关系，确定输入/输出变量 定义逻辑状态的含意（赋值） 列出真值表* 二、逻辑功能描述：布尔表达式，HDL语言等 三、选定器件类型 四、根据所选器件：对逻辑式化简（用门）
变换（用MSI） 或进行相应的描述（用PLD） 五、画出逻辑电路图，或下载到PLD
三、多路选择器（multiplexer）
2N个数据输入，N个选择信号输入， 依据N个选择信号的取值从2N个输入数据中选 择一个送到输出端。
多路选择器又称数据选择器，多路开关，简写 为MUX。
74x151 8选1MUX
74x157 4bit 2选1MUX
* 多路分配器（Demultiplexer）
• 冒险现象的判断
1、代数法
若某个变量X同时以原变量和反变量的形 式出现在函数表达式中，并且在一定条件 下该函数表达式可化简为X+X或者XX的形式， 则该函数表达式对应的电路在X发生变化时， 可能会由于竞争产生冒险现象。
2、卡诺图法
在卡诺图中，若两个卡诺圈之间存在不 被同一个卡诺圈包含的相邻最小项，则该 电路可能产生冒险现象。
目前随着半导体工业的飞速发展，中规模集 成电路已经逐渐淡出历史舞台，取而代之的 是集成度更高，功能更为强大，使用更为灵 活的CPLD/FPGA器件或者专用的ASIC器件。但 中规模集成电路中采用的一些常用的逻辑功 能，对于数字系统的设计和模块划分仍然具 有指导借鉴意义。
为了兼顾通用性，中规模集成电路的逻辑功 能多是根据实际应用中的功能需求为基础而 设计出来的，如同高级程序设计语言中的顺 序，选择，循环三大类控制语句一样。
译码器的级联
• 七段译码器 74LS48
功能描述：
BI 熄灭（输出全0） LT 灯测试（输出全1） RBI 灭零
74LS47 共阳数码管驱动IC OC输出 74LS49 共阴数码管驱动IC OC输出
• 二 — 十进制译码器 与二进制译码器功能类似，参考教材P148。
二、编码器（ encoders）
一、译码器（decoders）
• 二进制译码器 • 二-十进制译码器 • 七段译码器
• 二进制译码器
N个输入 2N个输出 一个或多个使能端
将N个输入变量变换为2N个输出，每个输出 对应N个变量的一个最小项或者最大项（取 决于电路结构）。
74x138 3-8 译码器
74x139 双2-4译码器
* 逐位进位二进制加法器 ripple adder
* 超前进位二进制并行加法器
根据输入信号同时产生各个进位。
F i Ai Bi Ci1 Ci ( Ai Bi )Ci1 Ai Bi
74x283 74x83 4bit超前进位二进制全加器
基于中规模集成电路的组合逻辑设计方法
组合逻辑电路分析
依据给定逻辑电路，找出其输出与输入之间的 逻辑关系。通过分析，评价电路设计的优劣， 吸取优秀的设计思想或者给出改进意见。
• 组合逻辑电路分析的一般步骤：
依据电路写出输出函数表达式，对表达式进行 化简，列写真值表，对其功能进行评述。
注意：分析组合逻辑电路，应熟悉常用的各种逻 辑符号（如逻辑门符号以及中规模电路符号）及 其功能。
常用中规模组合逻辑电路： 译码器、编码器、数据选择器、数据分配 器、比较器，加法器 熟悉其逻辑功能特点。 教材P137~P170
对照实验指导书下载熟悉以下软件： ftp:///incoming/Personal/maxplusII.rar
4-3-2 基于中规模集成电路的组合逻辑设计
4-3-1 基于门电路的组合逻辑设计
例1: (直接由问题描述写出逻辑表达式 )
设计一家庭报警电路，当应急（PANIC）输 入为1或者当使能(ENABLE)输入为1，离开 (EXITING)输入为0，并且房屋不安全时，报 警(ALARM)输出为1。
当门(DOOR)，窗(WINDOW)，车库(GARAGE)输 入都为1时，房屋是安全的。
又称数据分配器，常用DEMUX表示。其结构 与多路选择器正好相反。是一种单输入， 多输出的逻辑部件。输入数据从哪一路输 出由选择控制输入决定。
输出与输入的逻辑关系？与 译码器有无相似之处？
四、数值比较器 （ comparator） 用于比较两个数的大小。
4位比较器构成12位比较器
五、二进制并行加法器 能够并行产生两个N位二进制数的“算术和” 的逻辑部件。
组合逻辑电路特点：
1. 功能：任意时刻的输出仅取决于输入 2. 电路结构：不含存储或记忆元件
aa12
组合逻辑电路
yy12
an
ym
组合逻辑电路的框图
组合逻辑电路的输入/输出关 系可以用逻辑函数来表示。
组合逻辑电路的类型
单输出组合逻辑电路 多输出组合逻辑电路
4-2
数字电路与逻辑设计：第4章 组合逻辑电路
4、利用4位二进制全加器74LS83设计一个将 8421BCD码转换为余3码的代码转换电路。
5、利用4位二进制全加器74LS83设计一个1 位的十进制（8421BCD码）全加器。
4-3-3 基于VHDL的组合逻辑设计
本部分内容单独Leabharlann 解4-4数字电路与逻辑设计：第4章 组合逻辑电路
竞争与冒险
竞争 冒险 (hazard) 毛刺 (glitch)
在熟悉并深刻理解常用中规模逻辑部件功 能的基础上，将问题转化为选用逻辑部件 的功能。设计时应充分利用逻辑部件的功 能以及各个控制端，在门电路的基础上将 问题进行进一步的抽象化，类似汇编语言 与高级程序设计语言之间的关系（如C）。
* 设计实例
1、用3-8译码器74LS138结合必要的逻辑门实现逻辑函数：
基于门电路的设计：以基本逻辑门作 为实现的物理载体，集成度较低，体积 大，相应的功耗也比较大。
随着半导体制作工艺的进步，人们利 用逻辑门设计出一些比较常用的逻辑部 件（中规模集成电路MSI），这些中规模 的逻辑部件除了可以完成预定的基本功 能外，还可以通过适当变换连接，构成 其他各类功能的逻辑部件或者数字系统， 兼顾了通用性，灵活性以及多功能性。
例2： 设计一4bit素数检测电路，当输入的4bit二进 制数为素数时，输出为1。
4bit素数检测电路
基于K图化简
例3: (无法直接写出逻辑表达式) 设计一个1bit全加器。 输入 X,Y,CI 输出 Z,CO
例4： 含有无关项的组合逻辑设计 四舍五入电路 输入8421BCD码，输出F。
课后请对照教材学习以下内容
数字电路与逻辑设计
带着问题去学习
1、什么是组合逻辑电路？有何特点？ 2、如何分析给定组合逻辑电路的功能？ 3、组合逻辑的设计步骤？ 4、在组合逻辑设计过程中，
design 与synthesis有什么不同？ 5、实现组合逻辑有哪些方式？针对不同的实
现方式，设计方法有什么不同？
吉林大学仪器科学与电气工程学院：数字电路与逻辑设计
第4章：组合逻辑电路
4-1 概述 4-2 组合逻辑电路分析 4-3 组合逻辑设计 4-4 竞争与冒险
数字电路与逻辑设计：第4章 组合逻辑电路
4-1 概述
组合逻辑电路定义
若一个逻辑电路在任何时刻的输出稳 定信号仅取决于该时刻的输入信号， 而与过去的输入信号无关，或者与输 入信号作用前的电路状态无关，则该 逻辑电路称为组合逻辑电路。