第5章 触发器
合集下载
第5章 触发器
触发器的初始状态都是0状态，试确定输出端Q1、Q0的波形， 并写出由这些波形所表示的二进制序列。
46
47
集成电路JK触发器
边沿型集成JK触发器的常用型号有74LS73、74LS76等。
48
5.4 不同类型触发器的相互转换
主要内容
一种触发器转换为另一种触发器的方法 T和T＇触发器 D触发器转换为其它触发器 JK触发器转换为其它触发器
5
表5-1 或非门组成的基本RS触发器的真值表
R 0 0 1 1
S 0 1 0 1
Q 不变 1 0 0*
Q
不变 0 1 0*
触发器状态 保持 置1 置0 不定
6
对于左图，可作同样分 析。这种触发器是以低 电平作为输入有效信号 的，在逻辑符号的输入 端用小圆圈表示低电平 输入信号有效。
7
表5-2 与非门组成的RS触发器的真值表
14
1 1 1 1 1 1
0 0 1 1 1 1
1 1 0 0 1 1
0 1 0 1 0 1
0 0 1 1 1* 1*
根据上述真值表，故有钟控RS触发器的特性方程为：
Q
n 1
S RQ
n
RS 0
钟控RS触发器虽然没有实际的IC产品，但它是D触 发器、JK触发器的基础。
15
5.1.3 RS触发器的应用
30
（2）CP由1变为0，即下降沿到来 时，主触发器保持CP=1期间的最后 输出状态不变并作为从触发器的输 入；同时，从触发器开始工作：由 于主触发器的两个输出始终相反， 故从触发器的输出状态跟随主触发 器的最后输出状态（根据钟控RS触 发器的真值表得到）。故有：
Q Q RS 0
41
46
47
集成电路JK触发器
边沿型集成JK触发器的常用型号有74LS73、74LS76等。
48
5.4 不同类型触发器的相互转换
主要内容
一种触发器转换为另一种触发器的方法 T和T＇触发器 D触发器转换为其它触发器 JK触发器转换为其它触发器
5
表5-1 或非门组成的基本RS触发器的真值表
R 0 0 1 1
S 0 1 0 1
Q 不变 1 0 0*
Q
不变 0 1 0*
触发器状态 保持 置1 置0 不定
6
对于左图，可作同样分 析。这种触发器是以低 电平作为输入有效信号 的，在逻辑符号的输入 端用小圆圈表示低电平 输入信号有效。
7
表5-2 与非门组成的RS触发器的真值表
14
1 1 1 1 1 1
0 0 1 1 1 1
1 1 0 0 1 1
0 1 0 1 0 1
0 0 1 1 1* 1*
根据上述真值表，故有钟控RS触发器的特性方程为：
Q
n 1
S RQ
n
RS 0
钟控RS触发器虽然没有实际的IC产品，但它是D触 发器、JK触发器的基础。
15
5.1.3 RS触发器的应用
30
（2）CP由1变为0，即下降沿到来 时，主触发器保持CP=1期间的最后 输出状态不变并作为从触发器的输 入；同时，从触发器开始工作：由 于主触发器的两个输出始终相反， 故从触发器的输出状态跟随主触发 器的最后输出状态（根据钟控RS触 发器的真值表得到）。故有：
Q Q RS 0
41
第5章触发器题(含答案)
第五章触发器5.1 画出如题图5.1所示的基本RS触发器输出端、Q Q的电压波形图。
S和R的电压波形如图5.1(b)所示。
题图5.1解：波形如图：5.2 或门组成的基本RS触发器电路如题图5.2(a)所示，已知S和R的波形如题图5.2(b)所示。
试画出、Q Q的波形图。
设触发器的初态Q=0。
题图5.2解：波形如图：5.3 题图5.3所示为一个防抖动输出开关电路。
当拨动开关K时，由于开关接通瞬间发生振颤，R和S的波形如图中所示，请画出和Q Q端的对应波形。
题图5.3解：波形如图：5.4有一时钟RS触发器如题图5.4所示，试画出它的输出端的波形。
初态Q Q=0。
题图5.4解：波形如图：5.5 设具有异步端的主从JK 触发器的初始状态Q = 0，输入波形如题图5.5所示，试画出输出端Q 的波形。
题图5.5解：波形如图：5.6 设题图5.6的初始状态为2Q 1Q 0Q = 000，在脉冲CLK 作用下，画出、、的波形（所用器件都是CD4013）。
S 0Q 1Q 2Q D 、R D 分别是CD4013高电平有效的异步置1端，置0端。
题图5.6解：波形如图：5.7 设题图5.7电路两触发器初态均为0，试画出、波形图。
1Q 2Q题图5.7解：波形如图：5.8 已知CMOS 边沿触发结构JK 触发器CD4207各输入端的波形如题图5.8所示，试画出、Q Q 端的对应波形，设初态Q = 0。
S D 为高电平置1端，R D 为高电平置0端，电路为CLK 上升沿触发。
题图5.8解：波形如图：5.9 如题图5.9所示，利用CMOS 边沿触发器和同或门组成的脉冲分频器。
试分析它在一系列CLK脉冲作用下的、和Y 的波形（初始状态1Q 2Q 120Q Q ==）。
题图5.9解：波形如图：5.10 设题图5.10中各个触发器的初始状态皆为Q = 0，试画出每个触发器Q 端波形。
题图5.10解：波形如图：5.11 题图5.11示出了一个单稳态电路和它的工作波形，试分析其工作原理（初态Q=0）。
第五章 触发器
图5.5.2 带异步置位、复位端的CMOS边沿触发器
CMOS边沿触发器的特性表
CP
D
Q
n
Q n 1
0 0
0
0 0
1
0
1 1
1 1
1
(4-33)
二、维持阻塞触发器 1、阻塞RS触发器
S
①置1 维持 线
1
0
S’
& G5 0 1
③置0 阻塞线
&
G3 L1 L2
1 0 1
& G1
Q 0 1
§5.3 电平触发的触发器
一、电路结构及工作原理
（1）CP=0，状态不变。
（2）CP=1，工作，同SR锁存器一样约束条件为：SR=0。
电平触发RS触发器的特性表
*CP回到低电平后状态不定 在使用电平触发RS触发器的过程中，有时还需要CP信号到 来之前将触发器预先置成指定的状态，为此在实用的电平触发 RS触发器电路上往往还设置有专门异步置位输入端和异步复位 输入端，如下页图：1717
1
1 0
1 0
01 10
0 1 0 1
设触发器的初始状态Q=0。
CP=0：基本RS触发器的状态通过A，A’得以保持。
CP变为高电平以后：门 B，B’ 首先解除封锁，若此时输入 为J=1，K=0，则P=0，P’=1 ，…状 态无影响。 CP下降沿到达时：门 B，B’ 首先封锁，P，P’ 的电平不会立
第五章 触发器
§5.1 概述 §5.2 SR锁存器 §5.3 电平触发的触发器
§5.4 脉冲触发的触发器
§5.5 边沿触发的触发器 §5.6 触发器的逻辑功能及其描述方法
第5章 触发器(5)
第五章 触发器
(二)维持－阻塞型 D触发器。 5.3.2
Q Q
e
f
c
d CP
a
D
b
图5.3.5
第五章 触发器
Q
Q e f
不变
*工作原理(略）：
CP=0时： Q保持不变
1 c
1
d D
D
a b
0 CP
1
D
1
第五章 触发器
D Q e D c f
D Q
*工作原理：
CP由0变成1时： Q=D （CP由0变成 1瞬间的）
第五章 触发器
总结：
1.按结构 基本锁存器 电路简单；无控制端
触发器
随时钟动作，抗干扰能力强；
第五章 触发器
2.按逻辑功能分
RS触发器
JK触发器 D触发器
Q
n 1
S RQ
n
n
RS 0
n
Q
n 1
J Q KQ
Q
Q
n 1
D
T Q TQ
n n
T触发器
n 1
第五章 触发器
D
d D
CP
D
a b
D
第五章 触发器
Q
Q e f 0 1 c
*工作原理：
CP=1时： 由上页分析，c,d 为互补输出
D无法输出到Q。 Q保持不变
维持－阻塞型 D触发器。 置0维持 置1阻塞线
aa
D=0 D=1
置 0 阻 塞 线
d
1 CP
b
D
置1维持线
第五章 触发器
D触发器
(1)特性方程 Qn+1=D (2)触发方式：边沿触发（在CP脉冲的上升沿到来前一 瞬间接收信号，在CP上升沿到来时产生状态转换。 ）
第5章-触发器
JK 00 01 10 11
Qn+1 Qn 0 1 Qn
CP
在CP上升沿时,接受J、K 信息,Q不变化
在CP下降沿时,根据接受 到旳J、K信息，Q变化
主从型J－K触发器工作波形图举例
J K Qn+1
CP
0 0 Qn
01 0
J
10 1
1 1 Qn
K
CP
接受JK 信号
Q Q状态 转变
0
置1 清0 翻转 翻转
2、触发器功能表
CP R S Q n+1 1 0 0 Qn 1 01 1
阐明 保持 置1
1 1 0 0 清0
&
&
1 1 1 不定 防止
R
R、S
控制端
CP
S
CP: 时钟脉冲
(Clock Pulse)
0 Qn 保持
3、逻辑符号
Q
Q
R
S
R CP S
4、特征方程
Qn+1=S+RQn SR=0（约束条件）
• 主从触发器旳特点 由两个触发器构成（主触发器和从触发器） 触发方式：主从触发方式（上升沿接受，下降沿触发）
5.4.1 主从RS触发器
1、构造：两个同步RS触发器构成，主从两触发器时钟脉冲反相 2、原理：CP：主触发器输入暂存，CP：从触发器封锁，保持原 状态；时钟后沿出现后从触发器接受主触发器信号而主触发器被 封锁。 3、优点：防止空翻现象 4、缺陷：CP高电平期间受R、S变化旳影响会造成误动作
指R、S从01或10变成11时,输出端状态不变
R-S触发器真值表
Q 1
&
01 RD
Q 1
第5章 触发器
Q=1时，CP=1期间，主触置0，CP=0后，从触置0。
山东大学(威海)机电与信息工程学院 邹晓玉 25
主从JK触发器特性表 CP J K Q Q* Q 0 1 0 0 1 1 1 0
功能 保持 保持 置0
× × × × 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1
根据特性表可写出Q*关于 J、K、Q的函数表达式， 并化简为最简形式，即特 性方程
山东大学(威海)机电与信息工程学院 邹晓玉 17
为适应单输入信号的需要，电平触发的SR触发器 可做成如下的电平触发的D触发器(D锁存器)：
电平触发D触发器的特性表
CP
0
D Q
× ×
Q*
Q
功 能
保持
1
1 1 1
0 0
0 1 1 0 1 1
0
0 1 1
置0
置1
CP高电平触发；CP=0时不动作； D=0时，触发器置0； D=1时，触发器置1。
山东大学(威海)机电与信息工程学院 邹晓玉 18
例：已知电平触发的SR触发器的输入信号波形，画出的输出 波形 。设触发器初始状态为0。 保持原态 使输出全为1 Reset Set
CP R
S Q
Q
山东大学(威海)机电与信息工程学院 邹晓玉 19
CP撤去后 状态不定
电平触发的触发器的空翻现象 电平触发的触发器在一个CP脉冲作用期间，出现两次或 两次以上翻转的现象称为空翻。 电平触发的SR触发器， CP=1期间，输入信号仍 直接控制触发器输出端 状态。 CP=1时，S、R状态多次 变化，触发器输出状态随 着变化，触发器的抗干扰 能力较差。
0
1
1
0
1
0
山东大学(威海)机电与信息工程学院 邹晓玉 25
主从JK触发器特性表 CP J K Q Q* Q 0 1 0 0 1 1 1 0
功能 保持 保持 置0
× × × × 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1
根据特性表可写出Q*关于 J、K、Q的函数表达式， 并化简为最简形式，即特 性方程
山东大学(威海)机电与信息工程学院 邹晓玉 17
为适应单输入信号的需要，电平触发的SR触发器 可做成如下的电平触发的D触发器(D锁存器)：
电平触发D触发器的特性表
CP
0
D Q
× ×
Q*
Q
功 能
保持
1
1 1 1
0 0
0 1 1 0 1 1
0
0 1 1
置0
置1
CP高电平触发；CP=0时不动作； D=0时，触发器置0； D=1时，触发器置1。
山东大学(威海)机电与信息工程学院 邹晓玉 18
例：已知电平触发的SR触发器的输入信号波形，画出的输出 波形 。设触发器初始状态为0。 保持原态 使输出全为1 Reset Set
CP R
S Q
Q
山东大学(威海)机电与信息工程学院 邹晓玉 19
CP撤去后 状态不定
电平触发的触发器的空翻现象 电平触发的触发器在一个CP脉冲作用期间，出现两次或 两次以上翻转的现象称为空翻。 电平触发的SR触发器， CP=1期间，输入信号仍 直接控制触发器输出端 状态。 CP=1时，S、R状态多次 变化，触发器输出状态随 着变化，触发器的抗干扰 能力较差。
0
1
1
0
1
0
脉冲与数字电路第五章 触发器
D=J/Qn +/KQn
5、 边沿触发器（ET FF）（续7）
2〉JK触发器转换为D触发器 D触发器和JK触发器的输出与输入的关系可以用 下表表示（即激励表）：
根据上表可写出JK与D、Q的关系：J=D、K=/D。
5、 边沿触发器（ET FF）（续8） 1、按键去抖动（消颤）； 2、开机置位； 3、异步脉冲同步化；
4、主从触发器（MS FF）（续3）
3>带数据锁存的主从JK触发器：
4、主从触发器（MS FF）（续4）
时序图：
5、 边沿触发器（ET FF）
1、主从JK触发器去缺点： 在CP=1时，要求JK信号保持不变。存在的一次变 化问题，能接收干扰信号并记忆下来，造成误码。解决 办法是减小CP=1的时间，可能造成状态翻转不稳定。 2、边沿触发器优点： 利用时钟脉冲的有效边沿（上升沿或下降沿）将 输入的变化反映在输出端，而在CP=0及CP=1不接收信号 ，输出不会误动作。 3、常见的边沿触发器有： 维持阻塞型、传输迟延实现的边沿触发器、CMOS 的边沿触发器，随着CMOS器件的广泛使用，今后大部分 是采用CMOS边沿触发器。
5、 边沿触发器（ET FF）（续1）
4、边沿D触发器：
5、 边沿触发器（ET FF）（续2）
5、边沿JK触发器:
5、 边沿触发器（ET FF）（续3）
6、T触发器（T FF）：
*翻转触发器（1位二进制计数器）
5、 边沿触发器（ET FF）（续4）
7、多能触发器：
5、 边沿触发器（ET FF）（续5）
8、触发器逻辑功能转换 在集成触发器中，使用较广的主要是D触发器和JK 触发器，有时需要将一种类型的触发器转换为其它类型 的触发器。不同触发器的相互转换的模型可描述为：
第5章 触发器
RD
SD
D
CP
4、特性方程 、
Qn+1=D
17
5.3.3 同步JK触发器 同步JK JK触发器
2、逻辑符号 1、电路结构
Q Q
Q & RD & CP J
Q & SD &
J 0 0 1 1 J CP K
3、功能表
K 0 1 0 1 Qn+1 Qn 0 1 Qn 说明 保持 置0 置1 翻转
K
4、特性方程 Qn+1=JQn+KQn Qn
CP J K
Q
Q
5.5 边沿触发器
• 特点：次态仅取决于CP上升沿或者下降沿 特点：次态仅取决于 上升沿或者下降沿 到达前瞬间的输入状态。 到达前瞬间的输入状态。 • 优点：可靠性高，抗干扰能力强，无空翻 优点：可靠性高，抗干扰能力强， 维持阻塞触发器（上升沿触发） 维持阻塞触发器（上升沿触发） • 分类 负边沿触发器（下降沿触发） 负边沿触发器（下降沿触发）
主从JK JK触发器 5.4.2 主从JK触发器
1、结构：将主从RS触发器的 、S端分别与 、Q端相 、结构：将主从 触发器的 触发器的R、 端分别与 端分别与Q、 端相 再分别从G7、 引出 引出J、 输入端 输入端。 连，再分别从 、G8引出 、K输入端。 2、特性方程：Qn+1=JQn+KQn（与JK触发器相同） 、特性方程： 触发器相同） 触发器相同
R-S触发器真值表（特性表） 触发器真值表（特性表） 触发器真值表 RD Q 0 & 1 RD 1 0 Q 1 & 0 SD 0 1 1 0 SD 1 0 1 0 Q 0 1 Q 1(复位 复位) 复位 0(置位 置位)
数字电子技术基础第五章触发器
S
(a)
(a)防抖动开关电路图
uA Q uB Q
Q
反跳
反跳
Q (b)
(b)开关反跳现象及改善后的波形图
20
5.3 同步触发器
实际工作中，触发器的工作状态不仅要由触发输入 信号决定，而且要求按照一定的节拍工作。为此，需要 增加一个时钟控制端 CP。
CP 即 Clock Pulse，它是一串 周期和脉宽一定的矩形脉冲。
具有时钟脉冲控制的触发器称为时钟触发器，
又称钟控触发器。
同步触发器是其中最简单的一种，而 基本 RS 触发器称异步触发器。
21
(一)同步 RS 触发器
1. 电路结构与工作原理 Q 基本 RS 触发器 Q
G1
S1 Q3 G3
G2
Q4 R1 G4
S
10 CP
R
增加了由时钟 CP 控制的门 G3、G4
工作原理 ★ CP = 0 ，G3、G4 被封锁。基本 RS 触发 器的输入均为 1，触发器 状态保持不变。
的作用下，状态转换的 方向。
尾端：表示现态，箭头
指向表示次态。
16
(3) 特征方程（也称为状态方程或次态方程）
RD SD Qn Qn+1
说明
0 0 0 × 触发器状态不定
0 0 1×
0 1 0 0 触发器置 0 0110
1 0 0 1 触发器置 1 1011
1 1 0 0 触发器保持原状态不变 1111
9
2. 工作原理及逻辑功能 Q 1 触发器被置 1 0 Q
G1
G2
11
0 SD
输入 RD SD 00 01 10 11
输出 QQ
01 10
数字电子技术基础第5章锁存器与触发器PPT课件
按结构分类
分立元件触发器和集成触发器。
按工作方式分类
边沿触发器和电平触发器。
触发器的工作原理
触发器在输入信号的作用下，通过内部逻辑门电路的开关特性，实现状态的翻转。
触发器的状态翻转通常发生在时钟脉冲的边沿，此时触发器的输出状态将根据输入 信号和内部状态而改变。
触发器具有置位、复位和保持三种基本功能，这些功能可以通过组合不同的逻辑门 电路来实现。
存储器
触发器还可以用于构建更复杂的存储器，如静态随机存取存储器（SRAM）等。在这些存储器中，触发器 用于存储二进制数据，并在需要时提供数据输出。
两者结合的应用实例
• 数字系统：在数字系统中，锁存器和触发器经常结合使用。 例如，在微处理器或数字信号处理系统中，锁存器和触发器 用于实现数据的存储、传输和控制。这些系统中的锁存器和 触发器通常以大规模集成（LSI）或超大规模集成（VLSI） 的形式存在。
VS
中规模集成电路
在中规模集成电路中，我们将学习一些常 见的数字集成电路，例如译码器、编码器 和比较器等。这些集成电路在数字系统中 有着广泛的应用，例如在计算机、通信和 控制系统等。我们将学习这些集成电路的 工作原理、特性和应用。
THANKS
感谢观看
04
锁存器与触发器的比较
工作原理比较
锁存器
在时钟信号的控制下，实现数据的存 储和传输。当控制信号处于高电平时 ，数据被写入锁存器；当控制信号处 于低电平时，数据保持不变。
触发器
具有记忆功能的基本逻辑单元，能够 在时钟信号的控制下，实现数据的存 储和传输。在时钟脉冲的上升沿或下 降沿时刻，数据被写入触发器。
锁存器和触发器在数字电路中有着广 泛的应用，例如在寄存器、计数器和 时序逻辑电路中。在本章中，我们学 习了这些应用的具体实现和原理。
分立元件触发器和集成触发器。
按工作方式分类
边沿触发器和电平触发器。
触发器的工作原理
触发器在输入信号的作用下，通过内部逻辑门电路的开关特性，实现状态的翻转。
触发器的状态翻转通常发生在时钟脉冲的边沿，此时触发器的输出状态将根据输入 信号和内部状态而改变。
触发器具有置位、复位和保持三种基本功能，这些功能可以通过组合不同的逻辑门 电路来实现。
存储器
触发器还可以用于构建更复杂的存储器，如静态随机存取存储器（SRAM）等。在这些存储器中，触发器 用于存储二进制数据，并在需要时提供数据输出。
两者结合的应用实例
• 数字系统：在数字系统中，锁存器和触发器经常结合使用。 例如，在微处理器或数字信号处理系统中，锁存器和触发器 用于实现数据的存储、传输和控制。这些系统中的锁存器和 触发器通常以大规模集成（LSI）或超大规模集成（VLSI） 的形式存在。
VS
中规模集成电路
在中规模集成电路中，我们将学习一些常 见的数字集成电路，例如译码器、编码器 和比较器等。这些集成电路在数字系统中 有着广泛的应用，例如在计算机、通信和 控制系统等。我们将学习这些集成电路的 工作原理、特性和应用。
THANKS
感谢观看
04
锁存器与触发器的比较
工作原理比较
锁存器
在时钟信号的控制下，实现数据的存 储和传输。当控制信号处于高电平时 ，数据被写入锁存器；当控制信号处 于低电平时，数据保持不变。
触发器
具有记忆功能的基本逻辑单元，能够 在时钟信号的控制下，实现数据的存 储和传输。在时钟脉冲的上升沿或下 降沿时刻，数据被写入触发器。
锁存器和触发器在数字电路中有着广 泛的应用，例如在寄存器、计数器和 时序逻辑电路中。在本章中，我们学 习了这些应用的具体实现和原理。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
在同步时序电路中，电路的状态在统一的信号脉冲
(称为时钟脉冲，用CP表示)控制下同时变化一次。如
果CP脉冲没来，即使输入信号发生变化，可能会影响
输出，但不会改变电路的状态(即记忆电路的状态)。 在异步时序电路中，记忆元件的状态变化不是同时 发生的。这种电路中没有统一的时钟脉冲。任何输入 信号的变化都可能立刻引起异步时序电路状态的变化。
第五章 触 发 器
时序电路按输出变量的依从关系来分，又可分为米 里(Mealy)型和莫尔(Moore)型两类。
米里型电路的输出是输入变量及现态的函数，即 n F ( t ) f [ x ( t ), Q ( t )] 。莫尔型电路的输出只与电路的现 态有关：( t ) f [ Q n ( t )] 。 F
n
11 1 1
10 0 0
_
Q
n 1
_ n
x1 Q x 2 Q
_ _
F x 1 x 2 x1 x 2
图5 – 5 求例 4 的逻辑表达式 (a) 求Qn+1 (b) 求F
第五章 触 发 器
0 0/1 1 0/0 1 1/1 0 0 1/0 0 1/0 1 1/1 1 1 0/0 0 0/1
时序电路的最基本单元电路：触发器
第五章 触 发 器
5.1
时序电路概述
一、时序电路特点
时序电路的特点是，在任何时刻电路产生的稳定 输出信号不仅与该时刻电路的输入信号有关，而且 还与电路过去的状态有关。 由于它与过去的状态有关，所以电路中必须具有 “记忆”功能的器件，记住电路过去的状态，并与 输入信号共同决定电路的现时输出。其电路框图如
2、特征方程：类似组合电路的逻辑函数表达式。
3、状态图：以图形方式描述触发器状态及转换的激 励条件。 4、状态表：以表格方式描述触发器转换的激励条件。 5、时序图：以时序波形描述以触发器在激励下状态 转换过程。
第五章 触 发 器
1、功能表
x1 x2 Qn
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
&
Rd (a )
&
Sd
1、R-S触发器组成：
图5-7 R-S触发器
由2个与非门组成，每个门的输出端接到另个门的 输入端。 2、2个输入端：Sd 、Rd，2个输出端：Q 、Q
第五章 触 发 器
一、 触发器的基本性质是： (1) 具有两个输出端Q和Q，当Q=1、Q=0称为1状态， 当Q=0，Q=1称为0状态；（可见状态由Q端决定） (2) 由一个稳态到另一稳态，必须有外界信号的触 发。否则它将长期稳定在某个状态，即长期保持所 记忆的信息； (3) 初始状态可以通过输入信号置位（置1）或复位 （置0）。 触发器三个基本功能：记忆、预置和触发
Q n+1
0 0 1 1 1 0 1 0
F
1 0 0 1 1 0 0 1
n 1
输入：x1、x2和 Qn：初态
输出：Qn+1：次 态，F：输出
_
2、特征方程
_ n n
Q
x1 Q x 2 Q
3、状态表
4、状态图
• 状态图的优点是直观、形
象，使人们对研究的对象 一目了然。 • 状态表和状态图不但能说明输出与输入之间的关系， 同时还表明了状态的转换规律。
0 0/1
Q n+1 0 0 1 1 1 0 1 0
F 1 0 0 1 1 0 0 1
（3）求状态图
分子（输入）/分母（输出）
X1X2/F
0 0/1
1 0/0 1 1/1 0 0 1/0 1 1/1 1
状态图
1 0/0
0 1/0
第五章 触 发 器
5.2
基本触发器
5.2.1 基本RS触发器 由与非门（或者或非门）组成，每个门的输出端 接到另个门的输入端。
0 1
保持 Q n+1=Qn
2、状态表
功能表
Rd Sd Qn
0 0 0 0 0 1
Q n+1
x x
说 明
不允许 （不确定）
0 1 0 0 1 1
1 0 0 1 0 1 1 1 0 1 1 1
0 0
1 1 0 1
置0 Q n+1=0
置1 Q n+1=1 保持 Q n+1=Qn
表5-7 RS触发器状态表
3、状态图
① 系统的状态
R dS d 10 11 01
② 状态 迁移用箭 头线表示
m
第五章 触 发 器
时序电路可由下面两组表达式描述： 输出方程（输出函数）：
F i ( t ) f i [ x1 ( t ), x 2 ( t ), , x r ( t ); Q 1 ( t ), Q 2 ( t ), Q l ( t )]
n n n
i 1, 2 , , r
设 时 间 t 时 刻 记 忆 元 件 的 状 态 输 出 为 Q 1n ( t ), Q 2n ( t ), Q ln ( t ) ，称为时序电路的现态。 在该时刻的输入 x n ( t )及现态 Q ln ( t )的共同作用下， 组合电路将产生输出函数 及控制函数 。而控 W (t ) Fr ( t ) 制函数用来建立记忆元件的新的状态输出函数，用 n 1 n 1 表示，称为次态。 , Q ln 1 ( t ) Q 1 ( t ), Q 2 ( t ),
第五章 触 发 器
二、触发器的分类 1、按结构
（1）置位、复位触发器（基本RS触发器）
（2）主从触发器（由主、从触发器构成）
（3）边沿触发器（上升沿触发、下降沿触发）
2、按功能
RS型、JK型、D型和T型。
3、按器件 TTL型和CMOS型
第五章 触 发 器
三、触发器逻辑功能的描述方法 触发器输出状态和输入激励信号之间的关系称为逻辑 功能。 描述触发器的功能有五种方法： 1、功能表（特性表）：类似组合电路的真值表。
1 /1
解：如图5-4(a), (b)所示。
米里型： 圈表示 状态 0 /0 连线： 输入/输 出
Q1 1 /0 (a ) 0
Q2 0 /1
图5–4 例1、例2的状态 图(a)米里型 (b)莫尔型
0
1
Q1/0
0
Q2/1 1
1
Q3/0
0
莫尔型：圈表示状态/输出 连线：输入
(b )
第五章 触 发 器
Q Q Q Q
A
B Rd (b ) Sd
&
Rd (a )
&
Sd
图 5–8
由与非门构成的基本RS触发器（a）电路 （b）符号
第五章 触 发 器
1. 功能描述
(1)当Sd=0，Rd=1时，Qn+1=1，触发器处于置位状态。
Sd=0时，Q=1，反馈到A与非门的输入端，Q=0
(2)当Sd=1，Rd=0 时，Qn+1=0，触发器处于复位状态。
&
Q Q Q Q
A
B Rd (b ) Sd
Rd (a )
&
Sd
第五章 触 发 器
表5–6
Rd Sd Q n 0 0 0 0 0 1 0 1 1 0 1 0 0 1 0 1 0 1
R-S触发器功能表
Q n+1 1 1 0 0 1 1 说 明
不允许
置0 Q n+1=0 置1 Q n+1=1
1 1 0 1 1 1
第五章 触 发 器
第五章
5.1 5.2
触
发
器
时序电路概述 基本触发器
基本和时钟RS触发器、D触发器 JK触发器、 T触发器
5.3
集成触发器
组合逻辑电路
数字 电路
时序逻辑电路
任一时刻的输出信号只 取决于该时刻的输入信 号，与该时刻以前的输 入状态无关。即这种电 路无记忆功能. 任一时刻的输出信号不 仅取决于当时的输入信 号，而且还取决于电路 原来的状态，或者说， 还与以前的输入有关。
例4 求表5-4 所示时序电路的逻辑表达式及状 态表和状态图。
表 5 – 4 真值表 Qn x1 x2
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
Q n+1
0 0 1 1 1 0 1 0
F
1 0 0 1 1 0 0 1
第五章 触 发 器
解：真值表转换为状态表时将现态也作输入，次态 作输出（用米里型表示）
表 5 – 2 状态 表(米里型)
第五章 触 发 器
例2
表5-3为莫尔型状态表，表5-3不同之处是输
出F与输入x无关。不管输入信号x是0还是1，只要现态
Qn=Q1或Q3, 则输出F=0。同理，只要Qn=Q2, 则输出F=1。
表5-3 状态 表（莫尔型）
第五章 触 发 器
例3
画出例1、例2 的状态图。
x 组合 电路 F F Q (t)
n
x 组 合
组合 电路
记忆 电路 (a )
W(t)
记忆 电路 Q n (t) (b )
W(t)
图5–2 米里型和莫尔型时序电路框图
第五章 触 发 器
三、状态表和状态图
描述时序电路有4 种主要方法：
（1）状态输出函数表达式
（2）状态表 （3）状态图 （4）时序图和电路图 状态表和状态图不但能描述输出与输入的关系， 而且可以表明状态的转换规律，是分析时序电路的 重要工具。
5、时序图
例1：求功能表所示时序电路的特征方程（逻辑表达
式）及状态表和状态图。
功能表
解：（1）求特征方程