JK触发器实现7进制计数器
数字电子技术试题及答案试题库
数字电子技术根底试题〔一〕一、填空题 : 〔每空1分，共10分〕1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：〔〕图。
图 12.以下几种TTL电路中，输出端可实现线与功能的电路是〔〕。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是〔〕。
A、通过大电阻接地〔>1.5KΩ〕B、悬空C、通过小电阻接地〔<1KΩ〕D、通过电阻接V CC4.图2所示电路为由555定时器构成的〔〕。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路〔〕。
图2A、计数器B、存放器C、译码器D、触发器6．以下几种A/D转换器中，转换速度最快的是〔〕。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．*电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为〔〕。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用〔〕。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、逻辑函数与其相等的函数为〔〕。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有〔〕个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简〔每题5分，共10分〕1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析以下电路。
J-K触发器实现十六进制计数器
J-K触发器实现十六进制计数器摘要：计数器是一种广泛应用的时序逻辑器件，它的主要作用是对脉冲进行计数计数器具有多种分类方法。
本论文为由J-K触发器实现十六进制计数器，主要介绍JK触发器的功能、计数器的构成及由Multisim仿真实现。
关键词：计数器J-K触发器 Multisim仿真一、相关理论知识及应用背景触发器是数字电路的一种基本部件，是构成各种时许逻辑电路的基本部件。
1. 理论知识1.1 触发器图1（a）所示是主从触发器的逻辑图，它由两个可控触发器串联组成分别称为主触发器和从触发器。
FF1称为主触发器，FF2称为从触发器，时钟脉冲先使主触发器翻转，而后使从触发器翻转，这就是“主从型”的由来。
此外还有一个非门将两个触发器联系起来。
触发器的状态用从触发器的状态表示，和是信号输入端，它们分别与和构成与逻辑关系，成为主触发器的S1端和R1端，即：（a）逻辑图（b）逻辑符号图1 主从型触发器触发器的逻辑功能分析如下：工作时，假定在直接复0端施加负脉冲，使,,时钟脉冲CP作用在端，当时，，的状态不变，而，的状态随着变化，即的初值为0，而为1。
（1），设时钟脉冲到来之前（）触发器的初始状态为0，这时主触发器的，，当时钟脉冲到来后（），主触发器翻转为1态。
当CP从1下跳为0时，非门输出为1，由于这时从触发器的,，它也翻转为1态，主、从触发器状态一致。
反之，设触发器的初始状态为1，可以同时分析，主、从触发器都翻转为0态。
可见触发器在的情况下,来一个时钟脉冲,就使它翻转一次，即。
这表明，在这种情况下，触发器具有计数功能。
（2），设触发器的初始状态为0，当时，由于主触发器的，，它的状态保持不变。
当CP下跳时，由于从触发器的，，也保持原态不变，如果初始状态为1，,亦如此。
（3），设触发器的初始状态为零，当时，由于主触发器的，，它翻转为1态。
当CP下跳时，由于从触发器的，，也翻转为1态。
如果初始状态为1，当时由于主触发器的，，它保持原态不变；当CP下跳时，由于从触发器的，，也保持原态不变。
（Multisim数电仿真）JK触发器
实验3.8JK触发器一、实验目的：1. 熟悉JK触发器的功能和触发方式，了解异步置位和异步复位的功能。
2. 掌握用示波器观察触发器输出波形。
3. 了解触发器之间的转换，并检验其逻辑功能。
二、实验准备：触发器具有记忆功能，它是数字电路中用来存贮二进制数字信号的单元电路。
触发器的输出不但取决于它的输入，而且还与它原来的状态有关。
触发器接收信号之前的状态叫初态，用nQ表示；触发器接收信号之后的状态叫次态，用n1Q表示。
为了从根本上解决电平直接控制问题，人们在同步触发器的基础上设计了主从RS触发器。
但主从R S触发器中R、S之间仍存在约束的缺点，为了克服它，人们又设计出主从JK触发器。
图3.8.1为主从JK触发器74LS76的内部电路图；在看出，JK 触发器具有异步置位端D S 和异步复位端D R 。
表3.8.1： 无论CP 处于高电平还是低电平，都可以通过在D S 或D R 端加入低电平将触发器置1或置0。
JK 触发器的特征方程为：n n n Q K Q J Q +=+1................................................................3.8.1三、计算机仿真实验内容：1. 异步置位PR (即D S )及异步复位CLR (即D R )功能的测试：(1). 从电子仿真软件Multisim7基本界面左侧左列真实元件工具条的“TTL ”元件库中调出JK 触发器74LS76D ；从“Basic ”元件库中调出单刀双掷开关SPDT 两只；从“Source ”元件库中调出电源Vcc 和地线，将它们放置在电子平台上。
(2). 从电子仿真软件Multisim7基本界面左侧右列虚拟元件工具条的指示元件列表中选取红(1X )、蓝(2X )两种颜色指示灯各一盏，将它们放置在电子平台上。
(3). 将所有元件连成仿真电路如图3.8.3所示。
图3.8.3(4). 打开仿真开关，按表3.8.2分别按A 键或B 键，观察1X 、2X 的变化情况，并填好表3.8.2。
边沿jk触发器可实现的逻辑功能
边沿jk触发器可实现的逻辑功能
边沿JK触发器是一种时钟触发器，可以实现以下逻辑功能：
1. 计数器：通过连接多个边沿JK触发器来实现一个二进制计
数器，每个触发器的输出都可以作为下一个触发器的时钟输入。
2. 模2计数器：通过将J和K输入设置为1或0，可以将边沿JK触发器配置为模2计数器，即每次触发时计数器加一，当
达到最大值后返回到0。
3. 频率分频器：通过将J和K输入设置为适当的值，可以将
边沿JK触发器配置为频率分频器，将输入时钟频率分频为较
低的输出频率。
4. 数据存储器：通过将J和K输入分别连接到逻辑高和逻辑低，可以将边沿JK触发器配置为数据存储器，即当触发器收
到时钟信号时，保持当前状态，不进行任何改变。
5. 时序逻辑电路：通过适当地配置边沿JK触发器的输入，可
以实现各种复杂的时序逻辑电路，如计数器、多路选择器、移位寄存器等。
实验七集成计数器
实验七集成计数器一、实验目的1．熟悉集成计数器的逻辑功能和各控制端作用。
2．掌握计数器使用方法。
二、实验原理中规模集成电路计数器的应用十分普及。
然而，定型产品的种类是很有限的。
常用的多为十进制、二进制、十六进制几种。
因此必须学会用已有的计数器芯片构成其它任意进制计数器的方法。
本实验采用中规模集成电路计数器74LS93芯片，它的集成单元是二进制计数器，它是由四个主从JK触发器和附加电路组成的，最长计数周期是16，适当改变外引线，可以构成不同长度的计数周期。
74LS93逻辑图外引线排列如图所示。
如果使用该计数器的最大长度（四位二进制），可将B IN 输入同A IN输出连接，由A IN输入计数脉冲。
接电平显示置零/计数功能表三、实验仪器和器件1．实验仪器（1）DZX-2B 型电子学综合实验装置 1台 （2）双踪四迹示波器（YB4320A 型） 2．器件（1）74LS00 （二输入端四与非门） （2）74LS20 （四输入端二与非门） （5）74LS93 （异步二进制计数器） 四、实验内容1．集成计数器74LS93功能测试。
1 2 3 4 5 6 774LS93引脚排列1Hz 方波接逻辑电平图7-1二—十六进制计数器接电平显示表6-12．用集成计数器74LS93构成计数周期为6、10、7、9、14、15的二进制计数器。
表7-21Hz 方波接电平显示 图7-2二—六进制计数器表7-31Hz 方波接电平显示 图7-3二—十进制计数器1Hz 方波接电平显示 图7-4二—七进制计数器1Hz 方波接电平显示 图7-5二—九进制计数器冲或 1Hz 波接电平显示 图7-6二—十四进制计数器表7-7五、实验报告要求1．自行设计实验电路和实验表格，记录、整理实验数据； 参见图7-1~图7-2和表7-1~表7-2。
2．集成计数器74LS93是同步还是异步计数器？是加法还是减法计数器？ 集成计数器74LS93是异步加法计数器。
第18讲JK触发器,计数器
例: 3位十进制数: 100,
ቤተ መጻሕፍቲ ባይዱ
0
1 2 3 4
0 0 0 0
0 0 0 0 0 0 0 1 0 1 1 0 1 0 1 0
10 1 用BCD码表示 0 1 0
11 1 0 1 1
12 0001 0000 0 1 1 0 0000 13 1 1 1 14 1 1 0 1 0 0 1 0
BCD码
十进制数
翻转
J-K触发器真值表
J K Qn+1
设计方法: 用低位的Q控制高位的J、K， 决定其翻转还是不翻转。 JK＝00时，不翻转(保持原状) JK＝11时，翻转
0 0
0 1
Qn
0
1 0
1 1
1
Qn
分析状态转换表，找出控制规律：(1) Q0的翻转：
CP Q3 Q2 Q1 Q0
CP Q3 Q2 Q1 Q0 9 1 0 0 0 1 0 1 1 0 1 0 1 0 每来一个CP，Q0翻转 一次 (2) Q1的翻转: Q0=1时,再来一个CP ,
D (J) K Q3 Q2 Q3
主从型J-K触发器
14. 3计数器
14.3.1 二进制计数器
二进制数: 用0和1两个数字表示, 加1计数,逢2进1 0000 +) 1 0001 +) 1 001 0 第1位的1相当于十进制的2 第0位的1相当于十进制的1
二进制数
4位二进制数: Q3 位数: 权重: 相当于十进制数: 3
千岛湖画面属唐庆玉个人创 作，青山緑水蓝天白云，剽 窃必究
第08讲
第14章
时序逻辑电路
14.1 触发器
14.1.3 J-K触发器 14.3 计数器
jk触发器的工作原理及工作过程
jk触发器的工作原理及工作过程
jk触发器是一种常用的数字电子元件，常用于时序逻辑电路中。
它是由两个互补的触发器（J触发器和K触发器）组成的。
J触发器和K触发器都是基本的触发器类型，它们都有一个时
钟输入、一个置位输入和一个复位输入，并且都能够存储一个比特的状态。
触发器的输出又会作为自身输入的一部分。
在JK触发器中，J输入和K输入分别代表两个互补的输入。
当时钟信号上升沿到达时，JK触发器的内部电路会依据如下
的规则工作：
如果J和K都为0，那么JK触发器的输出将保持不变；
如果J为1，K为0，那么JK触发器的输出将被置为1；
如果J为0，K为1，那么JK触发器的输出将被置为0；
如果J和K都为1，那么JK触发器的输出将被反转（即从1
变为0，或者从0变为1）。
在JK触发器的工作过程中，有一个重要的概念叫做“边沿触发”。
这意味着JK触发器只会根据时钟信号的上升沿来改变
输出状态。
当时钟信号的下降沿到达时，输入不会对输出产生任何影响。
通过组合多个JK触发器，可以构建出更复杂的时序逻辑电路，如计数器等。
由于JK触发器的输出会依赖于上一个触发器的
输出，因此可以将多个JK触发器串联起来，每一个触发器的
输出作为下一个触发器的输入，从而实现时序逻辑功能。
总之，JK触发器是一种常见的数字电子元件，其工作原理基于J和K输入的组合，依据时钟信号的上升沿触发，通过组合多个JK触发器可以构建出更复杂的时序逻辑电路。
数电实验预习要求
实验二 用SSI 设计组合逻辑电路一、 实验目的1、 掌握用基本逻辑门设计组合逻辑电路的方法；2、 熟悉各种逻辑门电路的应用及其应用电路功能的测试方法。
二、预习要求1、 画出芯片74LS00和74LS126的引脚图和逻辑功能表；2、 列出2-4译码器真值表，写出逻辑表达式；3、 理解频率选择电路原理；4、 设计测试表格。
三、实验内容1、测试与非门和三态门的逻辑功能。
2、试用与非门和三态门设计一个频率选择电路。
频率选择电路的框图如图5-2-4所示。
图中虚线框内为三态门74LS126，其中数字为74LS126的引脚示意。
各三态门控制端分别受2-4译码器输出B3、B 2、B 1、B 0控制，各三态门的输入端分别接不同频率的输入信号，输出端均接在同一总线上。
将总线接到示波器输入端。
若译码器B 0=1，TS 0三态门选通，1KHz 频率信号传送到总线上，而此时B 3、B 2、B 1均为0，TS 3、TS 2、TS 1三态门输出均为高阻态，所以示波器上只观察到1KHz 频率信号，依次类推，总线实现了频率信号的选择。
设计要求：先用与非门设计2-4译码器，然后按图4连接，通过实验台上的逻辑电平改变译码器的输入A 0和A 1组合观察示波器的显示波形，并填入自制的数据表中。
图5-2-4 频率选择电路框图210Hz 213Hz 0216Hz实验三用MSI设计组合逻辑电路一、实验目的1、熟悉各种常用MSI组合逻辑电路的功能与使用方法；2、掌握多片MSI组合逻辑电路的级联、功能扩展及综合应用技术；3、学会组装和调试各种MSI组合逻辑电路。
二、预习要求1、画出芯片74LS10、74LS20、74LS151、74LS153和74LS138的引脚图和逻辑功能表；2、根据实验内容要求设计的题目写出具体的设计步骤，画出逻辑图及芯片连接图；3、设计测试表格。
三、实验内容1、分别测试芯片74LS151、74LS153和74LS138的逻辑功能。
电子技术_北京交通大学中国大学mooc课后章节答案期末考试题库2023年
电子技术_北京交通大学中国大学mooc课后章节答案期末考试题库2023年1.在如图所示的JK触发器中，【图片】端的功能是异步（）。
【图片】参考答案:置“0”2.整流滤波电路如图所示，变压器副边电压有效值U21= U22=30V，若输出电压UO= 36V，则说明此时电路出现的状况是( )。
【图片】参考答案:电路元件均正常3.整流电路如图所示，已知输出电压平均值UO=18V，则变压器副边电压有效值【图片】应为( )。
【图片】参考答案:20V4.4位左移移位寄存器要并行输出四位输入数码需要（）个移位脉冲。
参考答案:45.请选择合适的与非门实现逻辑函数【图片】，试判断逻辑电路图的对错。
【图片】参考答案:正确6.已知逻辑图和输入A，B，C的波形如图所示，试判断输出F波形（图中红色波形）的对错。
【图片】【图片】参考答案:正确7.工作在反向击穿区的稳压二极管具有( )作用。
参考答案:稳定电压8.二极管电路如题图所示，设二极管为理想二极管，已知u1=-3V，u2=0V，则输出电压uo为( )。
【图片】参考答案:-3V9.整流电路如图所示，变压器副边电压有效值【图片】为10 V，则输出电压的平均值【图片】是（）。
【图片】参考答案:4.5 V10.单相桥式整流电路如图1所示，变压器副边电压【图片】的波形如图2所示，设四个二极管均为理想元件，则二极管D1两端的电压【图片】的波形为图3中（）。
【图片】参考答案:(d)11.如图所示共发射极放大电路中出现饱和失真，应采取以下（）措施可消除失真。
【图片】参考答案:增大RB或减小UCC12.TTL三态门电路如图所示。
写出输出F与输入A、B的表达式为（）。
【图片】参考答案:C=1，C=0，13.下列四个数中最大的数是（）。
参考答案:(178)1014.对于如图所示的波形，A、B为输入，F为输出，其反映的逻辑关系是（）。
【图片】参考答案:异或关系15.电路如图所示，D为硅二极管，根据所给出的电路参数判断该管为( )。
时序逻辑电路习题
触发器一、单项选择题：(1)对于D触发器，欲使Q n+1=Q n，应使输入D=。
A、0B、1C、QD、(2)对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。
A、0B、1C、Q(4)请选择正确的RS触发器特性方程式。
A、B、C、 (约束条件为)D、(5)请选择正确的T触发器特性方程式。
A、B、C、D、(6)试写出图所示各触发器输出的次态函数(Q n+1)。
A、B、C、D、(7)下列触发器中没有约束条件的是。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器二、多项选择题：(1)描述触发器的逻辑功能的方法有。
A、状态转换真值表B、特性方程C、状态转换图D、状态转换卡诺图(2)欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。
A、J=K=0B、J=Q,K=C、J=,K=QD、J=Q,K=0(3)欲使JK触发器按Q n+1=0工作，可使JK触发器的输入端。
A、J=K=1B、J=0,K=0C、J=1,K=0D、J=0,K=1(4)欲使JK触发器按Q n+1=1工作，可使JK触发器的输入端。
A、J=K=1B、J=1,K=0C、J=K=0D、J=0，K=1三、判断题：(1)D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能。
（）(2)同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。
（）（）(3)主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。
(8)同步RS触发器在时钟CP=0时，触发器的状态不改变( )。
(9)D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能( )。
(10)对于边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次( )。
四、填空题：(1)触发器有（）个稳态，存储8位二进制信息要（）个触发器。
(2)在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的（），触发方式为（）式或（）式的触发器不会出现这种现象。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
请同学们用JK触发器设计一个十进制计 数器。 • （1） 参考数字电路书本，掌握时序电路 的基本设计方法。要求画出卡纳图，求出 状态方程、驱动方程，画出电路原理图。 • （2） 在Multisim 8上仿真通过，用七段数 码显示管来指示。 •
要求它能自启动。 用JK触发器 设计一个七进制计数器 要求它能自启动。 触发器 设计一个七进制计数器,要求它能自启动 已知该计数器的状态转换图及状态编码如图所示。 已知该计数器的状态转换图及状态编码如图所示。
解：由给出的状态转换图可画出电路的次态卡诺图
画出分解的次态卡诺图， 画出分解的次态卡诺图，并化简求出电路的状态方程
以上三个卡诺图中的卡诺圈均没有包含任意项X， 以上三个卡诺图中的卡诺圈均没有包含任意项 ， 即已把任意项视为了0， 即已把任意项视为了 ，也就是说如果电路若进入 000状态，它的次态将仍为 状态， 状态 它的次态将仍为000态。可见这样设计 态 的电路是不能自启动的。 的电路是不能自启动的。 为了使所设计的电路 能自启动，可将Q 能自启动，可将 1的次态 卡诺图的化简作如下改动， 卡诺图的化简作如下改动， 增加一卡诺圈， 增加一卡诺圈，如图
Q1n+1=（Q2⊕Q3）（ 1+Q1） ）（Q （ = （Q2⊕Q3）Q1+ （Q2⊕Q3） Q1 Q2n+1=Q1（Q2+Q2）+Q2Q3= （Q1+Q3） Q2 +Q1Q2 Q3n+1=Q2（Q3+Q3）= Q2 Q3+Q2Q3 驱动方程： 驱动方程： J1= Q2⊕Q3，K1= Q2⊕Q3 J2= Q1Q3，K1= Q1 J3= Q2，K1= Q2 输出方程： 输出方程： C=果进入 这样处理后，就将电路设计成了（如果进入000状态 状态 后能自动进入010状态）能自启动的七进制计数器。 状态） 后能自动进入 状态 能自启动的七进制计数器。
电路状态方程： Q n+1=Q Q + Q Q 电路状态方程： 1 2 3 2 3 Q2n+1=Q1+ Q2Q3 Q3n+1=Q2 由于题目要求用JK触发器实现， 由于题目要求用 触发器实现，所以状态方程 触发器实现 必须化成JK触发器特性方程的标准形式 触发器特性方程的标准形式。 必须化成 触发器特性方程的标准形式。以便与 之比较求得驱动方程。 之比较求得驱动方程。