半导体集成电路第2章
第02章 半导体二极管及基本电路
一、N 型半导体：
N型
电子为多数载流子
+4 +4 +4
空穴为少数载流子
+4 +5 +4 自由电子
磷原子 施主原子
载流子数 电子数
N型杂质半导体的特点：
1、与本征激发不同，施主原子在提供多余电子的同时 并不产生空穴，而成为正离子被束缚在晶格结构 中，不能自由移动，不起导电作用。
2、在室温下，多余电子全部被激发为自由电子，故N
特性 符号及等效模型：
iD
uD
S
S
正向偏置时： 管压降为0，电阻也为0。 反向偏置时： 电流为0，电阻为∞。
正偏导通，uD = 0； 反偏截止， iD = 0 R =
二、二极管的恒压降模型
iD U (BR) URM O IF uD
iD UD(on) uD
uD = UD(on)
0.7 V (Si) 0.2 V (Ge)
iD 急剧上升
死区 电压
UD(on) = (0.6 0.8) V 硅管 0.7 V (0.1 0.3) V 锗管 0.2 V iD = IS < 0.1 A(硅) 几十 A (锗) 反向电流急剧增大 (反向击穿)
U(BR) U 0 U < U(BR)
反向击穿类型： 电击穿 — PN 结未损坏，断电即恢复。 热击穿 — PN 结烧毁。 反向击穿原因： 齐纳击穿： 反向电场太强，将电子强行拉出共价键。 (Zener) (击穿电压 < 6 V) 反向电场使电子加速，动能增大，撞击 雪崩击穿： 使自由电子数突增。 (击穿电压 > 6 V)
t
例: ui = 2 sin t (V)，分析二极管的限幅作用。 1、 0.7 V < ui < 0.7 V
集成电路工艺原理 第二章 氧化
氧化杂质 特定的杂质，特别是氯化氢(HCl)中的氯， 若氧化环境中含有氯，它将影响氧化生长速率， 实践证明在有氯化氢的情况下，生长速率可提 高1%～5%。 多晶硅氧化 与单晶硅相比，多晶硅可以更快、更低或 相似，主要取决于多晶硅的生长方法，若用化 化 学气相淀积法生长多晶硅，则与淀积温度、淀 学气相淀积 积压力、掺杂的类型和浓度有关。
快速热氧化 高压 炉管反应炉 化学氧化 阳极氧化 电解槽
化学的
２.4 水平炉管反应炉 最早使用也一直延续至今。主要用在氧化、扩 散、热处理及各 装载区 源区 中央区 种淀积工艺中。 水平炉管反应炉 消声器 的截面图如下： 氧化 炉管 整个系统包含 反应室、 反应室、温度 控制系统、 控制系统、反 比例 控制器 应炉、 应炉、气体柜 清洗站、 、清洗站、装 平区 片站等 片站 温度
进入或落在硅片表面，在氧化过程中， 污染 物在表面形成新的氧化层，是污染物远离了电 子活性的硅表面。也就是说污 染物被禁锢在二氧化硅 膜中，从而减小了污染 物对器件的影响。 2.1.2 掺杂阻挡层 器件制造过程中的掺杂是定域（有选择的 区域）掺杂，那么不需要 掺杂的区域就必须进行 保护而不被掺杂。如图 所示。
第二章 氧 化
概述 硅表面SiO2的简单实现，是硅材料被广泛 应用的一个重要因素。本章中，将介绍SiO2的 生长工艺及用途、氧化反应的不同方法，其中 包括快速热氧化工艺。另外，还简单介绍本工 艺中最重要的部分---反应炉，因为它是氧化、 扩散、热处理及化学气相淀积反应的基本设备。 2.1 二氧化硅的性质、用途 二氧化硅的性质、 在半导体材料硅的所有优点当中，SiO2 的极 易生成是最大的有点之一。当硅表面暴露在氧 气当中时，就会形成SiO2。(有良好的化学稳定 性和电绝缘性,能对某些杂质起到掩蔽作用)
第二章_集成运算放大器
集成运算放大器
由图2-7可得：
i1
ui
u R1
ui R1
if
u uo RF
uo RF
由此得出：uo
RF R1
ui
该电路的闭环电压放大倍
数为：
Auf
uo ui
RF R1
图2-7 反相比例运算电路
集成运算放大器
电阻。如采用恒流源代替Rc,一般的中间放大级的电压增益
可达到60dB以上。
第三部分为输出级。其主要任务是输出足够大的电流， 能提高带负载能力。所以该级应具有很低的输出电阻和很高 的输入电阻，一般采用射极输出器的方式。
集成运算放大器
2.2 外形与符号 集成运放的外形有圆形、扁平形和双列直插式三种，如
开环是指运放未加反馈回路时的状态，开环状态下的差
模电压增益叫开环差模电压增益Aud。Aud＝uod/uid。用分贝表 示 则 是 2 0 lg｜Aud｜(dB)。 高 增 益 的 运 算 放 大 器 的 Aud 可 达 140dB以上，即一千万倍以上。理想运放的Ａud为无穷大。
集成运算放大器
4. 差模输入电阻rid
数为1，这时就成了电压跟随器，如图2-9所示。其输入电阻 为无穷大，对信号源几乎无任何影响。输出电阻为零，为一 理想恒压源，所以带负载能力特别强。它比射极输出器的跟 随效果好得多，可以作为各种电路的输入级、中间级和缓冲 级等。
该电路的反馈类型为串联电压负反馈。
集成运算放大器
同相输入比例运算放大电路主要工作特点：
uo Au 0
0
集成运算放大器
即
u u
由于集成开环放大倍数为无穷大，与其放大时的输出电
集成电路版图设计习题答案第二章集成电路制造工艺
集成电路版图设计习题答案第2章 集成电路制造工艺【习题答案】1．硅片制备主要包括（直拉法）、（磁控直拉法）和（悬浮区熔法）等三种方法。
2．简述外延工艺的用途。
答：外延工艺的应用很多。
外延硅片可以用来制作双极型晶体管，衬底为重掺杂的硅单晶（n +），在衬底上外延十几个微米的低掺杂的外延层（n ），双极型晶体管（NPN ）制作在外延层上，其中b 为基极，e 为发射极，c 为集电极。
在外延硅片上制作双极型晶体管具有高的集电结电压，低的集电极串联电阻，性能优良。
使用外延硅片可以解决增大功率和提高频率对集电区电阻要求上的矛盾。
图 外延硅片上的双极型晶体管集成电路制造中，各元件之间必须进行电学隔离。
利用外延技术的PN 结隔离是早期双极型集成电路常采用的电隔离方法。
利用外延硅片制备CMOS 集成电路芯片可以避免闩锁效应，避免硅表面氧化物的淀积，而且硅片表面更光滑，损伤小，芯片成品率高。
外延工艺已经成为超大规模CMOS 集成电路中的标准工艺。
3．简述二氧化硅薄膜在集成电路中的用途。
答：二氧化硅是集成电路工艺中使用最多的介质薄膜，其在集成电路中的应用也非常广泛。
二氧化硅薄膜的作用包括：器件的组成部分、离子注入掩蔽膜、金属互连层之间的绝缘介质、隔离工艺中的绝缘介质、钝化保护膜。
4．为什么氧化工艺通常采用干氧、湿氧相结合的方式？答：干氧氧化就是将干燥纯净的氧气直接通入到高温反应炉内，氧气与硅表面的原子反应生成二氧化硅。
其特点：二氧化硅结构致密、均匀性和重复性好、针孔密度小、掩蔽能力强、与光刻胶粘附良好不易脱胶；生长速率慢、易龟裂不宜生长厚的二氧化硅。
湿氧氧化就是使氧气先通过加热的高纯去离子水（95℃），氧气中携带一定量的水汽，使氧化气氛既含有氧，又含有水汽。
因此湿氧氧化兼有干氧氧化和en +SiO 2n -Si 外延层 n +Si 衬底水汽氧化的作用，氧化速率和二氧化硅质量介于二者之间。
实际热氧化工艺通常采用干、湿氧交替的方式进行。
第2章_2_PN结
2.反向偏压作用 2.反向偏压作用
外加偏压几乎全落在空 间电荷区上. 间电荷区上.方向与空间 电荷区内建电场一致, 电荷区内建电场一致,使 空间电荷区变宽，相应 势垒高度也由qV 势垒高度也由qVD增至 q(VD+V)。 +V)。 由于电场增强，加强了 载流子的漂移运动，打 破了原先已达成的扩散 电流和漂移运动之间的 平衡。
2.3.4 pn结电容 pn结电容
PN结在交流条件下呈现出电容效应，限制了PN PN结在交流条件下呈现出电容效应，限制了PN 结的高频应用。
1. pn结势垒电容 pn结势垒电容
（1）pn结势垒电容定性分析 pn结势垒电容定性分析 随着外界电压的变化，出现了载流子电荷在势垒 区中的存入和取出，此现象相当于一个电容的充 放电。这种与势垒区相联系的电容称为势垒电容， 记为C 记为CT。势垒电容大小与结上所加直流偏压有关， 是一个可变电容。 dQ CT = dV
由于少子浓度很低，扩散长度为一定值， 所以当反偏时空间电荷区边界处少子梯度 较小，相应的反向电流也小。 当反向电压很大时，空间电荷区边界处少 子浓度趋于零后不再变化，该处少子浓度 梯度趋于常数，电流就基本保持不变。 所以PN结反偏时表现为电流较小，而且随 所以PN结反偏时表现为电流较小，而且随 外加电压的增加电流趋于饱和。
I = A(
qDnnp0 Ln
qDPP 0 kT n + )(e −1) = IS (ek pn结饱和电流 Np0和pn0分别为P区和N区平衡时的少子电子浓度和 分别为P区和N 少子空穴浓度。 Ln 和 Lp分别为电子和空穴的扩散长度。
Ln = Dnτ n
PN结在平衡状态下，在N型半导体中电子是多子， PN结在平衡状态下，在N 空穴是少子，在P 空穴是少子，在P型半导体中空穴是多子，电子 是少子 当形成PN结后，其交界面两侧的电子和空穴浓度 当形成PN结后，其交界面两侧的电子和空穴浓度 存在较大差异，这就导致P型区的空穴向N 存在较大差异，这就导致P型区的空穴向N型区扩 散，N型区的电子向P型区扩散。P 散，N型区的电子向P型区扩散。P区边界处因只 剩下失去了空穴的离化受主杂质而带负电，N 剩下失去了空穴的离化受主杂质而带负电，N区 边界处因只剩下失去了电子的离化施主杂质而带 正电，这些离化的杂质位于晶格之中不能运动， 它们就在P 它们就在P 结附近形成了一个带电区域，称为空 间电荷区。
集成电路制造工艺
集成电路制造工艺第1章绪论1.1 课题背景在过去的的几十年里，一个以计算机、互联网、无线通信和全球定位系统为组成部分的信息社会逐渐形成。
这个信息社会的核心部分是由众多内建于系统中的细小集成电路（IC）芯片支持和构成的。
集成电路广泛应用于生活中的各个领域—诸如消费类产品、家庭用品、汽车、信息技术、电信、媒体、军事和空间应用。
结合纳米技术，持续不断的研究和开发即将使得集成电路更小和更强有力。
在可见的未来，计算机的尺寸将缩小到指甲盖大小，达到集成电路在尺寸、速度、价格及功耗方面实际可能的极限。
1.2 集成电路制造工艺发展概况随着硅平面工艺技术的不断完善和发展，到1958年，诞生了第一块集成电路，也就是小规模集成电路（SSL）；到了20世纪60年代中期，出现了中规模集成电路（MSL）；20世纪70年代前期，出现了大规模集成电路（LSL）；20世纪70年代后期又出现了超大规模集成电路（VLSL）；到了20世纪90年代就出现了特大规模集成电路（ULSL）。
集成电路的制造工艺流程十分复杂，而且不同的种类、不同的功能、不同的结构的集成电路，其制造工艺的流程也不一样。
人们常常以最小线宽（特征尺寸）、硅晶圆片的直径和动态随机存取存储器（DRAM）的容量，来评价集成电路制造工艺的发展水平。
在表1-1中列出了从1995年到2010年集成电路的发展情况和展望。
表1-1 集成电路的发展情况和展望年代1995 1998 2001 2004 2007 2010 特征尺寸/um 0.35 0.25 0.18 0.13 0.09 0.065DRAM容量/bit 64M 256M 1G 4G 16G 64G微处理器尺寸/mm²250 300 360 430 520 620DRAM尺寸/mm²190 280 420 640 960 1400 逻辑电路晶体管密度（晶体管数）/个4M 7M 13M 25M 50M 90M 高速缓冲器/（bit/cm²）2M 6M 20M 50M 100M 300M最大硅晶圆片直径/mm 200 200 300 300 400 400第2章半导体集成电路制造工艺流程2.1 概括本章以大量精美的图片、图表及具体详实的数据详细描述了集成电路制造的全过程。
最新半导体集成电路部分习题答案(朱正涌)
半导体集成电路部分习题答案(朱正涌)第1章 集成电路的基本制造工艺1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么?答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。
第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r ，其图形如图题2.2所示。
提示：先求截锥体的高度up BL epi mc jc epi T x x T T -----=- 然后利用公式： ba ab WL Tr c -•=/ln 1ρ ， 212••=--BL C E BL S C W L R rba ab WLTr c -•=/ln 3ρ 321C C C CS r r r r ++=注意：在计算W 、L 时, 应考虑横向扩散。
2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大? 答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。
给出设计条件如下：答： 解题思路⑴由0I 、α求有效发射区周长Eeff L ； ⑵由设计条件画图①先画发射区引线孔；②由孔四边各距A D 画出发射区扩散孔； ③由A D 先画出基区扩散孔的三边； ④由B E D -画出基区引线孔； ⑤由A D 画出基区扩散孔的另一边； ⑥由A D 先画出外延岛的三边； ⑦由C B D -画出集电极接触孔； ⑧由A D 画出外延岛的另一边； ⑨由I d 画出隔离槽的四周；⑩验证所画晶体管的CS r 是否满足V V OL 4.0≤的条件，若不满足，则要对所作的图进行修正，直至满足V V OL 4.0≤的条件。
半导体集成电路+习题答案
第1章 集成电路的基本制造工艺1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。
第2章 集成电路中的晶体管及其寄生效应复 习 思 考 题2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r ，其图形如图题2.2 所示。
提示：先求截锥体的高度up BL epi m c jc epi T x x T T -----=然后利用公式： b a a b WL T r c -∙=/ln 1ρ ， 212∙∙=--BL C E BL S C W L R r ba ab WL Tr c -∙=/ln 3ρ 321C C C CS r r r r ++=注意：在计算W 、L 时, 应考虑横向扩散。
2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大?答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下 ，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。
给出设计条件如下：答： 解题思路⑪由0I 、α求有效发射区周长Eeff L ；⑫由设计条件画图①先画发射区引线孔；②由孔四边各距A D 画出发射区扩散孔；③由A D 先画出基区扩散孔的三边；④由B E D -画出基区引线孔；⑤由A D 画出基区扩散孔的另一边；⑥由A D 先画出外延岛的三边；⑦由C B D -画出集电极接触孔；⑧由A D 画出外延岛的另一边；⑨由I d 画出隔离槽的四周；⑩验证所画晶体管的CS r 是否满足V V O L 4.0≤的条件，若不满足，则要对所作的图进行修正，直至满足V V O L 4.0≤的条件。
（CS C O L r I V V 00ES += 及己知V V C 05.00ES =）第3章 集成电路中的无源元件复 习 思 考 题3.3 设计一个4k Ω的基区扩散电阻及其版图。
《半导体集成电路》考试题目及参考答案(DOC)
《半导体集成电路》考试题目及参考答案(DOC)1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
4. 两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何工作的。
四管和五管与非门对静态和动态有那些方面的改进。
5. 相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的。
6. 画出四管和六管单元与非门传输特性曲线。
并说明为什么有源泄放回路改善了传输特性的矩形性。
7. 四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法。
8. 为什么TTL与非门不能直接并联？9. OC门在结构上作了什么改进，它为什么不会出现TTL与非门并联的问题。
第5章MOS反相器1. 请给出NMOS晶体管的阈值电压公式，并解释各项的物理含义及其对阈值大小的影响（即各项在不同情况下是提高阈值还是降低阈值）。
2. 什么是器件的亚阈值特性，对器件有什么影响？3. MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？4. 请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。
5. 什么是沟道长度调制效应，对器件有什么影响？6. 为什么MOS晶体管会存在饱和区和非饱和区之分（不考虑沟道调制效应）？7.请画出晶体管的D DS特性曲线，指出饱和区和I V非饱和区的工作条件及各自的电流方程（忽略沟道长度调制效应和短沟道效应）。
半导体物理 第二章 PN结 图文
国家级精品课程——半导体器件物理与实验
第二章 PN结
引言
4-4 外延工艺：
外延是一种薄膜生长工艺，外延生长是在单晶衬底上沿晶体 原来晶向向外延伸生长一层薄膜单晶层。
外延工艺可以在一种单晶材料上生长另一种单晶材料薄膜。
外延工艺可以方便地形成不同导电类型，不同杂质浓度，杂 质分布陡峭的外延层。
外延技术：汽相外延(PVD，CVD）、液相外延（LPE）、分 子束外延（MBE）、热壁外延（HWE）、原子层外延技术。
硅平面工艺的主体
国家级精品课程——半导体器件物理与实验
第二章 PN结
引言
4-1 氧化工艺：
1957年，人们发现硅表面的二氧化硅层具有阻止杂质向硅内 扩散的作用。这一发现直接导致了氧化工艺的出现。 二氧化硅薄膜的作用： （1）对杂质扩散的掩蔽作用； （2）作为MOS器件的绝缘栅材料； （3）器件表面钝化作用； （4）集成电路中的隔离介质和绝缘介质； （5）集成电路中电容器元件的绝缘介质。 硅表面二氧化硅薄膜的生长方法： 热氧化和化学气相沉积方法。
N(x) （a）
Na
Nd xj
（b） -a(x - xj)
引言
扩 SiO2 散 结 N-Si
杂质扩散
P
N-Si
N-Si
由扩散法形成的P-N结，杂质浓度从P区到N区是
逐渐变化的，通常称之为缓变结，如图所示。设 P-N结位置在x=xj处，则结中的杂质分布可表示为： x
Na Nd (x xj), Na Nd (x xj)
Al
液体
Al
P
N-Si
N-Si
N-Si
把一小粒铝放在一块N型单晶硅片上， 加热到一定温度，形成铝硅的熔融体， 然后降低温度，熔融体开始凝固，在N 型硅片上形成含有高浓度铝的P型硅薄 层，它和N型硅衬底的交界面即为P-N 结（称之为铝硅合金结）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
MOS晶体管实质上是一种使 电流时而流过，时而切断的开关
MOS晶体管的立体结构
polysilicon gate多晶硅栅 top nitride氮化物 metal connection to source metal connection to gate doped silicon掺杂硅 metal connection to drain
• •
•
•
•
• •
首先把待搀杂物质如B，P，As等离子化， 利用质量分离器(Mass Seperator)取出需要的杂质离子。分离 器中有磁体和屏蔽层。由于质量，电量的不同，不需要的离子 会被磁场分离，并且被屏蔽层吸收。 通过加速管，离子被加速到一个特定的能级，如10500keＶ。 通过四重透镜，聚成离子束，在扫描系统的控制下，离子束轰 击在注入室中的晶圆上。 在晶圆上没有被遮盖的区域里，离子直接射入衬底材料的晶体 中，注入的深度取决于离子的能量。 最后一次偏转(deflect)的作用是把中性分离出去 faraday cup的作用是用来吸收杂散的电子和离子．
半导体集成电路
南京理工大学电光学院
第二章 寄生效应及集成电路的制造技术
集成电路的基本制造技术 CMOS工艺与器件结构 版图设计规则 双极型晶体管工艺与器件结构 BiCMOS工艺
集成电路的基本制造技术
简单地说，集成电路的制造过程可以大致分 为沙子原料(石英)、硅锭、晶圆、光刻(平版 印刷)、蚀刻、离子注入、金属沉积、金属层、 互连、晶圆测试与切割、核心封装、等级测 试、包装上市等诸多步骤，而且每一步里边 又包含更多细致的过程。
具体的说，光刻是在 硅片表面匀胶，然后 将掩模版上的图形转 移到光刻胶上的过程。 是将器件或电路结构 临时“复制”到硅片 上的过程。
光刻步骤
一、晶圆涂光刻胶：
• •
•
清洗晶圆，在200C温度下烘干 1小时。目的是防 止水汽引起光刻胶薄膜出现缺陷。 待晶圆冷却下来，立即涂光刻胶。 正胶：分辨率高，在超大规模集成电路工艺中， 一般只采用正胶 负胶：分辨率差，适于加工线宽≥3m的线条 光刻胶对大部分可见光灵敏，对黄光不灵敏，可 在黄光下操作。 再烘晶圆再烘，将溶剂蒸发掉，准备曝光
图形曝光（光刻，Photolithography） 图形加工 图形转移（刻蚀，Etching）
光刻工艺的重要性：
IC设计流程图，光刻图案用来定义IC中各种不同的区域， 如：离子注入区、接触窗、有源区、栅极、压焊点、引线 孔等 主流微电子制造过程中，光刻是最复杂，昂贵和关键的工 艺，占总成本的1/3，一个典型的硅工艺需要15-20块掩膜， 光刻工艺决定着整个IC工艺的特征尺寸，代表着工艺技术 发展水平。
制成的硅锭要按电阻率和晶格完整度进行分 类，然后将尾部切除，再进行机械修整。 在硅锭上需要打磨出一条或多条平边，以指 示晶体方向和掺杂类型。 磨平后，用化学洗剂去除机械研磨造成的损 伤，再进行切割。 切割后，再用一系列步骤去除残留的机械损 伤，再用化学机械抛光等办法对晶圆进行抛 光。
silicon substrate
2014-5-15
感光区域 非感光区域
photoresist oxide
silicon substrate
2014-5-15
显影
photoresist photoresist
oxide silicon substrate
2014-5-15
腐蚀
photoresist
field oxide
oxide
source
gate drain
oxide gate oxide
silicon substrate
2014-5-15
在硅衬底上制作MOS晶体管
silicon substrate
2014-5-15
field oxide
oxide
silicon substrate
2014-5-15
掺杂
掺杂目的、原理和过程 掺杂的目的是以形成特定导电能力的材料区域, 包括 N 型或 P 型半导体层和绝缘层。是制作各种 半导体器件和IC的基本工艺。
经过掺杂，原材料的部分原子被杂质原子代替, 材料的导电类型决定于杂质的种类。
掺杂可与外延生长同时进行，也可在其后，例 如，双极性硅 IC 的掺杂过程主要在外延之后， 而大多数GaAs及InP器件和IC的掺杂与外延同时 进行。
定义：为获得器件的结构必须把光刻胶的图
形转移到光刻胶下面的各层材料上面去。 目的：刻蚀的主要内容就是把经曝光、显影 后光刻胶微图形中下层材料的裸露部分去掉， 即在下层材料上重现与光刻胶相同的图形。
虽然，光刻和刻蚀是两个不同的加工工艺，但因为这两个 工艺只有连续进行，才能完成真正意义上的图形转移。在工 艺线上，这两个工艺是放在同一工序，因此，有时也将这两 个工艺步骤统称为光刻。
oxide silicon substrate silicon substrate
oxide
2014-5-15
去胶
field oxide
oxide silicon substrate silicon substrate
热扩散掺杂
热扩散是最早也是最简单的掺杂工艺，主要用于Si 工艺。
施主杂质用P，As，Sb，受主杂质可用B，Al。要减 少少数载流子的寿命，也可掺杂少量的金
一般要在很高的温度(950～1280℃)下进行, 磷、 硼、砷等在二氧化硅层中的扩散系数均远小于在硅中 的扩散系数，可以利用氧化层作为杂质扩散的掩蔽层
硅晶圆的制作 光刻(lithography)与刻蚀(etching) 扩散与离子注入 薄膜淀积-氧化 测试封装
薄膜淀积
在集成电路里可以采用多种不同的薄膜。这 些薄膜分为五大类：热氧化膜、电介质层， 外延层，多晶硅，以及金属薄膜。 分为化学气相淀积(CVD)和分子束外延 (MBE)等。 多晶硅淀积。用多晶硅作为MOS器件的栅 极是一个重大发展，主要原因是多晶硅在电 极可靠性性能方面优于铝。
扩散过程中，温度与时间是两个关键参数。
离子注入法
离子注入技术是20世纪50年代开始研究，70年 代进入工业应用阶段的。随着VLSI超精细加工技术 的进展，现已成为各种半导体搀杂和注入隔离的主 流技术。
离子注入机
离子注入机包含离子源，分离单元，加速器， 偏向系统，注入室等。
图 3.8
离子注入机工作原理
SiH4=Si+2H2
薄膜积淀-绝缘层形成
在整个电子工程中，导体与绝缘体是互补而又 相对的。在器件与IC工艺里也如此。在制作器件时， 必须同时制作器件之间，工作层及导线层之间的绝 缘层。在 MOS 器件里，栅极与沟道之间的绝缘更是 必不可少的。
氧化硅层的主要作用
在MOS电路中作为MOS器件的绝缘栅介质， 器件的组成部分 扩散时的掩蔽层，离子注入的(有时与光刻胶、 Si3N4层一起使用)阻挡层
湿法刻蚀：利用液态化学试剂或溶液通过化学反应进行刻蚀 的方法。优点是选择性好、重复性好、生产效率高、设备简 单、成本低。缺点是钻蚀严重、对图形的控制性较差。 干法刻蚀：主要指利用低压放电产生的等离子体中的离子或 游离基(处于激发态的分子、原子及各种原子基团等 )与材料 发生化学反应或通过轰击等物理作用而达到刻蚀的目的。
退
火
退火：也叫热处理，集成电路工艺中所有的在氮气等不活泼 气氛中进行的热处理过程都可以称为退火 作用： 激活杂质：使不在晶格位置上的离子运动到晶格位置，以 便具有电活性，产生自由载流子，起到杂质的作用 消除注入引起的损伤 退火方式： 炉退火 快速退火：脉冲激光法、扫描电子束、连续波激光、非相 干宽带频光源(如卤光灯、电弧灯、石墨加热器、红外设备 等)
注入法的优缺点
优点： 掺杂的过程可通过调整杂质剂量及能量来精确的控制，杂 质分布的均匀。 可进行小剂量的掺杂。 可进行极小深度的掺杂。 较低的工艺温度，故光刻胶可用作掩膜。 可供掺杂的离子种类较多，离子注入法也可用于制作隔离 岛。在这种工艺中，器件表面的导电层被注入的离子（如 Ｏ+）破坏，形成了绝缘区。 缺点： 费用高昂 在大剂量注入时半导体晶格会被严重破坏并很难恢复
Photoresist 光刻胶 oxide silicon substrate
2014-5-15
Ultraviolet Light 紫外线 Chrome plated glass mask铬镀金 的玻璃屏 Shadow on photoresist
Exposed area of photoresist photoresist oxide
几种常见的光刻方法
接触式光刻：分辨率较高，但是容易造成掩膜
版和光刻胶膜的损伤。
接近式曝光：在硅片和掩膜版之间有一个很小
的间隙(10～25m)，可以大大减小掩膜版的损 伤，分辨率较低
投影式曝光：利用透镜或反射镜将掩膜版上的
图形投影到衬底上的曝光方法，目前用的最多 的曝光方式
刻蚀
刻蚀是用物理或者化学的方法有选择的从硅 片表面除去不需要的材料的过程
作为集成电路的隔离介质材料 作为电容器的绝缘介质材料
作为多层金属互连层之间的介质材料 作为对器件和电路进行钝化的钝化层材料
氧化硅的形成方法
平面上的绝缘层可通过腐蚀和/或离子注入法制成。 垂直方向上的不同层之间的绝缘可以使用绝缘层。 绝缘层可用氧化及淀积法制成。在所有的 Si 工艺中， Si02被广泛用于制作绝缘层，其原因在于 Si02层可直接在Si表面用干法或湿法氧化制成
正性胶与负性胶光刻图形的形 成
涂光刻胶的方法(见下图)：