器件集成电路单粒子效应概论

合集下载

单粒子瞬态效应

单粒子瞬态效应

单粒子瞬态效应
单粒子瞬态效应是指在半导体器件中,当一个电子或一个离子撞击到
器件的敏感区域时,会产生短暂的电荷响应。

这种响应可能会导致器
件的性能发生变化,甚至可能引起器件损坏。

单粒子瞬态效应通常在高能粒子环境下出现,例如太空辐射、核反应
堆等。

这种效应对于航天器、卫星、核电站等高可靠性系统的设计和
测试具有重要意义。

在半导体器件中,单粒子瞬态效应主要表现为两种形式:单粒子击穿
和单粒子反向偏置。

单粒子击穿是指当一个电荷载体被高能粒子撞击时,在其路径上形成一条离子化轨迹,并且在轨迹上形成大量载流子。

这些载流子可能会导致器件失效或产生错误输出。

而单粒子反向偏置
则是指当一个电荷载体被高能粒子撞击时,在器件中产生的短暂反向
偏置信号,可能会干扰正常的信号传输。

为了减少单粒子瞬态效应对半导体器件的影响,可以采取一些措施。

例如,加强器件的防护层、增加器件的工作电压、降低器件的敏感度等。

此外,还可以通过模拟计算和实验测试来评估器件的瞬态效应性能,以确保器件在高能粒子环境下的可靠性。

总之,单粒子瞬态效应是半导体器件中一个重要的问题,需要在设计、制造和测试过程中加以考虑和解决。

单粒子效应ppt

单粒子效应ppt
半导体器件建模分析
单粒子瞬变效应(SET)
8
半导体器件建模分析
单粒子烧毁(SEB)与单粒子门断裂( SEGR)
• 在空间和地面加速器实验上都观察到了功率场效应管受重离子、高能 质子、中子照射后,会发生单粒子烧毁事件;在特殊偏压下,重离子撞 击器件灵敏区的某些特殊位置时,会发生单粒子门断裂事件。1994年 8月3日发射的APEX卫星上 (椭圆轨道,2544km、362km,70°倾角), 研制了专门的装置,对两种不同额定电压的功率场效应管 (2N6796 、 2N6798 各12片)进行了单粒子烧毁事件实验。由监测和记录烧毁前产 生的尖脉冲,记录了由重离子和质子引起的烧毁事件。 • 功率场效应管发生 SEB 或SEGR是与它的工作模式 (偏压选择 )、人射粒 子的角度和能量、选用的漏一源电压及温度有关。对SEB,它是由离子 撞击一个 n-道功率场效应管产生能量沉积,使杂散双极节的晶体管导 通,负反馈作用使源 - 漏发生短路,导致器件烧毁。而SEGR ,则当功 率场效应管在适当的偏压下,重离子在器件硅一氧化物界面产生电荷, 使通过门氧化物的电压足够高,会使局部门断裂。
6
半导体器件建模分析
单粒子瞬变效应(SET)
7
• 单粒子瞬变效应主要发生在线性电路(满足齐次性和叠加 性)中,如组合逻辑电路、I/O下此类器器件及空间应用的 光纤系统等。在高能粒子的作用件会输出足以影响下级电 路的瞬时脉冲。 • 使用加速器进行重离子、质子的照射后,记录到发生单粒 子瞬变的器件有比较器及光电耦合器等。这些器件的瞬时 变化导致其在不该有输出信号时却有了输出。 • 对比较器的实验是在 BNL 和 TAM 的回旋加速器(重离子) 和ICUF(质子)加速器上进行的。实验显示在高能重离子、 质子作用下,比较器的输出会产生栅栏效应,脉冲幅度高 达26 V,持续时间1~4 us。 • 光耦合器由发光二极、光电二极管及跟随电路组成。光耦 合器的SET效应在1997年2月14日SM-2对Hubble空间望远 镜上安装的新仪器作调试服务时发现的。

单粒子瞬态效应

单粒子瞬态效应

单粒子瞬态效应
单粒子瞬态效应是指在微电子器件中,由于单个粒子的能量转移,导致器件输出信号的瞬时变化。

这种现象在现代半导体器件中越来越常见,尤其是在芯片集成度越来越高的情况下。

单粒子瞬态效应的出现主要是由于微观尺度下器件结构的敏感性。

当它受到高能粒子的撞击时,粒子的能量会被转移到器件中的电子,导致电子的能量增加,或者电子被激发到高能级状态。

这些现象会导致器件的输出信号瞬时变化,甚至引起故障。

单粒子瞬态效应的研究主要分为两个方面:一是对单个粒子的特性进行研究,如能量、轨迹、入射角度等;二是对器件的响应进行研究,如输出信号的幅度和时间特性等。

针对单粒子瞬态效应的研究,可以采用不同的方法进行。

一种常见的方法是利用加速器产生高能粒子,并将其辐射到器件上,通过对器件输出信号的分析,研究单粒子瞬态效应的特性。

另外,还可以利用模拟器件对单粒子瞬态效应进行仿真,以更好地理解该现象的机理和影响。

单粒子瞬态效应对微电子器件的稳定性和可靠性产生了很大的挑战。

在现代半导体器件中,采用了很多方法来抑制单粒子瞬态效应的影响,如加强器件结构的防护、增加器件电容等。

此外,还可以通过设计电路来减小单粒子瞬态效应对器件的影响。

尽管单粒子瞬态效应在微电子器件中带来了很多挑战,但也为微电子技术的进一步发展提供了很多机会。

通过对单粒子瞬态效应的深入研究,可以更好地理解微电子器件的特性和机理,为微电子领域的创新提供更加坚实的基础。

器件集成电路单粒子效应概论

器件集成电路单粒子效应概论

器件集成电路单粒子效应概论作者:张鑫来源:《科技创新与应用》2018年第30期摘要:文章主要写的是芯片存储电路单粒子效应概论,对单粒子效应增加稳定性的方法在芯片存储电路中产生的效应及解决方法进行了调研,外部强磁环境中的高能粒子入射半导体材料时,其轨迹上淀积的电荷将被敏感节点收集,引发单粒子效应。

文章针对单粒子效应对电信号的危害,从单粒子效应的建模进行了深入探究。

文章主要对一些新型的解决方法给予论述:(1)SEU加固的存储单元结构。

(2)电荷共享收集以及对存储单元的影响。

完成了从逻辑设计、版图设计以及投片的完整流程。

关键词:单粒子翻转;单粒子瞬态;绝缘体上硅;抗辐照加固中图分类号:TN40 文献标志码:A 文章编号:2095-2945(2018)30-0011-02Abstract: This paper mainly describes the introduction of single event effect in chip memory circuit, and investigates the effect and solution of single event effect in chip memory circuit to increase the stability of single event effect. When the high energy particles in the external strong magnetic environment are incident on the semiconductor material, the charge deposited on the track will be collected by the sensitive node, which will cause the single event effect. Aiming at the harm of single event effect to electrical signal, this paper makes a deep research from the modeling of single event effect. The paper mainly discusses some new solutions:(1) Memory cell structure strengthened by SEU; and (2) Charge-sharing collection and its effect on memory cells, in order to complete the complete process of logical design, layout design and casting.Keywords: single event upset; single event transient; silicon on insulator; radiation hardening引言由于长期探索宇宙,因其环境比较特殊,具有很强的磁场,进而使得对于集成电路有了更高的要求。

星载纳米级抗单粒子效应集成电路设计与优化方法

星载纳米级抗单粒子效应集成电路设计与优化方法

星载纳米级抗单粒子效应集成电路设计与优化方法引言在现代高速电子系统中,由于不可避免的环境辐射和宇宙线等粒子的影响,电子设备容易受到单粒子效应(Si n gl eE ve nt Ef fe cts,简称S EE)的影响,导致电路的瞬态故障或持久性损伤。

而对于在航天器、卫星等星载平台上使用的纳米级集成电路,抗单粒子效应的设计与优化显得尤为重要。

本文将探讨星载纳米级抗单粒子效应集成电路的设计与优化方法。

一、抗单粒子效应的概述1.1单粒子效应的形成机制单粒子效应是指在高能粒子(如宇宙线等)的轰击下,导致电子设备中电荷转移和能量传输的异常现象。

它主要通过三种方式产生效应:电离效应、电荷收集效应和能量沉积效应。

1.2单粒子效应的危害单粒子效应对电子设备的工作稳定性、可靠性和功能完整性都会产生重要影响。

它可能引起电路的瞬态故障、永久性损伤以及功能性变化等问题,严重时甚至导致设备失效。

二、星载纳米级电路的抗单粒子效应设计原则2.1漏极电流抗干扰设计通过优化漏极电流的设计,减少对单粒子辐射的敏感程度,提高电路的抗干扰能力。

可采用增加剂量敏感区,引入硅层面的结构和电位优化等方式来实现。

2.2稳定供电设计充分考虑电源的稳定供应,以减少单粒子效应产生的影响。

采用稳压电源、降噪电源等手段,并结合合理的电源连接布局,确保电路得到稳定供电,降低对供电噪声的敏感度。

2.3记忆元件设计优化对于电路中的记忆元件,如存储器等,要采取特殊的电路设计和工艺优化措施,提高其抗单粒子效应的能力。

比如引入翻转电流和电压势阱技术,设计特殊的电路连接方式等。

三、设计与优化方法实践3.1电路级设计方法电路级设计是保证电路抗单粒子效应的基础。

合理设计电路拓扑结构、减小面积和尺寸、选择低敏感度元器件等是关键步骤。

同时,通过仿真软件进行电路级测试,优化电路元件参数和拓扑结构,提高抗单粒子效应的能力。

3.2层级系统设计方法针对高级集成电路和系统,使用层次化的设计方法,将整个系统分为不同的层次,并针对每个层次进行抗单粒子效应的优化设计。

MOS器件单粒子效应机理及模型研究

MOS器件单粒子效应机理及模型研究

MOS器件单粒子效应机理及模型研究MOS器件单粒子效应机理及模型研究摘要:随着集成电路尺寸的不断缩小,MOS器件面临着单粒子效应的严重挑战。

本文通过对MOS器件单粒子效应的机理及模型进行研究,旨在揭示其产生的原因以及对器件性能的影响,并提出一种适用于MOS器件单粒子效应的模型。

1. 引言集成电路的不断发展使得器件尺寸越来越小。

然而,当尺寸缩小到纳米级别时,MOS器件面临严重的单粒子效应问题。

单粒子效应是指在器件中由于单个电子或离子的能量沉积而导致的电学性能变化,会对器件的可靠性和性能造成不良影响。

因此,对于MOS器件的单粒子效应机理及模型的深入研究具有极大的重要性。

2. 单粒子效应机理MOS器件单粒子效应的机理复杂并且多样化。

主要包括能量沉积、载流子发射、载流子捕获、电荷积累和噪声增益等各种效应。

这些效应之间相互交织,共同影响着器件的性能。

2.1 能量沉积当外部粒子(如光子或离子)进入MOS器件时,会引起能量的沉积。

这些能量沉积会导致电荷积累和电子温升,从而改变器件的电学性能。

2.2 载流子发射和捕获部分能量沉积在获得足够的能量后,将引发载流子的发射或捕获。

这些发射或捕获过程会改变MOS器件中的电荷分布和势垒形状,从而影响其性能。

2.3 电荷积累能量沉积导致的电荷积累是造成器件性能变化的重要因素之一。

电荷积累会改变MOS器件中的电场分布和电荷密度,从而影响阈值电压和亚阈值斜率等参数。

2.4 噪声增益能量沉积会产生局部电离区域,从而导致噪声增益的产生。

噪声增益会引发更多载流子的发射和捕获,进一步影响器件的性能。

3. 单粒子效应模型为了更准确地描述MOS器件单粒子效应,需要建立适用于其特性的模型。

目前常用的单粒子效应模型主要包括电荷积累模型和电场提高模型。

3.1 电荷积累模型电荷积累模型基于电荷输运理论,通过考虑能量沉积和电子传输过程,对MOS器件中电荷积累的变化进行建模。

该模型能够较好地描述电荷积累对器件的影响。

辐射效应中的总剂量效应和单粒子效应

辐射效应中的总剂量效应和单粒子效应

辐射效应中的总剂量效应和单粒⼦效应
总剂量效应 TID
γ光⼦或⾼能离⼦在集成电路的材料中电离产⽣电⼦空⽳对. 电⼦空⽳随即发⽣复合、扩散和漂
移,最终在氧化层中形成氧化物陷阱电荷或者在氧化层与半导体材料的界⾯处形成界⾯陷阱电荷,使
器件的性能降低甚⾄失效. γ光⼦或⾼能离⼦在单位质量的材料中电离沉积的能量称作剂量,单位rad
或Gy.随着剂量的增加,器件性能逐渐降低;当剂量积累到⼀定程度时, 器件功能失效. 因此, 这种现象
称为电离总剂量效应。

对⼀个元器件来讲,有三个参数决定了元器件所受辐射的类型及强度:
1,粒⼦辐射积分通量单位为粒⼦/平⽅厘⽶。

2,剂量率,它表明了单位时间内材料从⾼能辐射环境中吸收的能量,其单位为拉德/秒(rad/s)
3,总剂量,它是材料从⾼能环境中吸收的能量,单位为拉德(硅)(rad/(Si)).
单粒⼦效应
Single event effect,⼜称单事件效应。

⾼能带电粒⼦在器件的灵敏区内产⽣⼤量带电粒⼦的现象。

它属于电离效应。

当能量⾜够⼤的粒⼦射⼊集成电路时,由于电离效应(包括次级粒⼦的),产⽣数量极多的电离空⽳⼀电⼦对,引起半导体器件的软错误,使逻辑器件和存储器产⽣单粒⼦翻转,CMOS器件产⽣单粒⼦闭锁,甚⾄出现单粒⼦永久损伤的现象。

集成度的提⾼、特征尺⼨降低、临界电荷和有效LED阈值下降等会使执单粒⼦扰动能⼒降低。

器件的抗单粒⼦翻转能⼒明显与版图设计、⼯艺条件等因素有关。

SEE 单粒⼦效应
SEL 单事件/粒⼦闭锁 Single Event Latch-up
SEU 单事件/粒⼦翻转 Single Event Upset。

小尺寸MOS器件单粒子辐照效应研究的开题报告

小尺寸MOS器件单粒子辐照效应研究的开题报告

小尺寸MOS器件单粒子辐照效应研究的开题报告一、研究背景和意义随着半导体工艺的不断进步,集成电路的尺寸逐渐缩小,这使得电路的灵敏度变得更高,同时也增加了电路受到辐射的影响的风险。

脆弱性分析表明,单粒子辐照可能导致器件的失效,这种效应特别在小尺寸MOS器件中更为显著。

因此,研究小尺寸MOS器件单粒子辐照效应,对于了解器件失效的机理和提高器件的抗辐射性能具有重要的理论和实际意义。

二、研究内容和目标本研究计划采用数值模拟的方法,研究小尺寸MOS器件单粒子辐照效应的机理和规律,探究外界粒子轰击对器件载流子和电荷捕获特性的影响,分析器件失效与捕获效应之间的关系。

具体研究内容包括:1. 制定小尺寸MOS器件辐射实验方案,获取器件的性能参数。

2. 建立小尺寸MOS器件的单粒子辐照数值模型。

3. 通过数值模拟,探究轰击类型、能量、入射角度以及器件工作状态等因素对MOS器件单粒子辐照效应的影响。

4. 分析单粒子辐照效应与器件失效、捕获效应之间的关系,揭示其内在物理机理。

5. 提出相应的抗辐射设计策略,改善器件的抗辐射性能。

三、研究方法和流程本研究将采用数值模拟的方法,首先对小尺寸MOS器件进行辐照实验,获取器件的性能参数。

其次,建立器件的单粒子辐照数值模型,并通过仿真软件进行数值计算。

对仿真结果进行分析、验证、比对,寻找辐照效应的规律和机理。

最后,根据研究结果提出抗辐射设计策略,改善器件的抗辐射性能。

研究流程如下:1. 设计器件实验方案,获取器件参数。

2. 建立小尺寸MOS器件单粒子辐射数值模型。

3. 软件仿真,对单粒子辐照效应进行数值计算。

4. 分析仿真结果,发现辐照效应规律和机理。

5. 提出抗辐射设计策略,改善器件的抗辐射性能。

四、预期成果本研究预计取得以下预期成果:1. 建立小尺寸MOS器件的单粒子辐照数值模型,分析器件的辐射响应特性。

2. 探究粒子轰击对器件载流子和电荷捕获特性的影响,分析器件失效与捕获效应之间的关系。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

器件集成电路单粒子效应概论文章主要写的是芯片存储电路单粒子效应概论,对单粒子效应增加稳定性的方法在芯片存储电路中产生的效应及解决方法进行了调研,外部强磁环境中的高能粒子入射半导体材料时,其轨迹上淀积的电荷将被敏感节点收集,引发单粒子效应。

文章针对单粒子效应对电信号的危害,从单粒子效应的建模进行了深入探究。

文章主要对一些新型的解决方法给予论述:(1)SEU加固的存储单元结构。

(2)电荷共享收集以及对存储单元的影响。

完成了从逻辑设计、版图设计以及投片的完整流程。

标签:单粒子翻转;单粒子瞬态;绝缘体上硅;抗辐照加固Abstract:This paper mainly describes the introduction of single event effect in chip memory circuit,and investigates the effect and solution of single event effect in chip memory circuit to increase the stability of single event effect. When the high energy particles in the external strong magnetic environment are incident on the semiconductor material,the charge deposited on the track will be collected by the sensitive node,which will cause the single event effect. Aiming at the harm of single event effect to electrical signal,this paper makes a deep research from the modeling of single event effect. The paper mainly discusses some new solutions:(1)Memory cell structure strengthened by SEU;and (2)Charge-sharing collection and its effect on memory cells,in order to complete the complete process of logical design,layout design and casting.Keywords:single event upset;single event transient;silicon on insulator;radiation hardening引言由于長期探索宇宙,因其环境比较特殊,具有很强的磁场,进而使得对于集成电路有了更高的要求。

未来的探索宇宙的过程中,建设空间站对于集成电路的寿命和抗辐射能力的要求会更高。

随着存储电路集成度越来越精密,寄生电容电阻也在增加,因此存储电路的可靠性和性能也有了更加精确的要求。

由于探索宇宙的地方不同,对集成电路的辐射就不同,对集成电路的性能要求也就不同。

1 单粒子效应的改善方法芯片存储电路的稳定性SRAM存储单元通常是电阻进行稳定,就是在存储单元增加两个解耦电阻,增大翻转需求的能量,图1(a)。

这种方法有着很多不可靠因素,例如:写入time增加、工艺复杂度在不同程度上提升、在芯片运行过程中产生的热量对电阻的精度造成很大的影响。

如图1(b)Rockett改进了上述解决存储电路稳定性技术,在解耦电阻上并联低阻抗开关,写入时低阻抗开关关闭,从而使得其直连,这样就减小了该技术方法对写入速度的影响。

因数字逻辑软错误频率曲线不断攀升,数字逻辑稳定性也备受本行业的关注。

由于数字逻辑的样式千变万化,并且很难判断时钟信号和正常信号,使得解决组合逻辑的稳定性的方法受到各种阻碍。

虽然TMR技术能起到一定的电荷稳定水平,却不能避免摄像机中由于外界环境的辐射造成时钟信号错误。

也可以适当将晶体管的尺寸增加,给门电路的增加一定的驱动电路,这样对存储芯片也对芯片电荷额稳定性有一定的作用。

存储芯片电路中的电荷改变是现在必须解决的一种单粒子效应。

先前电荷改变的稳定性主要是靠对电子吸附能力较弱的材料和较先进的制造方法,从而减少粒子入射时电荷的本身的电离与其他寄生电容对电荷的收集量。

上述方法需要维护防止电子被辐射的工艺线,由于抗辐射芯片的出货量非常小、工艺线设备维护成本较高、自身生产难度较为困难。

另外,抗辐射工艺线很难媲美普通商用工艺,沟道长度一般较商用工艺落后三到四代,从而降低了抗辐射电路的生产速度,降低了集成度,提高了能量损耗。

本文的主要思想是在商用工艺的基础上,从电路和布局的设计上重新走开发路线,从而降低集成芯片存储电路在电荷能量的易吸附性。

本文的方法也可以使用比较成熟的互补金属氧化物半导体集成工艺,降低了抗辐射芯片的成本,另外还可以提高芯片的性能和集成度,降低芯片本身的功耗。

芯片存储电路稳定性设计的关键是利用对寄生电容电荷采集影响不大的节点和非常合理的芯片IC设计,避免数字信号转到单个存储单元。

如果NMOS管的衬底很小,则衬底内电场从漏极指向基极。

当带电量较大的电荷入射时,会产生从漏极到基极的电流,使漏极超过一定的负荷,使得两端的电压差不超过额定误差,因此不会因击穿而产生单个粒子效应。

相反,如果NMOS管在正常情况下的衬底非常宽,则漏极基体内置磁场强度增加,但是磁场方向不变。

当带电量较大的电荷入射时,从基极到衬底的电势增加,导致漏极电荷能量过大,使得芯片存储电路发生单粒子效应。

同样,PMOS管的漏极在带电量较大的电荷入射时下不会发生逆转,但带电量较小的电荷入射时会产生单粒子效应。

在底層电路设计中,各种稳定性较强的存储单元都是用了与图2或类似的稳定结构来降低电平其影响区域单元。

其中M1和M3衬底较宽,主要是为了防止各MOS管之间的输出结果相互独立,造成输出结果不稳定;M2和M4是两个衬底较小的分压管。

如图2中晶体管连接结构以及电路特性,IN发生改变,M2管由于IN发生改变造成晶体管导通,但是其驱动能力过小而不足以影响OUT的输出结果。

M4管由于IN发生改变造成晶体管导通,OUT的输出因其影响的能力不够而不发生变化。

如果OUT发生改变,M1管关断,不会改变OUT的状态,而M4管则会使得OUT变成低电压。

OUT所连接的M2和M1的漏极不能产生反向偏置,不能达到敏感节点条件,因而不会发生OUT不会改变。

2 结束语通过对大量文献以及数字模拟仿真结果进行分析,对当前单粒子效应解决办法总结如下:(1)因为保护漏极通过加固的存储电路的漏极与附加电极之间的衬底层较薄,二者电势透过衬底层连接在一起,导致器件工作时的特性曲线不能媲美常规MOS管,因此该MOS管就不太适合作为常规MOS管使用;(2)发生单粒子效应后,不论是90度入射还是不确定角度射,保护漏的稳定性结构的漏极所吸收电荷要多于常规MOS管。

原因是辅助电极电压对漏极电压的影响使得漏极电压降低,增加了漏极收集电荷的区域,从而使得单粒子效应发生的概率增加。

而电压的相对提高也使得电荷收集的速率有所提升;(3)保护漏稳定性结构比常规MOS管所收集多的电荷时间段在单粒子效应产生漏极电流脉冲达到极点之后;(4)七级反向器链终端脉冲宽度具有一定降低单粒子效应的能力,保护漏稳定性结构具有一定的能力。

这是因为漏极上升的电压使得电子吸附能力对于电荷吸附能力要更高,所以反向器链脉冲宽度较短的时间段在电流脉冲和电荷收集量均较高的情况下;(5)经典的保护漏稳定性结构已经不再适用基于更高集成度及工艺节点要求较高的半导体器件。

参考文献:[1]刘必慰.集成电路单粒子效应建模与加固方法研究[D].国防科学技术大学,2009.[2]林子壬.纳米集成电路单粒子瞬变中电荷收集机理及加固方法研究[D].国防科学技术大学,2013.[3]戴然.单粒子翻转效应的模拟和验证技术研究[D].电子科技大学,2013.[4]魏志超.InPHBT器件单粒子效应研究[D].西安电子科技大学,2014.[5]刘真.标准单元抗单粒子瞬态效应版图加固技术与验证方法研究[D].国防科学技术大学,2011.[6]G.I. Zebrev,K.S. Zemtsov. Multiple cell upset cross-section modeling:A possible interpretation for the role of the ion energy-loss straggling and Auger recombination[J]. Nuclear Inst. and Methods in Physics Research,A,2016,827.[7]BenGuang Han,ZhongJie Guo,XiHu Wang,LongSheng Wu,YouBao Liu.A radiation-hardened-by-design technique for suppressing SET in charge pump of PLL frequency synthesizer[J]. Science China Technological Sciences,2013,562.[8]Enrico Costenaro,Dan Alexandrescu,Kader Belhaddad,Michael Nicolaidis.A Practical Approach to Single Event Transient Analysis for Highly Complex Design[J]. Journal of ElectronicTesting,2013,293.[9]H.-B. Wang,M.-L. Li,L. Chen,R. Liu,S. Baeg,S.-J. Wen,R. Wong,R. Fung,J.-S. Bi. Single Event Resilient Dynamic Logic Designs[J]. Journal ofElectronic Testing,2014,306.。

相关文档
最新文档