低速率声码器芯片设计
基于ARM的低速率语音编码的研究与设计
２ 低速 率语 音编码 的算法
用谐 波编码方 法合 成语音 能够很 好地模拟 语音 的时域 或者是频 域特征 。而 且谐波编 码方法 能够直 接调节 合成语 音 的频 域特征 参数而 不用 像Ｃ Ｌ 、Ｍ Ｌ 编 码算 法那 样需要 ＥＰ ＥＰ 控 制带通 滤波器 的系数 。最初 的一些 谐波编 码算法 虽然能 够准 确地 控制谐 波 的幅度 、相 位 以及 频率参 数 ，但 是编码 端 必须传 送的一 些附加 参数会 增加编码 的 比特 数 。为 了减 少编 码端所要传送 的参数个数 ，一 种基于Ｃ Ｗ 音编译码算 Ｓ语 法 被提 出。该算 法通过 叠加一 组正弦 波来合 成语音 ，这组 正 弦波 的频率是基 音频 率的整 数倍数 ，它们 的幅度 、相位 和频 率都是时变 的。合成语音信 号Ｓ ｔ 可 以用公 式 （ ． ） （） ２ １
ｆｎ ａ ｎａ ｅ ｕ ｎ ｙＡ ｄｔｉｐ ｏ ｅｓ ｓ ｅｆｒ ｄｂ ｅｎ ｌ Ｍ ９ ０ Ｉ ｕｉ Ｓ Ｃ２ ｌ ｆ ａ ｕ ｇ ． ｕ ｄ ｍｅ ｔｌｒｑ ｅ ｃ ．ｎ ｓ ｒ ｃ ｓ ｗａ ｒｏｍｅ ｙｋ ｒ ｅＡＲ ｆ ｈ ｐ ２ Ｔ（ ｓ ｔ ｍｐ ３ ４ ０ｏ ｍｓ ｎ ） Ｓ Ｓ Ｋｅ ｒ ｓｌｗ ｉ ｒ ｔ ｅ ｃ ｏ ｉ ｇ Ｃ Ｗ ｄ ｎ ｌ ｏ ｉ ｍ； Ｓ Ｏ； ｅ ｓｅ Ａ Ｍ ｙｗｏ ｄ ： ｂｔ ａｅｓ ｅ ｈ ｃ ｄ ｎ ； Ｓ ｃ ｉ ｇａｇ ｒ ｈ Ｍ Ｖ ｅ ｏ ｐ ｏ ｔ ｍｂ ｄ ｓ ｔ ｍ； Ｒ ｙ
一种基于MELP的600b_s极低速率语音编码
2009年第07期，第42卷 通 信 技 术 Vol.42，No.07,2009 总第211期Communications Technology No.211,Totally一种基于MELP的600b/s极低速率语音编码马庆利①，季新生①，张连海①，刘成群②(①解放军信息工程大学 信息工程学院，河南 郑州 450002；②中国人民解放军69015部队，新疆 乌鲁木齐 830000)【摘 要】为满足无线通信的要求，文中在传统的MELP的基础上，提出了一种速率为600b/s的语音编码算法。
该算法利用帧间冗余，把连续的4帧构成一个超级帧进行联合量化。
对线谱对采用两帧联合量化、双向线性内插技术，对能量参数采用分离均值矢量量化等技术。
仿真实验证明该语音编码算法有较好质量。
【关键词】语音编码; 多帧联合量化; 超级帧【中图分类号】TN912.3【文献标识码】A【文章编号】1002-0802(2009)07-0268-03A New 600b/s Very Low Bit-Rate Speech Coder Based on MELPMA Qing-li①， JI Xin-sheng①，ZHANG Lian-hai①，LIU Cheng-qun② (①Institute of Information Engineering, Information Engineering University, Zhengzhou Henan 450002, China;②PLA Unit 69015 Urumchi Xinjiang 830000, China)【Abstract】In order to meet the needs of wireless communication, a new 600b/s speech coding algorithm based on MELP(mixed excitation linear prediction) is proposed and implemented in this paper. In this algorithm the four consecutive MELP frames are grouped into a superframe and jointly quantized by utilizing the inter-frame redundancy properties. The algorithm uses such techniques as two-frame LSP(Linear Spectrum Pair）joint quantization and bidirectional prediction in LSP quantization, mean-removed vector quantization for gain parameters etc. Simulation results indicate that the proposed coder is of fine quality.【Key words】speech coding; multi-frame joint quantization; superframe0 引言在短波通信、卫星通信中由于受到信道质量和费用问题，不宜采用扩大通信信道的带宽来增大通信容量，特别是在强大人为干扰下或环境噪声极强条件下的军事通信、数字语音保密通信等，极难新建或扩展信道，在这种情况下，极低速语音编码成为唯一选择。
一种基于AMBE_2000芯片的低速声码器设计_李振国
一种基于AMBE-2000芯片的低速声码器设计李振国1,李 鑫2,牛占冀3(1.中国电子科技集团公司第五十四研究所,河北石家庄050081;2.驻5460厂军事代表室,河北石家庄050081;31河北省信息产业厅,河北石家庄050051)摘 要 AMBE-2000是一款性能优良的低速话音编解码芯片。
论述了一种基于AMBE-2000芯片的低速声码器的设计方法。
简要介绍了AMBE-2000的组成、功能特点和通信格式,分析了声码器的设计要点,阐述了声码器的工作原理,并给出了声码器的硬件、软件设计及实现方法。
该声码器在实际应用中获得了满意效果。
关键词 声码器;AMBE-2000;语音压缩中图分类号 TN912 文献标识码 A 文章编号 1003-3106(2008)01-0055-03The Design of a Low Data Rate Vocoder Based on AMBE-2000ChipLI Zhen -guo 1,LI Xin 2,NI U Zhan -ji 3(1.The 54th Resea rch Institute o f CETC,Shijia z huang H ebei 050081,China;itary Delegate Chamber o f 5460Factory ,Shi j iazhuang H ebei 050081,China;3.De p artment of In f ormation Industry o f Hebei Pr ovince,Shijiazhuang Hebei 050051,China)Abstract AMBE-2000vocoder chip is a high -performance speech compression coder in low data rate.T he design of a low data rate vocoder based on AMBE-2000chip is introduced.The components 、features 、com municational format about AMBE -2000chip is briefly introduced.The key points to desi gn vocoder are described.And the theory of operation is expounded.Finally the design and i mplementationmethods of hardware and software are presen ted.This vocoder has achieved satisfactory results in practical application.Key words vocoder;AMBE-2000;speech compression收稿日期:2007-05-200 引言在数字通信系统中,语音通信很重要,其性能直接关系到整个通信系统的工作质量。
一种新型极低比特率声码器在音素HMM语音识别中的应用
一种新型极低比特率声码器在音素HMM语音识别中的应用李颖;张有为
【期刊名称】《五邑大学学报（自然科学版）》
【年(卷),期】1999(013)004
【摘要】音素ＨＭＭ语音识别是当前语音识别领域的一个热点。
本文在简单介绍音素识别的相关理论后，着重讨论了一种新的极低速率语音编解码器的原理，方法和在音素识别上的应用，最后给出相关的实验结果。
【总页数】5页(P37-41)
【作者】李颖;张有为
【作者单位】五邑大学为电子与信息工程系;五邑大学为电子与信息工程系
【正文语种】中文
【中图分类】TN912.34
【相关文献】
1.一种CDHMM/MLP混合模型及其在语音识别中的应用 [J], 史笑兴;顾明亮;王太君
2.一种高质量的极低比特率声码器 [J], 张志伟;吴家安
3.一种高质量的极低比特率声码器 [J], 张志伟;吴家安
4.矢量量化法用于改进的多带激励声码器一种极低比特率语音编码方案 [J], 刘波涛;匡镜明
5.一种新型的滤波器组在水声应答器中的应用 [J], 彭会斌
因版权原因，仅展示原文概要，查看原文内容请购买。
基于AMBE-2000的低速声码器设计与实现
Ａ Ｅ ２ ０ 芯 片电路可以被视为 ２ ＭＢ 一 ００ 个独立 的部分 ， 即编码 器和译码器。编码器接收采样 率为８ ｓｓ ｋｐ 的话音数据流 ， 以较 并 高 的速率输 出数据 流到传 输通道上。相反 ， 码器接收从传输 译 通道上传送的数据流合成出 ８ ｓｓ ｋｐ 话音数据流。Ａ Ｂ 一 ０ ０ Ｍ Ｅ ２ ０ 基 本工作 原理如图 １ 所示 。
音数据送入信道 ， 发送给接收端 ， 接收端收到的语音数据必须加
上数据帧头后才能送给译码 器进行译码。
在 本 系统 中 ， Ａ Ｅ ２０ 设 置 为 主 动帧 模 式 。在 整 个 系 将 ＭＢ 一 ０ ０
统工作 之前 ， 要对 Ａ Ｅ ２０ 进行复位 ， ＭＢ 一 ０ ０ 复位时间不少 于５ ， ０８ 在复位信号 出现上升沿 ９ ｍ 后 ， ５ ｓ 电路才开始处理 Ｔ Ｖ ２ Ａ Ｃ ０ Ｌ ３ ０ Ｉ １ 芯片的语音信号。在本系统中， 采用高性能和低噪声的 ３６ ８ 放大 器， 通过可调电位器 ， 调整输出语音信号的增益。 在系统工作时 ， 首先将模拟话音信号经放 大器放 大后送入 到 Ａ／ Ｄ芯 片 中 ， 行 Ａ／ 进 Ｄ变 换 ， 到 较 高 的 信 噪 比 。 得 Ｔ Ｖ ２Ａ Ｃ ０ Ｌ ３ ０ Ｉ １ 芯片输 出的是 ８ ｓｓ ｋｐ 的语音采集信号 ， 通过硬件管 脚 Ｒ Ｔ ＿ Ｅ 可以选择 Ａ Ｅ ２０ 的信息速率 ， ＭＢ 一 ０ ０ ＡＥＳＬ ＭＢ 一 ０ ０ 将Ａ Ｅ ２０
接下来 的 １ 帧数据 删除 ， 即第 ４ 帧数据不再传输 。因此 总的数 ９ 据 量就没有增 加 ， 这样就可 以以 １ ０ ｂ ｓ ０ ｐ 的速率传 输数据了。 ２
３接收端系统原理 。天线接 收到的是 １ ０ ｂ ｓ ． ０ ｐ 的语音数据 ２ 信 息和 同步位信息 的总 和。每 帧语音 数据后 有 ｌｉ的同步数 ｂｔ
uCOS-II设计的低速率语音编码器系统
uC/OS-II设计的低速率语音编码器系统TI公司的定点DSP处理芯片TMS320C54X是目前应用比较广泛的一种DSP芯片，具有功耗低、运行速度快等优点，适合低速率语音编码的应用。
uC/OS-II是一种免费应且源代码公开的实时内核，经过多年的实际应用，显示出强大的功能和巨大的商业价值。
本文实现了uC/OS-II在TMS320C54X上的移植，并提出了在uC/OS-II的平台上的低速率语音编码器的系统设计方案。
随着数字信号处理技术的发展，越来越多的数字信号处理芯片应用于各行各业。
但是，以往多数的DSP 系统是基于流程图的设计方法，该方法设计的程序稳定性不高，流程中任意一个环节出错都将导致系统崩溃甚至死机。
使用RTOS将对系统的稳定性有很大的改善。
使应用模块化，可极大提高程序的可读性、可扩展性和可移植性。
uC/OS-II在TMS320C54X上的移植要实现uC/OS-II的移植，主要改写以下三个文件OS_CPU.H文件包括定义数据类型、代码值界区的中断控制、堆栈增长方向变量、任务切换函数定义和变量声明。
TMS320C54X中的堆栈数据类型为16位，定义为：typedef unsigned int OS_STK在TMS320C54X中所有的堆栈都必须用OS_STK声明。
RTOS在进入系统临界区之前必须关闭中断，退出临界区后再打开中断。
uC/OS-II定义了两个宏来关闭/打开中断：OS_ENTER_CRITICAL()和OS_EXIT_CRITICAL()。
用OS_STK_GROWTH来设置，OS_STK_GROWTH为0表示堆栈从低地址向高地址递增；OS_STK_GROWTH为1表示堆栈从高向低地址递减，TMS320C54X中，堆栈地址是由高向低递减的。
在uC/OS-II中，OS_TASK_SW()用来实现任务切换。
OS_TASK_SW()函数模拟一次中断过程，在中断返回时进行任务切换。
另外，还声明了一个8位变量，用来调用DOS的时钟节拍函数，在TMS320C54X中应该屏蔽掉。
低码率语音编码MELP的SOPC实现
低码率语音编码MELP的SOPC实现李锐【摘要】讨论了低码率语音编码MELP的编解码过程,有效降低了语音编码码率并能使说话者个人语音特征减弱,特别适合需要弱化说话者语音特点的场合.给出了其FPGA的硬件实现框图,据此可进行具体的硬件设计.同时给出了MELP编解码框图,可用于进一步的软件编制.【期刊名称】《微型机与应用》【年(卷),期】2010(029)007【总页数】3页(P18-20)【关键词】MELP;NIOS Ⅱ;SOPC【作者】李锐【作者单位】南京邮电大学,电子科学与工程学院,江苏,南京,210003【正文语种】中文【中图分类】TN912.34语音编码技术在当今数字通信尤其在无线系统中发挥着越来越重要的作用。
利用语音编码技术可有效降低信息存储量、提高信道利用率。
混合激励线性预测(MELP)语音编码算法能在较低码率下提供较高的语音质量、自然度和清晰度，已成为美国国防部新的2.4 Kb/s的语音编码标准。
Nios II处理器是Intel公司为Altera公司推出的32位精简指令处理器软核。
在Altera公司推出的软件SOPC中加载Nios II软核和相应的外围接口以及与定义相应的自定义指令，对设计进行综合，下载到FPGA中就可以方便地实现一个具有高速DSP功能的嵌入式处理器[1]。
由硬件实现复杂的算法通常比软件实现更高效。
利用Altera公司的Nios II嵌入式处理器的定制指令，可以把用户自定义的功能直接添加到Nios II CPU的算术逻辑单元(ALU)中，以加快专项任务的执行速度。
自定义指令的优势就在于可以将程序代码中的瓶颈部分改用硬件指令支持，用自定义的指令使程序得到加速。
1 MELP的构成MELP声码器的采样率为8 kHz，每个样点值用16 bit量化，每 180个样点为 1帧，帧长 22.5 ms，每帧量化 bit数为 54 bit，总的速率为 2.4 Kb/s。
MELP声码器是建立在传统的二元激励LPC模型基础上，采用了混合激励、非周期脉冲、自适应谱增强、脉冲整形滤波和傅氏级数幅度值等5项新技术，使得合成语音能更好地拟合自然语音。
低速声码器的发展概况
声码器技术的发展学院:班级:姓名:学号：指导教师：摘要语音编解码技术的迅速发展，使中低速率语音编码技术广泛应用于现代移动通信。
声码器特别适用于以低比特率为首要条件的通信场合，较典型的应用包括标准电话信道上的保密语言传输和小型化数字存贮器中的语言存贮。
在某些长距离无线通信中，人们宁可使用声码器而不愿意用目前音质低劣的模拟传输系统。
目前，质量令人满意的实用语言编码器的比特率下限为2400bps,这个比特率是由线性预测编码和通道话音编码获得的。
现在正在进行大量的研究工作，其目的是要获得低于2400bps的比特率而乂要使语言质量不下降或下降很少。
这个研究课题是一个既基本乂具有实用价值的课题。
声码器正向着速率更低、语音质量更好，延时更短，算法更复杂，抗干扰能力更强，带宽要求更小的方向发展。
本文主要介绍国外声码器的发展概况、若干种低速声码器的技术原理和结果，并推测未來的工作。
关键字：声码器发展、线性预测编码、低比特率—、引言自首次成功地尝试建造一台能够模拟人声的机器以来，己经大约有两百年了。
两百年中中人们曾建造了各种各样的这类机器，成功的情况也各不相同，年轻时的贝尔和他的兄弟就曾致力于建造一台这样的机器，但取得实质性的进展却是电子系统问世之后的事。
1939年纽约世界博览会上，一项叫做“语言合成器”（Voder）的发明引起了轰动。
这个语言合成器实质上是一台电子器件，它通过完全的电子方式分析人类的语言，然后乂把它综合出来。
该系统后來称之为“声码器”（话音编码器），声码器标志了语言编码新纪元的开始，声码器这个名词也一直沿用至今而作为一大类系统的属名o近年来，声码器的研究变得日益重要了，这在很大程度上取决于数字化技术和语言编码的大规模应用。
语言数字化有两种根本不同的途径，一种称之为波形编码，另一种称之为参数编码。
实现参数编码的硬件就是声码器。
目前，降低比特率是一个有重大意义的研究课题，为降低声码器的比特率而釆取的所有方式都是利用了如下三个基本思想中的一个、两个或三个。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
低速率声码器芯片设计郭从征*,王 沁(北京科技大学 北京 100083)摘 要:本文针对清华大学研制的SELP 低速率语音编解码算法设计出一款声码器芯片)))TR600,TR600声码器芯片的核心部件是它的语音编解码处理器。
该处理器采用软件和硬件协同设计的方法使芯片面积和运算速度达到最佳平衡点,在20MH z 低主频下实现了即时语音通信。
关键词:声码器;SELP ;语音编码;语音解码;处理器中图分类号:TP368.1文献标识码:A 文章编号:1008-911X(2005)04-0021-04Low Velocity Vocoder Chi p D esignGUO C ong -zheng ,W ANG Q i n(U n i vers it y of Sci en ce and T echnol ogy Be iji ng ,Be iji ng 100083,Ch i na)Abstract :Th is paper a i m ed at the SELP lo w -ve l o c ity vocoder arith m etic developed by Tsi n ghua u -n i v ersity designed a vocoder ship na m ed TR600.The core co m ponen t ofTR600is its speech vocederprocessor .Th is processor is designed w ith t h e so ft w are and hard w are ba lance-design -m ethod tom ake the area o f chip and opera tion speed reach the opti m al co m b i n ation .A t the lo w frequency of20MH z t h e c h ip realized the speech rea l ti m e correspondi n g .K eyw ords :vocoder chip ;SELP ;speech encoder ;speech decoder ;processor前言语音传输是目前最主要也是最普遍的通信传输服务。
有限的带宽和使用者的增加促使语音编码速率不断降低。
随着编码速率的降低,语音的品质就只能由更复杂的算法来维持,这使得即时实现语音编码相当困难。
随着语音编码技术的诞生与发展,到上世纪三十年代人们提出了脉冲编码原理(PC M )[7]和声码器(V ocoder)[7]两个重要概念,从此语音编码技术一直沿着这两个方向发展,即语音信号的波形编码和语音信号的参数编码。
本文所讨论的声码器芯片所使用的SELP 语音编解码算法属于参数编码范畴,是一种典型的声码器[7]算法。
该算法以被列入我国军用电台语音编码标准。
目前低速率(4Kbps 以下)声码器算法是语音通信领域中研究的热点,有着广泛的应用需求。
由清华大学微波和数字通信国家重点实验室研制的SELP(S ine Excitation L inear P red iction )声码器算法,在正弦激励线性预测模型的基础上,引入了多帧参数联合矢量量化[7]方法,进一步压缩帧间冗余,在0.6Kbps收稿日期:2005-10-06*作者简介:郭从征(1980-),男,汉族,硕士生,计算机系统结构专业。
第20卷 第4期2005年12月河北工业大学成人教育学院学报Journal o fA dult Educa tion Schoo l o fH ebei Un i v ers it y o f T echno logy V o.l 20N o .4Dec .200522河北工业大学成人教育学院学报2005年的极低编码速率下,获得了很好的重建语音质量。
伴随着算法编码速率的降低,算法的复杂度急剧上升,使得单靠软件方法来实现即时语音编码有相当难度。
本文所讨论的TR600声码器芯片正是为实现SELP算法的实时通信而设计的专用芯片,语音编解码算法逻辑化实现后,其处理数字语音的速度将明显快于用软件实现,可靠性也优于用软件实现。
1声码器芯片处理器结构及功能TR600声码器芯片由一个PC M接口、一个RS232接口和TR600语音编解码专用处理器组成。
当对语音信号进行编码时,PC M端为输入端,将采样数据送入处理器进行语音分析和参数量化,量化结果经由RS232端送入信道。
当对语音信号进行解码时,RS232端将信道上的数据接收后送处理器进行参数重建和语音合成,由PC M端将合成的语音信号输出。
TR600声码器芯片的核心部件是它的语音编解码处理器。
处理器由控制器、运算器和存储器组成,采用软件、硬件协同设计的方法。
SELP算法通过软件编程的形式存放于存储器中,控制器和运算器采用硬件逻辑化的设计方法以实现中央处理器的功能。
处理器电路设计中,针对SELP算法中存在大量向量运算的特点在乘法器中设置了相应的乘累加单元。
针对算法中的/人造浮点0的特点设计了相应的四级ALU结构,AL U的第一和第四级用于对准小数点,第二和第三级用于运算;同时四级ALU的最大延时正好与乘法器的最大延时相当,有效地利用了每个时钟周期。
针对算法中存在大量函数调用的特点,在寄存器堆中设计了多层重叠寄存器窗口。
针对算法中存在大量循环的特点设计了支持嵌套循环的程序控制器。
为了在在较低主频下完成运算量和数据量极大的SELP算法,TR600处理器的设计考虑了最大的并行性。
在空间并行方面,运算器中设置了两个AL U单元、两个乘法(含乘累加)单元和38个通用寄存器以满足并行计算;8块数据存储器的存储器体系、多路数据通路的结构以满足并行供数的要求。
在时间并行方面,设计了三级流水线结构:取指,译码,执行;使每条指令单周期内即可完成。
针对SELP算法每条语句的特点(SELP算法由C语言写成)和处理器结构的特点设计了可变长指令字结构的指令系统,指令字长度分为16位、32位、48位、64位、128位、192位,256位等7种规格,每种规格又提供多种指令格式,既提供了算法中所用到的基本操作,又满足了程序并行性的需要。
同时处理器中执行部件的每个微操作的控制信号线都是可见的,编程人员可以直接用微操作组成自己需要的微指令,用组成的微指令编程;使得编程具有很大的灵活性,可以编出硬件资源利用率极高的程序。
处理器体系结构如图1所示。
1.1处理器各部件及主要特性:运算部件:由两个ALU单元、两个多功能乘法单元、一个除法/位运算混合单元和一个比较置数单元等6个功能单元构成,各功能单元都接有运算结果寄存器;6个功能单元可以并行工作;通过四级ALU 的组合,ALU单元可以单周期内完成78种算术逻辑运算,乘法单元可以在单周期内完成包括16位乘累加等复杂运算在内的9种32位/16位定点乘法运算。
寄存器堆:由38个32b it的通用寄存器组成,分为3层,采用寄存器窗口方式实现函数调用;寄存器堆有两个读端口和两个写端口,可同时对4个寄存器进行操作(两读两写);每个寄存器又可以分成两个16bit的寄存器来使用。
存储器:由5块单端口DRAM和3块FLAS H组成;5块2K@16b it的DRAM用于存放中间计算结果和临时数据;3块16K@16b it的FLAS H用于存放程序和码本。
数据寄存器:共8个,由8块存储体的端口寄存器组成,用以暂存从存储器中取出的数据。
存储器控制部件:由3个地址生成部件、6个地址寄存器、7个存取部件(完成LOAD和STORE功能)和两条存数数据通路组成;可同时实现改写3个地址寄存器,读7块存储体,写任意两块DRAM;数据并行度极高。
图1 TR600语音编解码处理器体系结构图程序控制部件:由一个比较跳转单元(包含无条件跳转)、两个循环控制单元和一个程序调用单元构成;可以实现程序的分支结构、循环结构(包括循环嵌套),以及函数的调用和寄存器堆换层等功能。
程序计数器和状态寄存器也在该部件中。
数据总线:由6条独立的32位数据通路组成,可同时传输6路32位数据;每条数据通路亦可分为两条16位数据线,用以传输16位数据。
此6条数据通路主要用于运算部件的各个源操作数的来源选通,部分线路也可用于各功能部件之间的数据通信。
内部数据通路:用以实现运算部件、通用寄存器堆、数据寄存器组、存储器控制部件、程序控制部件之间的数据通信。
指令C atch:由一块4K @64b it 的DRAM 组成,当程序运行时,为了加速程序的执行速度,用以暂存FLASH 中的程序。
该DRAM 的访问周期只有处理器主时钟周期(50ns)的四分之一,因此在一个主时钟周期内可以分4次从中读出一条256b it 的指令。
指令寄存器:一个256b it 的寄存器,用以寄存指令Catch 中的指令。
译码器:对指令进行译码,产生对各执行部件的微操作控制信号以及各执行部件运行时所需的立即数;内含译码结果寄存器,用以暂存译码结果。
多种操作数寻址方式:隐含寻址、立即寻址、直接寻址、寄存器寻址、寄存器间接寻址。
1.2 TR600语音编解码程序执行过程:处理器芯片上电后首先进行初始化操作,TR600语音编解码程序由FLAS H 导入到指令C atch ,程序控制部件中的PC 寄存器初始化为指令C atch 首地址,之后便由PC 寄存器顺序寻址指令C atch ,取指令到指令寄存器并译码执行;PC 寄存器的值由程序控制部件进行修改。
PC 寄存器的时钟控制信号频率是处理器主时钟频率的4倍(与指令Ca tch 的时钟相同),因此可在一个主时钟周期内读取4次指令Catch ,即可在一个主时钟周期内完成取指256bit 长度以内的指令。
2 TR 600声码器芯片性能指标主频:20MH z ;工艺:0.25L m;规模:18.5平方毫米;23第4期 郭从征,王 沁低速率声码器芯片设计程序容量:共计2.25K条指令,合11.49K@16b i,t3.15@64bit(长度小于64bit的指令按64b it计)。
语音数据格式:8000H z采样频率,16bit线性量化。
完成一次编解码全过程的时间约束:75m s内完成;20MH z主频下75m s可以提供的有效时钟沿:150万个;完成一次编解码全过程需要的最大周期数:不大于112万;芯片处理结果与在VC下运行SELP算法的运行结果的对比:完全一致;芯片处理结果与在DSP(500MH z,TI,C6000)下运行SELP算法的运行结果对比:完全一致。
图2为仿真波形图,上半部分为原始语音波形,下半部分为经过TR600语音编解码芯片后的语音波形。