第16讲 毛刺问题和时钟问题
门控时钟
整个设计项目都采用外部的全局时钟是不可能 或不实际的。PLD具有乘积项逻辑阵列时钟 （即时钟是由逻辑产生的），允许任意函数单 独地钟控各个触发器。然而，当你用阵列时钟 时，应仔细地分析时钟函数，以避免毛刺。
通常用阵列时钟构成门控时钟。如果符合下述条件， 门控时钟可以象全局时钟一样可靠地工作： 1.驱动时钟的逻辑必须只包含一个“与”门或一个 “或”门。如果采用任何附加逻在某些工作状态下， 会出现竞争产生的毛刺。 2.逻辑门的一个输入作为实际的时钟，而该逻辑门的 所有其它输入必须当成地址或控制线，它们遵守相对 于时钟的建立和保持时间的约束。
不可靠的门控时钟
计数器给出的多个输入起到时钟的作用，这违反了可 靠门控时钟所需的条件之一。在产生RCO信号的触发 器中，没有一个能考虑为实际的时钟线，这是因为所 有触发器在几乎相同的时刻发生翻转。而我们并不能 保证在PLD/FPGA内部QA,QB,QC到D触发器的布线 长短一致，因此，如 图5 的时间波形所示，在器从3 计到4时，RCO线上会出现毛刺（假设QC到D触发器 的路径较短，即QC的输出先翻转）。
两个不同源时钟，一个为3MHz，一个为 5MHz，不同的触发器使用不同的时钟
同步化任意非同源时钟
引入一个20MHz时钟，将3M和5M时钟同步化
需要特别关注的信号
时钟信号 清除和置位信号
–
–
正如使用时钟那样，最好的清除和置位是从器件的引脚直接 地驱动。有一个主复位Reset引脚是常用的最好方法，主复位 引脚给设计项目中每个触发器馈送清除或置位信号。几乎所 有PLD器件都有专门的全局清零脚和全局置位。如果必须从 器件内产生清除或置位信号，则要按照“门控时钟”的设计 原则去建立这些信号，确保输入无毛刺。 若采用门控清除或者门控置位，则单个引脚或者触发器作为 清除或置位的源，而有其它信号作为地址或控制线。在清除 或复位的有效期间，地址或控制线必须保持稳定。决不能用 多级逻辑或包含竞争状态单级逻辑产生清除或置位信号。
无静态险象的多级时钟
不同的系统需要采用不同的方法去除多级时 钟，并没有固定的模式。
行波时钟
即一个触发器的输出用作另一个触发器的时钟 输入。 如果仔细地设计，行波时钟可以象全局时钟一 样地可靠工作。 行波时钟使得与电路有关的定时计算变得很复 杂。 行波时钟在行波链上各触发器的时钟之间产生 较大的时间偏移，并且会超出最坏情况下的建 立时间、保持时间和电路中时钟到输出的延时， 使系统的实际速度下降。
我们在使用分立元件设计数字系统时，由于 PCB走线时，存在分布电感和电容，所以几纳 秒的毛刺将被自然滤除，而在PLD内部决无分 布电感和电容，它们被完整的保留并向下一级 传递，所以在PLD/FPGA设计中，竞争和冒险 问题将变的较为突出。
存在逻辑冒险的电路示例
从仿真波形可以看出，“A、B、C、D”四个输入信号 经过布线延时以后，高低电平变换不是同时发生的， 这导致输出信号“OUT”出现了毛刺。 我们无法保证所有连线的长度一致，所以即使四个输 入信号在输入端同时变化，但经过PLD内部的走线， 到达或门的时间也是不一样的，毛刺必然产生。 可以概括的讲，只要输入信号同时变化，（经过内部 走线）组合逻辑必将产生毛刺。 将它们的输出直接连 接到时钟输入端、清零或置位端口的设计方法是错误 的，这可能会导致严重的后果。 所以我们必须检查设 计中所有时钟、清零和置位等对毛刺敏感的输入端口， 确保输入不会含有任何毛刺
时钟问题
全局时钟
–
在PLD/FPGA设计中最好的时钟方案是：由专用的 全局时钟输入引脚驱动的单个主时钟去钟控设计项 目中的每一个触发器。只要可能就应尽量在设计项 目中采用全局时钟。PLD/FPGA都具有专门的全局 时钟引脚，它直接连到器件中的每一个寄存器。这 种全局时钟提供器件中最短的时钟到输出的延时。
冒险往往会影响到逻辑电路的稳定性。时钟端口、清 零和置位端口对毛刺信号十分敏感，任何一点毛刺都 可能会使系统出错，因此判断逻辑电路中是否存在冒 险以及如何避免冒险是设计人员必须要考虑的问题。 判断一个逻辑电路在某些输入信号发生变化时是否会 产生冒险，首先要判断信号是否会同时变化，然后判 断在信号同时变化的时候，是否会产生冒险，这可以 通过逻辑函数的卡诺图或逻辑函数表达式来进行判断。
手工修改电路来去除毛刺。我们通常使用“采 样”的方法。 一般说来，冒险出现在信号发生电平转换的时 刻，也就是说在输出信号的建立时间内会发生 冒险，而在输出信号的保持时间内是不会有毛 刺信号出现的。如果在输出信号的保持时间内 对其进行"采样"，就可以消除毛刺信号的影响。
采样方法一：在输出信号的保持时间内，用一 定宽度的高电平脉冲与输出信号做逻辑“与” 运算，由此获取输出信号的电平值。 缺点是必须人为的保证sample信号必须在合 适的时间中产生
多时钟系统
许多系统要求在同一个PLD内采用多时钟。最 常见的例子是两个异步微处理器器之间的接口， 或微处理器和异步通信通道的接口。由于两个 时钟信号之间要求一定的建立和保持时间，所 以，上述应用引进了附加的定时约束条件。它 们也会要求将某些异步信号同步化。
具有同步寄存器输出的多时钟系统
如果CLK_A和CLK_B是相互独立的，则 REG—A的输出必须在它馈送到1REG_B之前， 用REG_C同步化
如何处理毛刺
在数字电路设计中，常常采用格雷码计数器取 代普通的二进制计数器，这是因为格雷码计数 器的输出每次只有一位跳变，消除了竞争冒险 的发生条件，避免了毛刺的产生。
D触发器的D输入端对毛刺不敏感。 根据这个 特性，我们应当在系统中尽可能采用同步电路， 这是因为同步电路信号的变化都发生在时钟沿， 只要毛刺不出现在时钟的沿口并且不满足数据 的建立和保持时间，就不会对系统造成危害。 （由于毛刺很短，多为几纳秒，基本上都不可 能满足数据的建立和保持时间）
组合逻辑输出
–
当PLD输出引脚给出系统内其它部分的边沿敏感信 号或电平敏感信号时，这些出信号必须象内部时钟、 清除和置位信号一样小心地对待。只要可能就应在 PLD输出端寄存那些对险象敏感的组合输出。如果 你不能寄存险象敏感的输出，则应符合“门控时钟” 中讨论的门控时钟的条件。决不能用多级逻辑驱动 毛刺敏感的输出。
不同源时钟
当系统中有两个或两个以上非同源时钟的时候， 数据的建立和保持时间很难得到保证，最好的 方法是将所有非同源时钟同步化。 使用PLD内部的锁项环（PLL或DLL）是一个 效果很好的方法，但不是所有PLD都带有PLL、 DLL，而且带有PLL功能的芯片大多价格昂贵， 所以除非有特殊要求，一般场合可以不使用带 PLL的PLD。 这时我们需要使用带使能端的D 触发器，并引入一个高频时钟。点，在输出信号的保持时间内， 用触发器读取组合逻辑的输出信号，这种方法 类似于将异步电路转化为同步电路。
在仿真时，我们也可能会发现在FPGA器件对 外输出引脚上有输出毛刺，但由于毛刺很短, 加上PCB本身的寄生参数,大多数情况下,毛刺 通过PCB走线,基本可以自然被虑除，不用再 外加阻容滤波。
FPGA中的冒险
信号在FPGA器件内部通过连线和逻辑单元时，都有 一定的延时。延时的大小与连线的长短和逻辑单元的 数目有关，同时还受器件的制造工艺、工作电压、温 度等条件的影响。信号的高低电平转换也需要一定的 过渡时间。由于存在这两方面因素，多路信号的电平 值发生变化时，在信号变化的瞬间，组合逻辑的输出 有先后顺序，并不是同时变化,往往会出现一些不正确 的尖峰信号，这些尖峰信号称为"毛刺"。如果一个组 合逻辑电路中有"毛刺"出现，就说明该电路存在"冒险"。
第16讲 毛刺问题和时钟问题
和可靠性有关的几个概念
建立时间和保持时间
建立时间（setup time）是指在触发器的时钟信号上 升沿到来以前，数据稳定不变的时间，如果建立时间 不够，数据将不能在这个时钟上升沿被打入触发器； 保持时间（hold time）是指在触发器的时钟信号上升 沿到来以后，数据稳定不变的时间， 如果保持时间不 够，数据同样不能被打入触发器。 数据稳定传输必须满足建立和保持时间的要求，当然 在一些情况下，建立时间和保持时间的值可以为零。
与门门控时钟
或门门控时钟
这两个设计项目的地址线必须在时钟保持有效 的整个期间内保持稳定(nWR和nWE是低电平 有效)。如果地址线在规定的时间内未保持稳 定，则在时钟上会出现毛刺，造成触发器发生 错误的状态变化。 数据引脚D[1．．n]只要求在nWR和nWE的有 效边沿处满足标准的建立和保持时间的规定。
“与”门门控时钟转化成全局时钟
地址线在控制D触发器的使能输入，许多PLD 设计软件都提供这种带使能端的D触发器。当 ENA为高电平时，D输入端的值被钟控到触发 器中：当ENA为低电平时，维持现在的状态。
定时波形表明地址线不需要在nWR有效的整 个期间内保持稳定；而只要求它们和数据引脚 一样符合同样的建立和保持时间，这样对地址 线的要求就少很多。
异步输入信号
–
– – –
按照定义，异步输入不是总能满足(它们所馈送的 触发器的)建立和保持时间的要求。因此，异步输 入常常会把错误的数据锁存到触发器，或者使触发 器进入亚稳定的状态,在该状态下，触发器的输出 不能识别为l或0。如果没有正确地处理，亚稳性会 导致严重的系统可靠性问题。 附加触发器同步使能信号的方法 通常，为避免亚稳性问题，决不能把一个异步信号 输出到器件内两个或更多的触发器中。 寄存异步输入信号
用计数翻转型触发器构成异步计数器时常采用 行波时钟，一个触发器的输出钟控下一个触发 器的输入
免毛刺时钟切换电路设计方法
免毛刺时钟切换电路设计方法基于网上资料整理，并进一步作了分析。
这篇文章讲述了时钟切换的时候毛刺(glitch)带来的危害，以及如何设计防止毛刺发生的时钟切换电路。
但是没有讲到电路设计的构思从何而来，大家看了之后知道直接用这个电路，但是假如不看这篇文章，自己从头设计还是无从下手。
在这里，我换另外一个角度，通过电路设计技巧来阐述防毛刺时钟切换电路的设计思路。
希望看过之后，不用参考文章就能够自己设计出这个电路。
对于一个时钟切换电路，输入两个异步时钟clk0、clk1，以及一个选择信号sel。
(1) 假设不考虑glitch，直接使用Mux就可以完成切频。
电路如下：由于clk0/clk1/sel之间是异步关系，时钟切换会发生在任意时刻，有一定的概率会发生glitch. glitch的危害文章里已经详述，这里不再重复。
Glitch可能导致无法满足setup或hold时序要求而导致寄存器输出为不定态。
(2) 由于sel和clk0和clk1都是不同步的，我们可以从sel同步的方向入手，假如sel需要和clk0和clk1进行同步，那么sel必须分成两路，一个和clk0同步，一个和clk1同步，同步之后的sel信号再和clk0/clk1 gating起来，就可以让问题简单化。
为了将sel分成两路，并且clk0/clk1需要分别gating, 那么可以将mux逻辑用and/or设计出来，如下：当然此Mux电路还可以用两个or加上一个and来实现，都可以。
注意G0和G1两点就是分别对clk0和clk1进行gating. 将来会在G0/G1点插入同步DFF.(3) 将上面电路拆开成两部分，一部分电路通过sel产生sel+和sel-两路，另一部分电路是gating mux电路, 如下：只需要将sel-接上G0, sel+接上G1就是一个mux电路。
将电路分开，是为了后续技巧性的功能替换。
(4) 将part0电路换成同样功能的带反馈的组合电路(为何要这样做，属于电路设计直觉和技巧。
小学奥数讲义5年级-16-时钟问题 -难版
时钟问题是研究钟面上时针和分针关系的问题。
钟面的一周分为60格。
当分针走60格时，时针正好走5格，所以时针的速度是分针的5÷60=1/12，分针每走60÷（1－5/60）=65+5/11（分），与时针重合一次，时钟问题变化多端，也存在着不少学问。
这里列出一个基本的公式：在初始时刻需追赶的格数÷（1－1/12）=追及时间（分钟），其中，1－1/12为每分钟分针比时针多走的格数。
一分钟分针可以走6度，时针可以走0.5度。
常见的时钟问题：求某一时刻时针与分针的夹角，两针重合，两针垂直，两针成直线等类型，此外还有快慢钟问题。
【例1】★有一座时钟现在显示10时整．那么，经过多少分钟，分针与时针第一次重合；再经过多少分钟，分针与时针第二次重合?【解析】在lO 点时，时针所在位置为刻度10，分针所在位置为刻度12；当两针重合时，分针必须追上50个小刻度，设分针速度为“l ”，有时针速度为“112”，于是需要时间：1650(1)541211÷-=．所以，再过65411分钟，时针与分针将第一次重合．第二次重合时显典型例题知识梳理然为12点整，所以再经过65(1210)6054651111-⨯-=分钟，时针与分针第二次重合．标准的时钟，每隔56511分钟，时针与分针重合一次．我们来熟悉一下常见钟表(机械)的构成：一般时钟的表盘大刻度有12个，即为小时数；小刻度有60个，即为分钟数．所以时针一圈需要12小时，分针一圈需要60分钟(1小时)，时针的速度为分针速度的112．如果设分针的速度为单位“l”，那么时针的速度为“112”．【小试牛刀】钟表的时针与分针在4点多少分第一次重合？【解析】此题属于追及问题，追及路程是20格，速度差是11111212-=，所以追及时间是：11920211211÷=（分）。
【例2】★钟表的时针与分针在8点多少分第一次垂直？【解析】32711，此题属于追及问题，但是追及路程是4401525-=格（由原来的40格变为15格），速度差是11111212-=，所以追及时间是：11325271211÷=（分）。
小学奥数专题16-时钟问题
时钟问题◇专 题 知 识 简 述◇时钟问题是研究钟面上时针和分针关系的问题。
研究时钟的长针（分针）与短针（时针）成直线、成直角与重合的问题，叫做时钟问题。
钟表的分针每小时走60个小格，而时针每小时只走5个小格；分针每分钟走1个小格，而时针每分钟只走605个小格，即121个小格。
每分钟分针比时针多走1211个小格。
时钟问题的每一个公式都与1211有关，1211个小格是两针在1分钟内所走的路程差。
根据两针不同的间隔要求，用除法就可以求出题中所要求的时间。
解题规律：（1）求两针成直线所需要的时间，有：两针成直线所需要的分钟数=（原来两针间隔的格数±30）÷（1-121） （2）求两针成直角所需要的时间，有：两针成直角所需要的分钟数=（原来两针间隔的格数±15）÷（1-121），两针成直角所需要的分钟数=（原来两针间隔的格数±45）÷（1-121） （3）求两针重合所需要的时间，有：两针重合所需要的时间=原来两针间隔的格数刻，就得出两÷（1-121）求出所需要的时间后，再加上原来的时针形成各种不同位置的时刻。
◇例 题 解 析◇（一）求两针成直线所需要的时间例1 在7点钟到8点钟之间，分针与时针什么时候成直线？解：在7点钟的时候，分针在时针后面：5×7=35（格），当分针与时针成直线时，两针的间隔是30格。
因此，只需要分针追上时针：35-30=5（格）。
因为每分钟比时针多走（1-121）格，所以，我们看5个格之中包含多少个（1-121）格，即可得到两针成直线所需要的时间。
5÷（1-121）=5÷1211=5115（分） 综合算式：（5×7-30）÷（1-121）=5÷1211=5115（分） 答：在7点5115分，分针与时针成直线。
例2 在4点与5点之间，分针与时针什么时候成直线？解：4点钟时，分针在时针的后面： 5×4=20（格）当分针与时针成直线时，分针不仅要追上已落后的20格，还要超过时针30格，所以一共要追上：20+30=50（格）。
毛刺产生和消除
数字逻辑基础LOGO毛刺产生及消除传播延迟不仅限制电路工作的速度，它们也会在输出端引起不期望的多余跳变。
这些多余的跳变，称为“毛刺”。
⏹这将导致当其中一个信号发生改变时，给信号提供了两条或更多的流过电路的路径，并且其中一条路径的延迟时间比其他路径长。
⏹当信号路径在输出门重组时，这个在一条路径上增加的时间延迟会产生毛刺。
毛刺产生及消除当一个输入信号通过两条路径或多条路径驱动的一个输出，其中一条路径有反相器而另外一条没有时，通常会出现非对称的延迟。
包含反相器会产生毛刺的组合逻辑结构毛刺产生及消除毛刺生成逻辑结构和时序分析毛刺产生及消除当一个输入用于两个积项（或者和之积方程式的两个和项)，以及反相器在其中一项中有而另一项中没有时，将会产生毛刺。
在该卡诺图中，两个圆圈决定了最小逻辑表达式。
B·C 独立于A 。
当B 变化时，两种不同的积项必须在输出时重组以保持输出为高，这就是引起毛刺的原因。
产生毛刺的电路毛刺该设计保存在\eda_verilog\glitch 目录下毛刺产生及消除电路产生毛刺可以通过它原理图、卡诺图或者是逻辑等式验证。
⏹在原理图中，输入后面有多条到达输出的路径，并且其中一条有反相器而其他路径没有就会产生毛刺。
⏹在卡诺图中，假如画的圈是相邻的但不重叠，那么那些没有被圈圈住的相邻项将有可能产生短时脉冲干扰。
毛刺产生及消除可能的毛刺没有毛刺没有毛刺毛刺产生及消除对于毛刺的产生，一个逻辑电路必须对驱动所有输入到适当的水平的耦合变量“很敏感”，这样就只有耦合变量可以影响输出。
在一个SOP 电路中，这意味着除了耦合输入外的所有的输入必须被驱动到“1”，这样它们对第一级与门的输出就不会产生影响。
这种情况为逻辑电路消除毛刺提供了一个直观的方法：将所有多余的输入信号组合到一个新的第一级的逻辑输入（例如，SOP 电路的与门），并将这个新增加的门添加到电路中。
毛刺产生及消除逻辑表达式：耦合项是A ，多余项可以组合成项的形式，将这项添加到电路组成方程式。
时钟问题ppt课件
2023
PART 02
时钟问题的基本概念
Байду номын сангаас
REPORTING
时钟的构造与工作原理
时钟的构造
时钟通常由时针、分针和秒针组 成，有时还包括其他功能，如日 期显示。
时钟的工作原理
时钟通过机械或电子系统驱动时 针、分针和秒针转动，以显示时 间。
时钟时间的表示方法
12小时制
时钟以12小时为一个周期，通常用 AM和PM表示上午和下午。
2023
时钟问题ppt课件
REPORTING
2023
目录
• 时钟问题简介 • 时钟问题的基本概念 • 时钟问题的解题方法 • 时钟问题的实际应用 • 时钟问题的练习题与解析
2023
PART 01
时钟问题简介
REPORTING
时钟问题的定义
01
时钟问题是指与时间、时钟及其 走时准确与否有关的问题。
练习题二及解析
练习题二
一个时钟在某天慢了10分钟，那么它下一次的准确时间是什么时候？
解析
首先，我们需要了解时钟的误差是如何累积的。如果一个时钟慢了10分钟，那么它每小时都会慢10分钟。这意味 着它需要6小时才能累积到一整天的误差。因此，下一次它显示准确时间时，应该是6小时后。
练习题三及解析
要点一
练习题三
一个时钟在某天快了15分钟，那么它下一次的准确时间是 什么时候？
要点二
解析
与练习题二类似，如果一个时钟快了15分钟，那么它每小 时都会快15分钟。这意味着它需要4小时才能累积到一整 天的误差。因此，下一次它显示准确时间时，应该是4小时 后。
2023
REPORTING
THANKS
消除毛刺的放法【转】
出端 Q=D，当输入的信号有毛刺时，只要不发生在时钟的上升沿时刻，输出就不会有毛
刺。这种方法类似于将异步电路转化为同步电路，实现简单，但同样会涉及到时序问题。
(3)吸收法
由于产生的毛刺实际上是高频窄脉冲，故增加输出滤波，在输出端接上小电容Ｃ就
消除毛刺信号的影响，常用的采样方法有两种
：一种使用一定宽度的高电平脉冲与输
出相与，从而避开了毛刺信号，取得输出信号的电平值。这种方法必须保证采样信号在
合适的时间产生，并且只适用于对输出信号时序和脉冲宽度要求不严的情况。另一种更常见的方法叫锁存法，是利用 D 触发器的输入端 D 对毛刺信号不敏感的特点，在输出
新设计延迟线，因而这种方法也是有局限性的。而且采用延迟线的方法产生延迟会由于
环境温度的变化而使系统可靠性变差。
(5)硬件描述语言法
这种方法是从硬件描述语言入手，找出毛刺产生的根本原因，改变语言设计，产生
满足要求的功能模块，来代替原来的逻辑功能块。
以上为五种常用的毛刺消除方法。
诺圆相切，其对应的电路就可能产生险象。因此，修改卡诺图，在卡诺图的两圆相切处
增加一个圆，以增加多余项来消除逻辑冒险。但该法对于计数器型产生的毛刺是无于冒险多出现在信号发生电平跳变的时刻，即在输出信号的建立时间内会产生毛
刺，而在保持时间内不会出现，因此，在输出信号的保持时间内对其进行采样，就可以
消除毛刺的方法
知道了毛刺产生的条件，就可以通过调整设计方案，破坏其条件来阻止毛刺的发生。
还可以对电路进行改进，以消除毛刺对系统的影响
。下面对各种方法做分别介绍：
时钟问题公式
时钟问题公式时钟问题公式是指数学中关于时钟问题的一种表达式，它第一次由英国数学家威廉爱迪生于1893年提出，以解决关于时钟推算的公式，也被称为爱迪生时钟问题公式。
时钟问题是指：如果在一个12小时的时钟上，两个指针分别指示出不同的时间，当这两个指针在同一点上时，两个指针能够在多少种情况下相交？爱迪生时钟问题公式是一个经典的数学公式，它可以用来解决这类时钟问题。
公式如下：p = (h1 h2 12) mod 12 + 1其中，p表示指针相交的次数，h1和h2分别表示两个指针分别指示出的时间，模运算以及加1的内容表示的是比12小的时间，例如，p = (11 - 10 - 12) mod 12 + 1 = 0 + 1 = 1，即两个指针只会在一点相交。
爱迪生时钟问题得出的结果是：在任意时刻，两个指针最多可以相交11次，最少可以相交0次，相交的次数和指针分别指示出的时间之间存在一定的等式关系。
爱迪生时钟问题公式的出现，对数学同学和学习数学有重要意义。
通过使用公式，可以快速计算出指针分别指示出的时间，从而解决时钟问题，有效提高学习效率。
并且，爱迪生时钟问题公式可以用来深入研究数学，进行更复杂的数学推理，如时钟问题的变种，偏移时钟问题等。
爱迪生时钟问题公式的概念也在计算机科学中发挥着重要作用，例如在字符串匹配算法中，也采用了类似的方法，利用爱迪生时钟问题公式，可以搜索到最多可以得到所需信息。
总之，爱迪生时钟问题公式是一个经典的数学公式，它可以用来解决时钟问题，从而帮助数学爱好者更好的学习数学，有助于提高学习效率。
同时，爱迪生时钟问题公式也可以用来深入研究数学，并在计算机科学中发挥重要作用，为计算机科学的发展做出了重要贡献。
组合逻辑设计中的毛刺现象
组合逻辑设计中的毛刺现象
和所有的数字电路一样，毛刺也是FPGA电路中的棘手问题，它的出现会影响电路工作的稳定性，可靠性，严重时会导致整个数字系统的误动作和逻辑紊乱。
信号在FPGA器件中通过逻辑单元连线时，一定存在延时。
延时的大小不仅和连线的长短和逻辑单元的数目有关，而且也和器件的制造工艺、工作电压、温度等有关。
另外，信号的高低电平转换也需要一定的过渡时间，由于存在这两方面的因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化，往往会出现一些不正确的尖峰信号，这些尖峰信号就是毛刺。
任何组合电路，反馈电路和计数器都可能。
潜在的毛刺信号发生器。
电路布线长短不同造成各端口输入信号延时不一致，有竞争冒险，会产生毛刺。
分立元件之间存在分布电容和电感可以滤掉这些毛刺，所以用分立元件设计电路时，很少考虑竞争冒险和毛刺问题，但PLD/FPGA内部没有分布电容和电感，不能滤掉任何毛刺（哪怕不到1ns)。
举个简单的例子：
设计的一个二输入与门，output=A B;进行布局布线后仿真（此时没有加管脚约束文件）可看到：
output_obuf_2处有一毛刺出现。
毛刺高电平时间维持141ps.
从output_obuf到output输出处，虽消除了毛刺，但不能保证其它情况下都会消除，我想有可能是此处毛刺时间比较小的原因，所以才有output处输出是正常的。
首先毛刺的出现是由于输入端A由1到0和B由0到1的变化引起的。
时钟问题解题方法
时钟问题解题方法时钟问题解题方法时钟问题是数学中常见的一种应用题型，它可以通过简单的数学运算和逻辑推理来解决。
时钟问题主要包括两类：时间计算问题和时钟指针位置问题。
本文将详细介绍如何解决这两类问题。
一、时间计算问题时间计算问题是指给定某个时间点，然后求经过一段时间后的时间点。
这种类型的题目通常涉及到小时、分钟和秒钟三个单位。
下面介绍几种解题方法：1. 相加法相加法是最简单的一种方法，它适用于经过的时间比较短的情况。
具体步骤如下：（1）将经过的小时数、分钟数和秒数分别相加。
（2）将所得结果转换为标准时间格式。
（3）若超过24小时，则需要对结果进行取模运算。
例如：现在是10:30:45，经过2小时20分钟30秒后是多少时刻？解答：10:30:45 + 2:20:30 = 12:51:152. 分别计算法分别计算法适用于经过的时间比较长或者涉及到日期变化的情况。
具体步骤如下：（1）先将小时、分钟、秒分别计算出来。
（2）将小时、分钟、秒依次相加。
（3）将所得结果转换为标准时间格式。
（4）若超过24小时，则需要对结果进行取模运算。
例如：现在是2022年1月1日10:30:45，经过3天2小时20分钟30秒后是多少时刻？解答：10:30:45 + 3*24 + 2:20:30 = 13:51:15，即2022年1月4日13:51:15二、时钟指针位置问题时钟指针位置问题是指给定一个时间点，求时针和分针的夹角或者求分针和秒针的夹角。
下面介绍几种解题方法：1. 公式法公式法是最常用的一种方法，它适用于任何情况。
具体步骤如下：（1）计算时针和分针的位置。
（2）计算分针和秒针的位置。
（3）根据公式计算夹角。
例如：现在是3点20分，求时针和分针的夹角。
解答：时针位置为150度，分针位置为120度。
则夹角为|150-120|/12*360=15度2. 比例法比例法适用于某些特殊情况，如当时刻为整点或者半点时。
具体步骤如下：（1）计算时针和分针的位置。
5年级-16-时钟问题 -难版
第16讲时钟问题时钟问题是研究钟面上时针和分针关系的问题。
钟面的一周分为60格。
当分针走60格时，时针正好走5格，所以时针的速度是分针的5÷60=1/12，分针每走60÷（1－5/60）=65+5/11（分），与时针重合一次，时钟问题变化多端，也存在着不少学问。
这里列出一个基本的公式：在初始时刻需追赶的格数÷（1－1/12）=追及时间（分钟），其中，1－1/12为每分钟分针比时针多走的格数。
一分钟分针可以走6度，时针可以走0.5度。
常见的时钟问题：求某一时刻时针与分针的夹角，两针重合，两针垂直，两针成直线等类型，此外还有快慢钟问题。
【例1】★有一座时钟现在显示10时整．那么，经过多少分钟，分针与时针第一次重合；再经过多少分钟，分针与时针第二次重合?【解析】在lO点时，时针所在位置为刻度10，分针所在位置为刻度12；当两针重合时，分针必须追上50个小刻度，设分针速度为“l”，有时针速度为“112”，于是需要时间：1650(1)541211÷-=．所以，再过65411分钟，时针与分针将第一次重合．第二次重合时显然为12点整，所以再经过65(1210)6054651111-⨯-=分钟，时针与分针第二次重合．标典型例题知识梳理准的时钟，每隔56511分钟，时针与分针重合一次．我们来熟悉一下常见钟表(机械)的构成：一般时钟的表盘大刻度有12个，即为小时数；小刻度有60个，即为分钟数．所以时针一圈需要12小时，分针一圈需要60分钟(1小时)，时针的速度为分针速度的112．如果设分针的速度为单位“l”，那么时针的速度为“112”．【小试牛刀】钟表的时针与分针在4点多少分第一次重合？【解析】此题属于追及问题，追及路程是20格，速度差是11111212-=，所以追及时间是：11920211211÷=（分）。
【例2】★钟表的时针与分针在8点多少分第一次垂直？【解析】32711，此题属于追及问题，但是追及路程是4401525-=格（由原来的40格变为15格），速度差是11111212-=，所以追及时间是：11325271211÷=（分）。