BCD七段显示译码器电路图
实验六 BCD对七段显示器译码器
实验六BCD对七段显示器译码器一、目的:1.能了解BCD对七段显示器译码器电路的设计原理。
2.能利用AHDL语言设计一个BCD对七段显示器译码器电路。
3.能自行以CPLD数位发展实验系统验证所设计电路的正确性。
二、电路图：三、实验器配置图:四、实验步骤与画面：1．建立一个名为BCD_Dec7.v的新文件，并在quaruts Ⅱ文字编辑器中,以VerilogHDL语言来设计程式，图U6-1为算术逻辑运算单元的VerilogHDL程式。
其中in为输入端口，out为输出端口。
2.存储、检查及编译。
3．创建元件符号。
4.创建波形文件，设定合适的端口信号，仿真元件的波形。
观察波形图可以看出当s端口选择不同功能时，芯片会对A、B数据进行相应的操作。
5.请依照下表改变i[3..0]之值，观察并记录其输出的字型。
五、相关说明：1.BCD对七段显示器解码器的程式主要是以TABLE叙述来完成，我们只要将输出入关系以列表方式列出後，编译器就会自动将其编译化简成逻辑运算闸结构。
2.程式中用"％"符号字元括起来的为注解用文字。
编译器并不会处理。
3.对于一个微电脑记忆体位址分配解码控制以及周边之解码控制电路而言,若一一将每个输入变数所对应的解码输出列表出来的话。
简直是一件不可能的事,此时只有采用"X"don't care方式来表示，才能完成此不可能的任务,请参考图U7-3的程式范例。
上面的例子是表示：ROM的记忆体位址是在0000H—3FFFFH范围，而RAM的位址是在8000H—9FFFH范围。
4.对于一些没有列表出来的输入状态而言，其对应输出该如何解决呢?AHDL有个DEFAULTS叙述可以帮我们解决这个问题。
例如图U7-4的程式中，对于没有成立的输入状态，其对应输出的ascii_code 值都为“00111111”。
图U7-45.使用DEFAULTS…END DEFAULTS叙述时要注意下列几件事情：(1)Logic区段中只能有一个DEFAULTS叙述，而且其位置必须是在BE-GIN关键字后的第一个。
CD4511(BCD码七段码译码器)
表 3-2 CD 4511 的真值表
8421 BCD 码对应的显示见下图
：
选用共阴极数码管，对于 CD4511 ，它与数码管的基本连接方式如下图 ：
J=
=（C+B）D+BI
如不考虑消隐 BI 项，便得 J=（B+C）D 据上式，当输入 BCD 代码从 1010---1111 时，J 端都为“1”电平，从而使显示器中
的字形消隐。
输出 输入 LE BI LI D C B A a b c d e f g 显示 X X 0 XXXX1111111 8 X 0 1 X X XX 0 0 0 0 0 0 0 消隐 0 1 1 0 0 0 0 1111110 0 0 1 1 0 0 0 1 0110000 1 0 1 1 0 0 1 0 1101101 2 0 1 1 0 0 1 1 1111001 3 0 1 1 0 1 0 0 0110011 4 0 1 1 0 1 0 1 1011011 5 0 1 1 0 1 1 0 0011111 6 0 1 1 0 1 1 1 1110000 7 0 1 1 1 0 0 0 1111111 8 0 1 1 1 0 0 1 1110011 9 0 1 1 1 0 1 0 0 0 0 0 0 0 0 消隐 0 1 1 1 0 1 1 0 0 0 0 0 0 0 消隐 0 1 1 1 1 0 0 0 0 0 0 0 0 0 消隐 0 1 1 1 1 0 1 0 0 0 0 0 0 0 消隐 0 1 1 1 1 1 0 0 0 0 0 0 0 0 消隐 0 1 1 1 1 1 1 0 0 0 0 0 0 消隐 1 1 1 X X XX 锁 存 锁存
a、b、c、d、e、f、g：为译码输出端，输出为高电平 1 有效。 CD4511 的内部有上拉电阻，在输入端与数码管笔段端接上限流电阻就可
BCD七段译码器驱动器
tPHL 传输延迟时间 A tPLH 传输延迟时间 A tPHL 传输延迟时间 tPLH 传输延迟时间
CL=15pF RL=4KΩ CL=15pF RL=6KΩ
最小
参数值 典型
最大 100 100 100 100
单位
ns ns ns ns
天水天光半导体有限责任公司（八七一厂） 2005.1 版
件）。
4、当灭灯输入/动态灭灯输出（
）开路或保持在电平，而试灯输入( )为低
电平时，则所有各段的输出都为低电平。
*
是线与逻辑，用作灭灯输入（ ）或动态灭灯输出（ ）之用，或兼作
两者之用。
天水天光半导体有限责任公司（八七一厂） 2005.1 版
54LS248/74LS248
LSTTL 型 BCD—七段译码器/驱动器
输
HH H× H× H× H× H× H× H× H× H× H× H× H× H× H× H× ××
入 D C BA LLLL L L LH LLHL L LHH LHLL LHLH LHHL LHHH HLLL H L LH HLHL H L HH HHL L HHLH HHHL HHHH非门和一个驱动器成对连接，以产生可用的
BCD 数据及其补码至 7 个与或非译码门。剩下的与非门和 3 个输入缓冲器作为
试灯输入( )端、灭灯输入/动态灭灯输出(
)端及动态灭灯输入( )端。
该电路接受 4 位二进制编码—十进制数（BCD）输入，并根据辅助输入的状
态，将这些数据译成驱动其它元件的码。
Vcc=最大 (除
VI=2.7V )
20
IIL
输入低电平电流 Vcc=最大 VI=0.4V 其它输入
-1.2 -0.4
74LS47译码器原理-（最新版）
译码器原理（74LS47）译码器的逻辑功能是将每个输入的二进制代码译成对应的输出的高、低电平信号。
常用的译码器电路有二进制译码器、二--十进制译码器和显示译码器。
译码为编码的逆过程。
它将编码时赋予代码的含义“翻译”过来。
实现译码的逻辑电路成为译码器。
译码器输出与输入代码有唯一的对应关系。
74LS47是输出低电平有效的七段字形译码器，它在这里与数码管配合使用，表列出了74LS47的真值表，表示出了它与数码管之间的关系。
表 74LS47真值表LT RBI BI/ RBO D C B A a b c d e f g说明0X1X X X X0 0 0 0 0 0 0试灯X X0X X X X 1 1 1 1 1 1 1熄灭1000 0 0 0 1 1 1 1 1 1 1灭零1110 0 0 00 0 0 0 0 0 10 1X10 0 0 1 1 0 0 1 1 1 11 1X10 0 1 00 0 1 0 0 1 02 1X10 0 1 10 0 0 0 1 1 03 1X10 1 0 0 1 0 0 1 1 0 04 1X10 1 0 10 1 0 0 1 0 05 1X10 1 1 0 1 1 0 0 0 0 06 1X10 1 1 10 0 0 1 1 1 17 1X1 1 0 0 00 0 0 0 0 0 08 1X1 1 0 0 10 0 0 1 1 0 0974LS47是BCD-7段数码管译码器/驱动器， 74LS47的功能用于将BCD码转化成数码块中的数字,通过它解码，可以直接把数字转换为数码管的显示数字。
74LS47为低电平作用。
管脚图如图所示。
图 74LS47管脚图引角功能(1)LT(——)：试灯输入，是为了检查数码管各段是否能正常发光而设置的。
当LT(——)=0时，无论输入A3 ，A2 ，A1 ，A0为何种状态，译码器输出均为低电平，也就是七段将全亮,若驱动的数码管正常，是显示8。
BCD-7段译码器、四位超前进位加法器、四位数值比较器
BCD-7段译码器一、电路图a=A0A1'A2'A3'+A0'A1'A2A3'=A1'A3'(A0异或A2) （其中撇号’表示“非”）b=A3'A2A1'A0+A3'A2A1A0'=A3'A2(A1异或A0)c=A3'A2'A1A0'd=A3'A2'A1'A0+A3'A2A1A0+A3'A2A1'A0'e=(A2+A1+A0)(A1'+A0)f=A3'A2'A1'A0+A3'A2A1A0+A3'A2'A1g=A3'A2'A1'+A3'A2A1A0二、实验结果a)仿真结果{A3,A2,A1,A0}取遍0000，0001，0010，0011，0100，0101，0110，0111，1000，1001，结果均符合要求。
b)在实际FPGA中实验结果：符合要求。
三、结果分析a)输入值范围在0000-1001之间时，可以实现BCD码转7段显示码功能。
但在输入值超出范围时将显示乱码。
若不允许乱码出现，可将卡诺图中的不确定性项d全部改为需要的值，以提示输入错误或不显示任何内容。
但这将使电路规模大幅增加。
b)关键路径含3级门。
其中a，b使用了异或门，但异或门的输入均为原变量。
通过异或门的路径最多只需通过2级逻辑门。
若全部改用与门、或门，则必须有反变量输入，使a，b的关键路径仍然含有3级门，因此不能提升速度，但每个函数必需的带宽都将从4增加为8。
如果与门、或门过剩，异或门不足，且带宽不是制造过程中的制约因素，则更适宜使用与门、或门。
由以上可知，使用异或门可以避免反变量输入，节约1级非门的相应时间，节约带宽。
d函数在卡诺图的分布导致其无法很好化简，因此将占用较多带宽。
七段显示译码器7448功能,引脚图及应用电路
七段显示译码器7448功能,引脚图及应用电路数字显示译码器是驱动显示器的核心部件，它可以将输入代码转换成相应的数字显示代码，并在数码管上显示出来。
图8-51所示为七段显示译码器7448的引脚图，输入A3 、A2 、A1和A0接收四位二进制码，输出a～g为高电平有效，可直接驱动共阴极显示器，三个辅助控制端、、，以增强器件的功能，扩大器件应用。
7448的真值表如表8-20所示。
从功能表可以看出，对输入代码0000，译码条件是：灯测试输入和动态灭零输入同时等于1，而对其他输入代码则仅要求=1，这时候，译码器各段a～g输出的电平是由输入代码决定的，并且满足显示字形的要求。
图8-51 7448引脚图表8-20 7448功能表灯测试输入低电平有效。
当 = 0时，无论其他输入端是什么状态，所有输出a～g均为1，显示字形8。
该输入端常用于检查7448本身及显示器的好坏。
动态灭零输入低电平有效。
当=1，，且输入代码时，输出a～g均为低电平，即与0000码相应的字形0不显示，故称“灭零”。
利用=1与= 0，可以实现某一位数码的“消隐”。
灭灯输入／动态灭零输出是特殊控制端，既可作输入，又可作输出。
当作输入使用，且= 0时，无论其他输入端是什么电平，所有输出a～g均为0，字形熄灭。
作为输出使用时，受和控制，只有当，，且输入代码时，，其他情况下。
该端主要用于显示多位数字时多个译码器之间的连接。
【例8-13】七段显示器构成两位数字译码显示电路如图8-52所示。
当输入8421BCD码时，试分析两个显示器分别显示的数码范围。
图8-52 两位数字译码显示电路解：图8-52所示的电路中，两片7448的均接高电平。
由于7448(1)的，所以，当它的输入代码为0000时，满足灭零条件，显示器(1)无字形显示。
7448(2)的，所以，当它的输入代码为0000时，仍能正常显示，显示器(2)显示0。
而对其他输入代码，由于，译码器都可以输出相应的电平驱动显示器。
数字电路CD4511的原理(引脚及功能)
CD4511是一个用于驱动共阴极 LED （数码管）显示器的 BCD 码—七段码译码器，特点：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。
可直接驱动LED显示器.CD4511 是一片 CMOS BCD—锁存/7 段译码/驱动器，引脚排列如图 2 所示.其中a b c d 为BCD 码输入，a为最低位。
LT为灯测试端，加高电平时,显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。
BI为消隐功能端，低电平时使所有笔段均消隐,正常显示时， B1端应加高电平。
另外 CD4511有拒绝伪码的特点，当输入数据越过十进制数9(1001)时,显示字形也自行消隐。
LE是锁存控制端,高电平时锁存,低电平时传输数据。
a～g是 7 段输出,可驱动共阴LED数码管.另外，CD4511显示数“6”时，a段消隐;显示数“9”时，d段消隐，所以显示6、9这两个数时，字形不太美观图3是 CD4511和CD4518配合而成一位计数显示电路，若要多位计数，只需将计数器级联，每级输出接一只 CD4511 和LED 数码管即可。
所谓共阴 LED 数码管是指 7 段 LED 的阴极是连在一起的，在应用中应接地。
限流电阻要根据电源电压来选取，电源电压5V时可使用300Ω的限流电阻.用CD4511实现LED与单片机的并行接口方法如下图：CD4511 引脚图其功能介绍如下:BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。
LT：3脚是测试输入端，当BI=1，LT=0 时,译码输出全为1，不管输入DCBA 状态如何，七段均发亮，显示“8”。
它主要用来检测数码管是否损坏。
LE：锁定控制端，当LE=0时，允许译码输出。
LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值.A1、A2、A3、A4、为8421BCD码输入端.a、b、c、d、e、f、g：为译码输出端,输出为高电平1有效。
七段显示译码器7448功能,引脚图及应用电路
七段显示译码器7448功能,引脚图及应用电路数字显示译码器是驱动显示器的核心部件，它可以将输入代码转换成相应的数字显示代码，并在数码管上显示出来。
图8-51所示为七段显示译码器7448的引脚图，输入A3 、A2 、A1和A0接收四位二进制码，输出a～g为高电平有效，可直接驱动共阴极显示器，三个辅助控制端、、，以增强器件的功能，扩大器件应用。
7448的真值表如表8-20所示。
从功能表可以看出，对输入代码0000，译码条件是：灯测试输入和动态灭零输入同时等于1，而对其他输入代码则仅要求=1，这时候，译码器各段a～g输出的电平是由输入代码决定的，并且满足显示字形的要求。
图8-51 7448引脚图表8-20 7448功能表灯测试输入低电平有效。
当 = 0时，无论其他输入端是什么状态，所有输出a～g均为1，显示字形8。
该输入端常用于检查7448本身及显示器的好坏。
动态灭零输入低电平有效。
当=1，，且输入代码时，输出a～g均为低电平，即与0000码相应的字形0不显示，故称“灭零”。
利用=1与= 0，可以实现某一位数码的“消隐”。
灭灯输入／动态灭零输出是特殊控制端，既可作输入，又可作输出。
当作输入使用，且= 0时，无论其他输入端是什么电平，所有输出a～g均为0，字形熄灭。
作为输出使用时，受和控制，只有当，，且输入代码时，，其他情况下。
该端主要用于显示多位数字时多个译码器之间的连接。
【例8-13】七段显示器构成两位数字译码显示电路如图8-52所示。
当输入8421BCD码时，试分析两个显示器分别显示的数码范围。
图8-52 两位数字译码显示电路解：图8-52所示的电路中，两片7448的均接高电平。
由于7448(1)的，所以，当它的输入代码为0000时，满足灭零条件，显示器(1)无字形显示。
7448(2)的，所以，当它的输入代码为0000时，仍能正常显示，显示器(2)显示0。
而对其他输入代码，由于，译码器都可以输出相应的电平驱动显示器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
BCD七段显示译码器电路图
发布:2011-08-30 | 作者: | 来源: tangyaohua | 查看:3641次| 用户关注：
BCD七段显示译码器发光二极管(LED)由特殊的半导体材料砷化镓、磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件(半导体显示器)。
分段式显示器(LED数码管)由7条线段围成字型，每一段包含一个发光二极管。
外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。
只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。
LED数码管有共阳、共阴之分。
图4-17(a)是共阴式LED数码管的原理图，图4-17(b)是
BCD七段显示译码器
发光二极管(LED)由特殊的半导体材料砷化镓、磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件(半导体显示器)。
分段式显示器(LED数码管)由7条线段围成字型，每一段包含一个发光二极管。
外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。
只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。
LED数码管有共阳、共阴之分。
图4 - 17(a)是共阴式LED数码管的原理图，图4-17(b)是其表示符号。
使用时，公共阴极接地，7个阳极a~g由相应的BCD七段译码器来驱动(控制)，如图 4 - 17(c)所示。
BCD七段译码器的输入是一位BCD码(以D、C、B、A表示)，输出是数码管各段的驱动信号(以F a~F g表示)，也称4—7译码器。
若用它驱动共阴LED数码管，则输出应为高有效，即输出为高(1)时，相应显示段发光。
例如，当输入8421码DCBA=0100时，应显示，即要求同时点亮b、c、f、g段，熄灭a、d、e段，故译码器的输出应为F a~F g=0110011，这也是一组代码，常称为段码。
同理，根据组成0~9这10个字形的要求可以列出8421BCD 七段译码器的真值表，见表4 - 12(未用码组省略)。
MSI BCD七段译码器就是根据上述原理组成的，只是为了使用方便，增加了一些辅助控制电路。
这类集成译码器产品很多，类型各异，它们的输出结构也各不相同，因而使用时要予以注意。
图4-17(c)是BCD七段译码器驱动LED数码管(共阴)的接法。
图中，电阻是上拉电阻，也称限流电阻，当译码器内部带有上拉电阻时，则可省去。
数字显示译码器的种类很多，现已有将计数器、锁存器、译码驱动电路集于一体的集成器件，还有连同数码显示器也集成在一起的电路可供选用。