基于标准CMOS工艺压控振荡器(VCO)设计
标准数字 CMOS 工艺正交压控振荡器设计
标准数字 CMOS 工艺正交压控振荡器设计∗潘达杉;黄金明;冯勇;闵昊【摘要】正交压控振荡器是高速链路中的一个关键部件.片上集成高质量品质的电感电容等无源器件是影响压控振荡器性能的关键因素.为了兼容传统的数字工艺,采用超深亚微米的数字 CMOS 工艺进行片上电感电容的集成,并基于此无源器件实现了基于电容耦合的正交压控振荡器,实现中心频率16.12 GHz,频率调节范围为10%,1M 频偏处的相位噪声为-112 dBc,相位误差小于0.39°.%Quadrature VCO is one of the key components in high speed data link.High Q on-chip in-ductance and capacitance integration is a key fact,which highly affects the performance of Voltage Con-trolled Oscillator.In order to fully compact the traditional digital CMOS process,we have designed on-chip inductance and capacitance with ultra-deep submicron digital CMOS process,based on which a capaci-tive coupling quadrature VCO is implemented.According to the simulation,the center frequency of QVCO is 1 6.12GHz,with 10% frequency tuning range,-****************************°phase error.【期刊名称】《湖南大学学报（自然科学版）》【年(卷),期】2015(000)008【总页数】6页(P94-99)【关键词】QVCO;phase noise;CMOS 工艺【作者】潘达杉;黄金明;冯勇;闵昊【作者单位】专用集成电路与系统国家重点实验室，复旦大学，上海;上海高性能集成电路设计中心，上海 201204;上海高性能集成电路设计中心，上海 201204;专用集成电路与系统国家重点实验室，复旦大学，上海【正文语种】中文【中图分类】TP302超级计算机的研究者们越来越多的将研究重点聚焦在系统的高能效而不单单是系统的峰值性能.因此，单芯片集成多核心的发展方向取代了追求单芯片单核心频率提升的发展方向.单芯片可以集成的核心数量随着工艺特征尺寸的下降而增多，核心间的数据通信逐渐成为制约芯片整体性能的关键因素，提高处理器核心间数据通路的聚合带宽成为设计者的一个研究重点.高传输率的通信接口必将成为多核处理器的关键部件.UCLA的Frank等人在2007年左右提出了射频互连(RF-I)该方案可以进行单芯片集成，达到单数据通路>10 Gbps的传输率[1].该方案的原理是将基带数据调制到更高频带的载波上，通过数字频带数字基带同时传输来提高单数据链路的聚合带宽.该射频互连系统的一个重要模块是生成载波的振荡源.为了避免单数据链路各频带间的干扰，通常需要将载波间的频率间隔设计为远远高于基带频率.对于差分传输系统来说，一个相位误差小的正交压控振荡器(以下简称QVCO)有利于提高系统的信噪比，因而改善其信噪比.一般来说，高频压控振荡器采用电感电容谐振来实现.电感电容压控振荡器(以下简称LC-VCO)的性能由电感电容谐振腔的品质因数来决定.因此单芯片集成LC-VCO 的设计难点在于高品质片上电感电容的设计.通常Foundry提供的RF CMOS工艺会对金属互连进行优化比如提高高层金属的厚度等.因此为了实现高品质因数的无源器件，设计者都会采用RF COMS工艺.对于数模芯片来说需要在单芯片上采用多种工艺，生产成本非常高.随着数模混合的需求的增长，很多射频模块有了数字实现的方案，因此采用标准的数字CMOS工艺来实现射频模块必将大大降低生产成本.本文采用超深亚微米标准数字CMOS工艺进行了片上电容电感的集成，并设计实现了中心频率为16 GHz，低相位噪声，低相位误差的QVCO.本文的主要内容安排如下:第二节介绍QVCO的结构；第三节介绍片上无源器件的设计和QVCO的电路设计；第四节介绍QVCO的仿真结果；第五节为总结.正交信号的产生有多种方式，比如RC-RC相移网络、正交分频器等等.对于QVCO的实现，目前最有吸引力的实现方式是通过两个对称LC-VCO的耦合来实现[6-8].传统的基于MOS管耦合的QVCO其相位误差因受到耦合管不对称的影响变大，并且需要消耗更多的功耗[9-10].为了降低功耗同时保证低相位噪声，采用硅体耦合技术[11]，采用这种方式来降低相位误差.Sanjeev Jain[12]采用背栅耦合进一步降低了AM-PM的转换噪声，通过采用PMOS耦合避免了谐振腔Q值降低. 考虑到相位噪声、功耗和面积约束，本设计采用通过共源点电容直接耦合的方式，既实现了耦合又成为2倍频滤波电路的一部分，降低了相噪，同时保证了正交相位的精确性.其结构如下图1所示.假设VCO的差分输出为Vo1=2Acos(ω0t+φ1)；Vo2=2Acos(ω0t+φ2)．其中ω0是VCO的基频，A是单端振荡幅度，φ1和φ2是各自的相位.当VCO工作于电流限制区时，其共源极电压如下：Vs1=Ascos(2ω0t+2φ1-θ)；Vs2=Ascos(2ω0t+2φ2-θ)．其中θ是输出与共源极之间的相位差.假设共源极的注入电流为Ic=Ic0cos(2ω0t+ψ)，对于VCO1来说，该注入电流经过晶体管的下变频后流入到振荡器的电流为：Iconv1=Aconvcos(ω0t+ψ-φ1)．振荡器要保持在ω0的振荡频率，需要注入电流与输出同相位，因此需要满足ψ=2φ1，从而使VCO1的相位锁定到注入电流相位的一半．而对于VCO2来说，注入的电流为Iconv2=-Aconvcos(ω0t+ψ-φ2)．需要满足φ2=(π+ψ)/2，所以两个VCO的相位差形成正交.该结构采用电容进行源极电流二次谐波的相互注入锁定，使得两个VCO的输出相位差锁定为该结构比传统的通过电感或者变压器进行二次谐波方法需要更小的面积. QVCO的设计主要是片上电感电容设计、互补交叉对管设计等.2.1 片上电感电容设计目标振荡频率为16 GHz，可以得到L*C=1.12e-22H*F，因此L为几百pH级，C 为pF级，L使用单圈八边形拓扑结构，C采用金属侧壁电容以及累积型MOS管电容作为电压控制电容.片上集成电感的难度在于金属厚度小，导致串行电阻过大，严重影响Q值.在65 nm工艺RF CMOS工艺中TOP层金属的厚度为3.4 μm，而在数字CMOS工艺中，TOP层金属的厚度为0.9 μm.因此使用标准数字CMOS工艺在进行片上电感集成时,难以获得足够高的品质因数，进而影响VCO的相位噪声.因此在进行电感设计时,我们综合考虑相位噪声及占用面积等制约因数，进行设计，使用最高层金属，对不同宽度和半径的拓扑进行仿真，图2是金属宽度为20 μm情况下电感的等效串联电阻、感值和Q值对电感半径的变化趋势.可以看到随着电感半径增大，Q值恶化的趋势变大.图3是电感半径在80 μm情况下电感的串联电阻、感值和Q值对金属宽度的变化情况，可以看到随着金属宽度的减下，等效串联电阻增加的程度大于L增加的程度，Q值在20 μm处有明显恶化.根据上面的仿真，选取振荡器的电感为60 μm半径，20 μm宽度的单圈电感.如图4为所采用的电感版图，利用ADS的momentum进行电磁场仿真得到S参数模型供QVCO的系统仿真.为了提高电感的品质因数，需要减少衬底的涡流损耗，因此在电感和衬底之间，加入了一层M1的十字交叉屏蔽层，如图5所示.电容设计中使用金属侧壁电容及各种寄生电容形成Cfix，使用NWELL中的NMOS形成的积累型MOS管电容作为Cvar，根据频率公式以及10%的调谐范围，计算可得出Cfix=0.36 pF，Cmin=60 fF，Cmax=160 fF2.2 互补交叉对管为了减小相噪，提高输出信号的幅度是其中一个方法，因此采用互补交叉对管来提供振荡器负阻.由于振荡器输出信号为大摆幅的信号，因此在对负阻管子进行分析的时候需要采用大信号分析.如图6所示，V1和V2是端口 P1和P2的瞬时大信号电压，I1 和I2 是流过P1和P2的瞬时大信号电流，因此可以得到V1gm2=I2;V2gm1=I1．其中，gm2 为对应于V1的Mn2 管跨导，gm1 为对应于V2的Mn1 管跨导.由大信号得到阻抗，应由电压对电流取微分得到:平衡态时，gm1 等于gm2 等于gm，得到负阻为-2/gm. 在LC振荡器中采用互补的交叉耦合管,其提供的负阻由PMOS 差分对和NMOS 差分对的跨导相加得到，即：根据振荡器起振条件，需要满足Rp≥R，增加一些余量Rp≥3R.在保证PN管子gm一致的情况下决定P、N管子的尺寸.2.3 低相位噪声设计为了降低振荡器相位噪声，采取了如下低噪声设计技术．1)去除尾电流在高频振荡下，尾电流已经无法对流入tank的电流进行偏置，加上尾电流管子会引入额外的1/f噪声，因此在本设计中去除尾电流的设计.2)采用2倍频滤波技术采用在共源极增加电感电容在2倍频出谐振，提高共源极的阻抗.从而降低噪声. 3)电感提高目标频率下Q值电感的版图设计时增加衬底隔离,见图7.在TT corner下仿真结果如下．3.1 QVCO的中心频率图8为QVCO的瞬态波形，图9为输出信号的各次谐波的输出，可以看到QVCO 的基波频率为16.12 GHz，输出功率为5.33 dBm.瞬态的平均电流为5.384 mA，得到QVCO的功耗为4.8 mW3.2 QVCO的调谐范围图10为QVCO的调谐范围，控制电压从0.2V调节到0.8V，其频率变化范围从15.26 GHz到17.11 GHz，条件范围达到11.5 %．3.3 QVCO的相位噪声从图11可以看到该QVCO振荡频率为16 GHz时的相位误差在100 kHz频偏处为-83.53 dBc/Hz，在1M频偏处为-112.7 dBc/Hz．3.4 QVCO的正交输出信号相位差仿真环境下QCVO的正交信号相位差均小于0.39°,见图12,从仿真结果来看,基本满足设计预期.3.5 设计比较根据文献[5]，评价VCO的设计水平一般都通过公式(13)来衡量，其中为对应频偏处的相位噪声，PD为功耗，ϖ0为对应的谐振频率.与这两年发表的论文进行横向对比，结果如表1所示.从表1可以看到本文的设计在FOM值上处于上游水平.本文使用超深亚微米标准数字CMOS工艺实现了片上集成电感及金属侧壁电容，并基于该无源器件设计了一款基于电容耦合的正交压控振荡器，在仿真环境下，实现了10 %的频率调整范围，中心频率为16.12 GHz,相位噪声为-112 dBc@1Mhz，正交相位误差小于0.39°，QVCO核心功耗为4.86mW.目前该压控振荡器正在进行流片验证.该压控振荡器的设计表明了数字工艺进行微波射频设计的可行性，为微波射频收发器的全数字工艺集成提供了理论依据，可以进一步降低生产成本.该压控振荡器可为多核处理器芯片的高频PLL提供振荡源，也可为片上高数据传输率收发模块提供稳定的载波.†通讯联系人，E-mail:****************【相关文献】[1] SOCHER E, CHANG M-CF. Can RF help CMOS processors? [C]//Topics in Circuits for Communications, Communications Magazine, IEEE, 2007(8):104-111.[2] TIEBOUT M. Low-power low-phase-noise differentially tuned quadrature VCO designin standard CMOS [J]. Solid-State Circuits, IEEE Journal of, 2001,6 (7):1018-1024.[3] GIERKINK S L J, LEVANTINO S, FRYE R C, et al. A low-phase-noise 5 GHz CMOS quadrature VCO using super harmonic coupling [J].IEEE J Solid-State Circuits, 2003,38 (7):1148-1154.[4] HAJIMIRI A, LEET H.Design issues in CMOS differential LC oscillators [J]. IEEE J Solid-State Circuits, 1999,34 (5):717-724.[5] YU S A, KINGET P.Scaling LCoscillators in nanometer CMOStechnologies to smaller area but with constant performance [J]. IEEETrans Circuits Syst II, Exp Briefs, 2009,56(5):354-358.[6] ROFOUGARAN A,RAEL J, ROFOUGARAN M, et al. A 900 MHzCMOS-oscillator with quadrature outputs[C]//IEEE ISSCC Tech Dig.1996: 392-393.[7] JANG S L, HUANG SS,LEE C F. CMOSquadratureVCOimplemented with twofirst-harmonic injection-locked oscillators [J]. IEEEMicro w Wireless Compon Lett, 2010,18 (10):695-697.[8] JANG S L, SHIH C-C,LIU C-C, et al. A0.18umCMOSquadrature VCO using the quadruple push-push technique [J].IEEE Micro w Wireless Compon Lett, 2010,20 (7): 343-345.[9] TANG J, VEN P, KASPERKOVITZ D,et al. Analysis anddesign of an optimally coupled 5 GHz quadratureLC-oscillator [J]. IEEEJ Solid-State Circuits, 2002,37 (5):657-661.[10]ANDREANI P, BONFANTI A, ROMANò L, et al. Analysis anddesign of a 1.8 GH z CMOSLC quadrature VCO[J]. IEEE J Solid-StateCircuits, 2002,37 (12): 1737-1747.[11]LIU P, SAH S P, YU X, et al. Design techniques for load-independent direct bulk-coupled low power QVCO[J]. Microwave Theory & Techniques IEEE Transactions on, 2013, 61:3658-3665.[12]JAIN S, JANG S L. Indirect Back-Gate Coupling Quadrature LC-VCO [J]. Microwave & Wireless Components Letters IEEE, 2014, 24(2):117-119.[13]YI X, BOON C C, LIU H, et al. A 57.9-to-68.3 GHz 24.6 mW frequency synthesizer with in-phase injection-coupled QVCO in 65 nm CMOS technology [J]. IEEE Journal of Solid-State Circuits, 2014, 49(2):347-359.[14]IKEDA S， KAMIMURA T， Sang-yeop LEE， et al. A transformer-based current-reuse QVCO with a capacitor coupling technique in 180 nm CMOS[C]//Proceedings of the 8th European Microwave Integrated Circuits Conference.2013:93-96．。
基于标准CMOS工艺压控振荡器（VCO）设计
基于标准CMOS工艺压控振荡器（VCO）设计
基于标准CMOS工艺压控振荡器(VCO)设计
摘要：近年来随着无线通信系统的迅猛发展和CMOS工艺的不断进步，对CMOS 无线射频收发机要求越来越高。
低成本、小型化、宽频带、低噪声、更高的工作频段是未来射频收发机设计所要努力的方向。
压控振荡器(voltage-controlled oscillator, VCO)作为频率综合器的关键组成部分，对频率综合器的频率覆盖范围、相位噪声、功耗等重要性能都有直接影响，文章经过对VCO性能参数的分析，介绍了一些压控振荡器性能优化方法。
关键词：振荡器、施密特触发器、环形振荡器、CSA
一、引言
压控振荡器(voltage-controlled oscillator, VCO)是一种以电压输入来控制振荡频率的电子振荡电路,是现代无线电通信系统的重要组成部分。
在当今集成电路向尺寸更小、频率更高、功耗更少、价格更低发展的趋势下，应用标准工艺设计生产高性能的压控振荡器已是射频集成电路中的一个重要课题。
尤其在通信系统电路中，压控振荡器(VCO)是其关键部件，可以毫不夸张地说在电子通信技术领域，VCO 几乎与电流源和运放具有同等重要地位。
二、压控振荡器(VCO)原理。
基于CMOS工艺低相位噪声LC VCO优化设计
基于CMOS工艺低相位噪声LC VCO优化设计基于CMOS工艺低相位噪声LC VCO优化设计摘要：时钟源在现代电子系统中发挥着至关重要的作用，其中压控振荡器（Voltage-Controlled Oscillator，简称VCO）作为时钟源的核心组件之一，其性能优劣直接影响着整个系统的性能。
本文以CMOS工艺为基础，致力于实现低相位噪声的LC VCO设计优化。
引言：随着集成电路技术的不断发展，CMOS工艺已成为了当今集成电路最常用的工艺之一，被广泛应用于各种电子系统。
而VCO作为一种重要的时钟源，其设计和优化在实际应用中具有重要意义。
然而，相位噪声是VCO设计中的关键问题之一，对限制VCO性能产生了重要影响。
1. VCO基本原理和工作方式时钟信号的产生离不开压控振荡器，其中的LC VCO是一种基于电感和电容的振荡器电路。
LC VCO通过改变输入电压控制振荡频率，通过电感和电容的结合构成谐振电路，实现振荡信号的产生。
2. 相位噪声及其影响相位噪声是VCO性能的一个重要指标，直接影响系统的性能。
相位噪声可以从频域和时间域两个角度进行分析，其主要来源包括晶体管噪声、粗值控制噪声和细值控制噪声等。
相位噪声影响系统的传输速率和频谱纯净度，降低通信质量。
3. 低相位噪声设计优化方法3.1 降低晶体管噪声使用低噪声晶体管可以有效降低晶体管噪声对VCO性能的影响。
选择器件参数合适的晶体管，减小晶体管输出电压、电流和频率范围等参数，可以降低晶体管噪声。
3.2 优化电感和电容的选择通过合理选择电感和电容的参数，可以减小振荡电路的阻抗变化，从而降低相位噪声。
合理选择电感和电容的质量因子Q值，将振荡频率控制在合适的范围内，可以达到降低相位噪声的效果。
3.3 优化电源噪声抑制优化电源噪声抑制可以通过低噪声电源或滤波器来实现。
采用低噪声稳压电源作为VCO的电源，可以有效降低电源噪声的干扰。
同时，使用合适的滤波器来滤除电源噪声中的高频成分，也能有效降低相位噪声。
压控振荡器
压控振荡器压控振荡器（Voltage Controlled Oscillator，简称VCO）是一种电路，可以根据输入电压的变化而生成相应频率的信号。
VCO广泛应用于通信系统、雷达、无线电发射器等领域，是现代电子设备中不可或缺的组成部分。
方案一：基于电感-电容（LC）谐振电路的压控振荡器设计1.电路原理在LC谐振电路中，电感和电容的组合能够形成一个谐振回路。
当LC 电路中的电感和电容数值合适时，谐振电路会产生一个稳定的频率。
我们可以通过改变电容的值来改变谐振频率，从而实现压控振荡。
可将VCO分为两大模块，即振荡器电路和调谐电路。
振荡器电路：包括LC电路、放大器和反馈网络。
LC电路是谐振结构的核心，放大器用于提供振荡电路的增益，反馈网络将部分振荡输出信号输入到放大器的输入端。
2.电路实现首先，需要确定振荡器的工作频率范围和中心频率。
选择合适的电感和电容数值，使得振荡器在预期频率范围内正常工作。
接下来，设计放大器的增益和反馈网络的增益，以保证正反馈的存在，使振荡器能够自持振荡。
3.压控调谐（VCT）技术压控振荡器要能够实现频率的可调，需要采用压控调谐（Voltage Control Tuning，简称VCT）技术。
常见的VCT技术包括改变电容值、改变电感值和改变电源电压。
在本方案中，我们采用改变电容值的方法来实现压控调谐。
4.控制电路为了实现对电容值的控制，需要设计一个控制电路。
控制电路可以根据输入的电压信号来改变电容值，从而实现对振荡器频率的调节。
控制电路通常由一个比较器和一个电压-电容转换电路组成。
比较器将输入信号与参考电压进行比较，输出响应的电平控制电容值的改变。
5.特性和性能压控振荡器的性能指标包括频率稳定度、调谐范围、调谐灵敏度、输出功率等。
频率稳定度是指振荡器频率的稳定性，调谐范围是指振荡器的工作频率范围，调谐灵敏度是指输入电压变化与频率变化的关系，输出功率是指输出信号的幅值。
总结方案一是基于LC谐振电路的压控振荡器设计。
【2019年整理】实验一-压控振荡器VCO的设计-(2)
（四）ADS软件的使用
本节内容是介绍使用ADS软件设计VCO的 方法：包括原理图绘制，电路参数的调 整优化、仿真等。
下面开始按顺序详细介绍ADS软件的使 用方法。
ADS软件的启动
启动ADS进入如下界面
创建新的工程文件
点击File->New Project设置工程文件名称（本 例中为Oscillator）及存储路径
VCO的设计（续）
设计指标：设计一个压控振荡器，振荡 频率在1.8GHz左右。
第一步根据振荡频率确定选用的三极管， 因为是压控振荡器，所以还需要一个变 容二极管；第二步需要用到ADS的直流 仿真；第三步通过S参数仿真确定变容二 极管的VC曲线；第四步用HB模块来进行 谐波仿真，计算相位噪音。
管子的选取
在optim/stat/Yield/DOE类里面选择GOAL，这里需 要两个，还有一个OPTIM。
在Simulation－DC里面选择一个DC。
上面的器件和仿真器都按照下图放好，并连好线。
按NAME钮出现对话框后，可以输入你需要的 名字并在你需要的电路图上面点一下，就会自 动给电路节点定义名字，如下图中的“Vcb”， “Veb”节点。
瞬时波形，按
，并“new”一个新的
“Marker”，在“Vout”的瞬时波形图中，点击一下， 然后移动鼠标，把“marker”移动到需要的地方，就 可以看到该点的具体数值。
结果如下图所示：
按Eqn编辑公式：
这表示要对“Vout”在“Marker”m3，m4之间进行一 个频率变换，这样出来的“Spectrum”就是m3和m4之 间的频谱。
振荡器采用的初始电路
振荡器采用的初始电路如下图所示，图中的三极 管、二极管以及电阻电容等器件在ADS的器件库 中均可以找到。
压控制振荡器设计报告
压控制振荡器设计报告一、引言压控制振荡器（Voltage-Controlled Oscillator，简称VCO）是一种电子振荡器，用于产生具有可调频率的连续波形。
VCO在通信系统、频率合成器、调频调相调幅设备等领域广泛应用。
本报告旨在设计一种基于压控制振荡器的电路，实现频率可调的连续波形输出。
二、设计原理1.振荡器核心部分：振荡器核心部分采用LC谐振电路或RC谐振电路。
当输入的信号幅度和频率满足振荡器稳定条件时，振荡器可以产生连续波形输出。
其中，频率由LC谐振电路的电感和电容值决定，或者由RC谐振电路的电阻和电容值决定。
2.频率调节器：频率调节器通过对振荡器核心电路进行正反馈增益调整，使得振荡器输出的频率可以根据输入的电压进行调节。
常用的频率调节器包括：电阻调节器、电容调节器和电感调节器。
3.输出级：输出级用于放大振荡器核心电路产生的波形，并驱动输出负载。
输出级一般由放大器和输出缓冲电路组成。
三、设计步骤根据以上设计原理，压控制振荡器的设计步骤如下：1.选择振荡器核心电路：根据设计需求选择适合的LC谐振电路或RC谐振电路作为振荡器核心电路。
LC谐振电路适用于高频率振荡器设计，而RC谐振电路适用于低频率振荡器设计。
2.设计频率调节器：根据输入电压和输出频率之间的关系，设计合适的频率调节器。
可以根据实际需求选择电阻调节器、电容调节器或电感调节器。
3.设计输出级：根据输出负载的要求，设计合适的放大器和输出缓冲电路。
输出级应能够实现对振荡器核心电路产生的波形进行放大，并具有足够的驱动能力。
四、实验结果在实际设计中，我们选择了LC谐振电路作为振荡器核心电路，电阻调节器作为频率调节器，放大器和输出缓冲电路作为输出级。
我们通过仿真和实验验证了设计的可调频率的连续波形输出，并测试了输出波形的稳定性和驱动能力。
仿真结果显示，我们设计的压控制振荡器在不同输入电压下可以产生相应频率的连续波形输出，频率调节范围满足设计要求。
CMOS宽频带和极低功耗压控振荡器设计与研究的开题报告
CMOS宽频带和极低功耗压控振荡器设计与研究的
开题报告
首先，我们将介绍所选研究课题的背景和意义。
随着移动通信、物
联网、无线传感器等应用的快速发展，对于射频集成电路（RFIC）的需
求也越来越高。
其中，压控振荡器（Voltage Controlled Oscillator，VCO）被广泛应用于频率合成、频率调制、时钟恢复等领域。
由于压控振荡器需要产生频率稳定、相位噪声低的输出信号，因此
其设计需要考虑一系列因素，如宽频带、低相位噪声和极低功耗等要求。
由于CMOS工艺的不断进步，已经可以实现较高的集成度和较低的成本。
然而，CMOS VCO的设计需要克服多种挑战，如体效应、功耗、噪声等。
因此，我们选取CMOS宽频带和极低功耗压控振荡器设计与研究作为研
究课题。
接下来，我们将阐述所选研究课题的研究内容和方法。
首先，我们
将通过学习相关文献和已有的成果，深入了解压控振荡器的基本原理、
常见设计方法和优化技术。
接着，我们将进行CMOS振荡器电路的建模
与仿真，并进行不同的设计方案和电路参数的分析和比较。
最后，我们
将通过实验验证所设计的压控振荡器的性能指标，包括频率稳定性、相
位噪声和功耗等。
最后，我们总结一下我们的研究目标和意义。
通过对CMOS宽频带
和极低功耗压控振荡器的设计与研究，可以为射频集成电路设计提供新
的思路和方法，并为相关应用领域提供优秀的、高性能的电路解决方案。
一种基于CMOS工艺的低相噪压控振荡器的设计
一种基于CMOS 工艺的低相噪压控振荡器的设计低相噪压控振荡器是一种常用的电路设计，广泛应用于通信系统、天线、微波技术、遥感、雷达等领域。
本文将介绍一种基于CMOS 工艺的低相噪压控振荡器的设计原理、结构、性能分析及优化方法。
一、设计原理低相噪压控振荡器是指在实现正弦波振荡的同时，尽可能地减小振荡信号的相邻频率噪声（即相噪）。
控制振荡信号频率和相位的变化是可调电容器（varactor diode）和可调电感器（varactor-tuned LC oscillator）两种主要方式。
为了使振荡器得到优化的性能，在设计时需要考虑实际的运用环境，如输入信号的频率、输出信号的功率、振荡器所处的环境温度和状态等。
本文着重介绍基于CMOS 工艺的压控振荡器，其采用VCO 架构，在正弦波产生器和频率鉴别器之间加入限幅放大器（limiter amplifier）和相位调节器，以便实现更好的振荡稳定性和降低相噪。
同时，加入环路滤波器以消除高频干扰信号，提高振荡器的抗干扰能力。
二、结构设计本文提出的结构设计共包括五个部分，具体如下：1、正弦波产生器：采用双互补对（complementary pair）构成的差动放大器，其输出端和输入端的RC 网络可以滤除高频噪声。
2、限幅放大器：由MOS 管、差动电路和反馈电路构成，能够对弱信号（如噪声）进行放大并限制振荡器输出电压幅度。
3、相位调节器：采用一个差分放大器及一个电阻负反馈网络，能够对振荡信号进行实时的相位调整，以使输出信号与输入信号同相或反相。
4、频率鉴别器：由相位频率检测电路、限制放大器和反馈电路构成，能够对输入频率进行检测并反馈到正弦波产生器，实现稳定的频率输出。
5、环路滤波器：一般采用有源滤波器，可去除输入信号、供电噪声等在环路内的干扰信号，提高振荡器的抗干扰能力。
三、性能分析1、相噪：相噪是振荡器一个重要的性能参数，以dBc/Hz 为单位，表示单位频率范围内振荡器输出正弦波的相位偏差幅度。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于标准CMOS工艺压控振荡器(VCO)设计
摘要：近年来随着无线通信系统的迅猛发展和CMOS工艺的不断进步，对CMOS 无线射频收发机要求越来越高。
低成本、小型化、宽频带、低噪声、更高的工作频段是未来射频收发机设计所要努力的方向。
压控振荡器(voltage-controlled oscillator, VCO)作为频率综合器的关键组成部分，对频率综合器的频率覆盖范围、相位噪声、功耗等重要性能都有直接影响，文章经过对VCO性能参数的分析，介绍了一些压控振荡器性能优化方法。
关键词：振荡器、施密特触发器、环形振荡器、CSA
一、引言
压控振荡器(voltage-controlled oscillator, VCO)是一种以电压输入来控制振荡频率的电子振荡电路,是现代无线电通信系统的重要组成部分。
在当今集成电路向尺寸更小、频率更高、功耗更少、价格更低发展的趋势下，应用标准工艺设计生产高性能的压控振荡器已是射频集成电路中的一个重要课题。
尤其在通信系统电路中，压控振荡器(VCO)是其关键部件，可以毫不夸张地说在电子通信技术领域，VCO 几乎与电流源和运放具有同等重要地位。
二、压控振荡器(VCO)原理
2.1 概述
压控振荡器是在振荡器的基础上引入控制端，实现电压控制振荡频率的功能。
振荡器是通过自激方式把直流电能变换为交流电能的一种电子线路。
构成VCO的第一步，是实现一个振荡器，然后添加一个中间级使输入电压可以控制振荡频率（但在有些情况，控制信号可能为电流）。
人们通常把压控振荡器称为调频器，用以产生调频信号。
2.2 压控振荡器基本架构和原理
压控振荡器主要有环形振荡器和负阻型振荡器两种结构，环形振荡器具有线性度好,功耗小,成本低,易于集成,调节范围宽,结构简单易于实现等优点，因此在时钟类型的应用和低中频通信系统中得到了广泛的应用。
一般振荡频率在1GHz以下时，电路会采用环形结构，振荡频率高于1GHz时，负阻型压控振荡器是主流结构。
2.3 VCO性能指标
VCO是一个电压/频率转换电路，在环路中作为被控振荡器，它的输出频率应随控制电压线性地变化。
一个理想的VCO其输出频率和输入频率的关系为：
式中，ω0是控制电压Vcont为零时的振荡器的固定频率，KVCO 为VCO的增益或灵敏度。
可以推导出VCO的传输函数：
由式(2-4)可以得出，当VCO被放在锁相环中时，其输出经分频器后接到鉴相器的输入，对鉴相器输出起作用的不是其频率，而是相位。
所以在锁相环中VCO通常被看作输入为控制电压，输出为相位的系统。
三、振荡器结构的选择
3.1 作为反馈系统的振荡器
该模型的闭环传输函数可以写成：
注意到若环路增益印βH（s=jω0）=-1。
因此，电路可以放大其自身在频率范围的噪声。
理论上，该频率上的振幅可以为无穷大。
而事实上，较大的振幅降低了环路增益βH（s=jω0），最终使得振荡器在某一个振幅上建立起稳态的振荡。
上述条件就是“巴克豪森准则”即式3-2、3-3所示：
3.2 环型振荡器
一个环型振荡器至少包含三个增益级，每一增益级引入一个附加
的极点，因而在闭环传输函数中引入一个90度的相移。
这样，当arg （βH（jω0））=-1800时才可能有βH（jω0）的绝对值大于1，从而满足巴克豪森准则。
环型振荡器等效反馈模型如图3-1所示。
然而，环型振荡器无须使用任何诸如电感和电容之类的无源器件这一主要优点也是其主要缺点：由于没有通过滤波过程来对输出信号进行噪声整形，因此与LC振荡器相比，环型振荡器通常都表现出很差的相位噪声性能。
环型振荡器主要用于诸如串行数据通信的时钟恢复，或者片上时钟分配，而对于射频应用场合则通常需要一种比环型振荡器所能提供的相位噪声性能更好的振荡器。
四、环形压控振荡器的电路选择
本文中选用的是CSA(Current Steering Amplifier)型压控振荡器即电流控制放大器环形振荡器，因为这种三级环形振荡结构简单，可以降低设计和维护的难度。
另外本设计中的频率也不是很高，CSA结构的VCO足以满足性能要求。
如果要提供振荡频率，只要提高每级的电流即可，当然功耗也会随之增加。
前面部分的电路为电压电流转换电路，为了让电路更简单，且容易设计，本文去掉这部分电路，直接给后面的三级环形振荡器的PMOS管加偏置电压，使其产生偏置电流来调节频率。
五、优化后的整体电路
通过对施密特触发器电路的调试，我们得到了标准的方波输出，为了优化电路，CSV结构的VCO电路与施密特触发器电路连接起来进行整体调试。
对于施密特触发器有：
其中VT+称为正向阈值电压，VT-称为负向阈值电压，对于给定的R1/R2，VT+、VT-具有相同的变化趋势，即当VTH值变大时VT+、VT-也变大，则输出矩形波的高电平时间就会变小，占空比变小，反之则变大。
故通过调节VTH可以改变占空比。
下面讨论VTH与反相器各管的宽长比的关系，由于VTH为反相器输出电压发生转换时的输入电压，所以当反相器的输入为VTH时，NMOS和PMOS都处于饱和的过渡状态，此时流入NMOS和PMOS 的电流相等IDN=IDP。
，当输入电压VTH1略大于VTH时，则电路有使IDN>IDP的变化趋势，为了抵消这种趋势从新建立起两管都处于饱和区的状态，应降低NMOS的宽长比，使得IDN下降，最终使IDN=IDP，此时在输入电压为VTH1的情况下各管都处在饱和的中间状态，故VTH1为新的阈值电压值，所以得出结论是如果要使VTH增大可以降低NMOS的宽长比，反之则增大NMOS的宽长比。
经过反复的修改和仿真，最终我们确定了反相器中NMOS的宽长比为3?m/0.35?m，PMOS的宽长比为0.7/0.35。
由网表进行模拟验
证后，得到了最终优化后的输出波。
经过优化后输出频率约为625MHz，输出摆幅约为1.75V。
频率和摆幅是符合设计要求，而且在增加了施密特波形转换电路后三级CSA输出波形VCO的输出由正弦波输出转换为方波，使VCO适用于更多电路中。
就此我们得到了带施密特波形转换电路的三级CSA VCO电路。
本文探究了压控振荡器的基本原理和电路拓扑结构，并采用Chartered 0.35?m N阱CMOS工艺设计了一个CSA结构的VCO，该结构的电路简单，工作频率高，控制电压与频率的转换关系线性度很好，频带宽。
利用施密特波形转换电路对CSA结构的VCO进行优化，得到了输出频率约为625MHz，输出摆幅约为1.75V的VCO电路。
参考文献
[1] 曹旭.宽带CMOS压控振荡器研究及设计[D]. 杭州电子科技大学2013
[2] 陈焱.全集成宽带CMOS压控振荡器的研究与设计[D]. 苏州大学2009
[3] 傅开红.基于CMOS工艺压控振荡器和低噪声放大器研究[D]. 杭州电子科技大学2009。