计算机组成原理第4章主存储器
计算机组成原理第四章作业答案
第四章作业答案解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。
2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。
3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。
它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。
4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠触发器原理存储信息，只要不掉电，信息就不会丢失。
6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。
7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。
8 PROM: 是可一次性编程的只读存储器。
9 EPROM 是可擦洗的只读存储器，可多次编程。
10 EEPROM: 即电可改写型只读存储器，可多次编程。
11 CDROM 即只读型光盘存储器。
12 Flash Memory 即可擦写、非易失性的存储器。
存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
计算机组成原理第四章存储系统(一)(含答案)
第四章、存储系统（一）4.1 存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache 、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增加D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2 主存中的数据组织随堂测验1、设存储字长为64位,对short 变量长度为16位，数据存储按整数边界对齐，关于short 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 32、设存储字长为64位,对char 变量长度为8位，数据存储按整数边界对齐，关于char 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端模式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0x12345678 按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0x12345678 按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长一般应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float 型变量的地址为FFFF C000H ,数据X = 12345678H，无论采用大端还是小段方式，在内存单元FFFF C001H，一定不会存放的数是（）（此题为多选题）A、12HB、34HC、56HD、78H4.3 静态存储器工作原理随堂测验1、某计算机字长16位，其存储器容量为64KB，按字编址时，其寻址范围是（）（单选）A、64KB、32KBC、32KD、64KB2、一个16K*32位的SRAM存储芯片，其数据线和地址线之和为（）（单选）A、48B、46C、36D、39。
计算机组成原理第四章部分课后题答案（唐朔飞版）
计算机组成原理第四章部分课后题答案（唐朔飞版）4.1 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
主存：⽤于存放数据和指令，并能由中央处理器直接随机存取，包括存储器体M、各种逻辑部件、控制电路等辅存：辅助存储器，⼜称为外部存储器（需要通过I/O系统与之交换数据）。
存储容量⼤、成本低、存取速度慢，以及可以永久地脱机保存信息。
主要包括磁表⾯存储器、软盘存储器、磁带存储设备、光盘存储设备。
Cache：⾼速缓冲存储器，⽐主存储器体积⼩但速度快，⽤于保有从主存储器得到指令的副本很可能在下⼀步为处理器所需的专⽤缓冲器。
RAM：(Random Access Memory)随机存储器。
存储单元的内容可按需随意取出或存⼊，且存取的速度与存储单元的位置⽆关的存储器。
这种存储器在断电时将丢失其存储内容，故主要⽤于存储短时间使⽤的程序。
按照存储信息的不同，随机存储器⼜分为静态随机存储器（StaticRAM,SRAM)和动态随机存储器（Dynamic RAM,DRAM)。
SRAM：(Static Random Access Memory)它是⼀种具有静⽌存取功能的内存，不需要刷新电路即能保存它内部存储的数据。
DRAM：(Dynamic Random Access Memory)，即动态随机存取存储器最为常见的系统内存。
DRAM 只能将数据保持很短的时间。
为了保持数据，DRAM使⽤电容存储，所以必须隔⼀段时间刷新（refresh）⼀次，如果存储单元没有被刷新，存储的信息就会丢失。
（关机就会丢失数据）ROM：只读内存（Read-Only Memory）的简称，是⼀种只能读出事先所存数据的固态半导体存储器。
其特性是⼀旦储存资料就⽆法再将之改变或删除。
通常⽤在不需经常变更资料的电⼦或电脑系统中，资料并且不会因为电源关闭⽽消失。
PROM：(Programmable Read-Only Memory)－可编程只读存储器，也叫One-Time Programmable (OTP)ROM“⼀次可编程只读存储器”，是⼀种可以⽤程序操作的只读内存。
曹红根《计算机组成原理》第 4 章 存储器系统
求，但不满足单元数的要求。需要4片16K×8位的芯片采用字扩充
方式来构成存储器。
64K×8位的存储器需要16位地址线A15～A0，而16K×8位的芯片的 片内地址线为14根，所以用16位地址线中的低14位A13～A0进行片 内寻址，高两位地址A15、A14用于选择芯片，即选片寻址。 设存储器从0000H开始连续编址，则四块芯片的地址分配：
• 计算机发展的重要问题之一，就是如何设计 容量大、速度快、价格低的存储器。
2020/4/3
3
4.1.1 存储器分类
1．按与CPU的连接和功能分类
(1)主存储器
CPU能够直接访问的存储器。用于存放当前 运行的程序和数据。简称内存或主存。
(2)辅助存储器
为解决主存容量不足而设置的存储器，用
于存放当前不参加运行的程序和数据。当需要
对应位上。
② 将各芯片的数据线单独列出，分别接到数据总线的
对应位。
2020/4/3
39
例：用2114存储器芯片构成1K×8位的存储器。 2114为1K×4位的芯片，现存储器要求容量为1K×8位，单
元数满足，位数不满足，需要1K×8/1K×4＝2片 2114来 构成存储器。
1K×8位的存储器共需8根数据线D7～D0，两片2114各自的4 根数据线分别用于连接D7～D4和D3～D0。 2114本身具有10根地址线，称为片内地址线，与存储器要
2ms（128 行全部刷新一遍）
异步式刷新既充分利用2ms的最大刷新间隔，保 持存储系统的高速性，又大大缩短了主机的 “死区”，所以是一种最常用的刷新方式。
2020/4/3
36
4.2.4 半导体存储器的组成
由于一块存储器芯片的容量总是有限的，因此一个 存储器总是由一定数量的存储器芯片构成。 要组成一个主存储器，需要考虑的问题： ① 如何选择芯片 根据存取速度、存储容量、电源 电压、功耗及成本等 方面的要求进行芯片的选择。 ② 所需的芯片数量：
计算机组成原理第四章存储系统(一)(含答案)
计算机组成原理第四章存储系统(一)(含答案)4.1存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增长D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2主存中的数据组织随堂测验1、设存储字长为64位,对short变量长度为16位，数据存储按整数边界对齐，关于short变量j在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 312、设存储字长为64位,对char变量长度为8位，数据存储按整数边界对齐，关于char变量j在主存中地址的下列描绘中精确的是（）（此题为多项选择题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端形式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0xxxxxxxxx按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0xxxxxxxxx按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长普通应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float型变量的地址为FFFF C000H。
1-3-4-5计算机组成原理课后习题答案
第一章计算机系统概论习题答案1、答：计算机系统由硬件和软件两大部分组成。
硬件即指计算机的实体部分，它由看得见摸的着的各种电子元器件，各类光电、机设备的实物组成，如主机、外设等。
软件时看不见摸不着的，由人们事先编制成具有各类特殊功能的信息组成，用来充分发挥硬件功能，提高机器工作效率，便于人们使用机器，指挥整个计算机硬件系统工作的程序集合。
软件和硬件都很重要。
2、答：从计算机系统的层次结构来看，它通常可有五个以上的不同级组成，每一个上都能进行程序设计。
由下至上可排序为：第一级微程序机器级，微指令由硬件直接执行；第二级传统机器级，用微程序解释机器指令；第三级操作系统级，一般用机器语言程序解释作业控制语句；第四级汇编语言机器级，这一级由汇编程序支持和执行；第五级高级语言机器级，采用高级语言，由各种高级语言编译程序支持和执行，还可以有第六级应用语言机器级，采用各种面向问题的应用语言。
3、答：机器语言由0、1代码组成，是机器能识别的一种语言。
汇编语言是面向机器的语言，它由一些特殊的符号表示指令，高级语言是面向用户的语言，它是一种接近于数学的语言，直观，通用，与具体机器无关。
4、答：计算机组成是指如何实现计算机体系结构所体现的属性，它包含了许多对程序员来说是透明的硬件细节。
计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，即概念性的结构与功能特性，通常是指用机器语言编程的程序员所看到的传统机器的属性，包括指令集、数据类型、存储器寻址技术、I/O机理等等，大都属于抽象的属性。
5、答：特点是：(1) 计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成(2) 指令和数据以同等的地位存放于存储器内，并可以按地址寻访(3) 指令和数据均可以用二进制代码表示(4) 指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数所在存储器中的位置(5) 指令在存储器内按顺序存放。
通常，指令是顺序执行的，在特定情况下，可根据运算结果或根据设定的条件改变执行顺序(6) 机器以运算器为中心，输入输出设备与存储器的数据传送通过运算器。
计算机组成原理第4章主存储器(00001)资料讲解
CS
WE
DOUT
片选读时间 taCS
CPU必须在这段时 间内取走数据
片禁止到输出的传 输延迟tPLH CS→DOUT
15
1. 静态存储器（SRAM）（6）
(2) 开关特性
写周期时序 地址对写允许WE的保持时间 th Adr
地址对写允许WE的建立时间 tsu
Adr
Adr
CS
WE
最小写允许宽度tWWE
保持1，0 的双稳态 电路
存储单元
9
1. 静态存储器（SRAM）
MOS管是金属(Metal)—氧化物(Oxid)—半导体(Semiconductor) 场效应晶体管，或者称S管有三个极：源极S（Source）、漏极D（Drian）和栅极G（Gate）.
器
控制电路
0 … 31
读/写电路 Y地址译码
CS WE DIN H ×× LLL LLH L H×
DOUT H H H DOUT
操作方式
未选 写“0” 写“1”
读
WE CS
A5 … A9
14
1. 静态存储器（SRAM）（5）
(2) 开关特性
读周期时序
Adr
地址对片选的建立时间 tsu Adr→CS
27
4.6 非易失性半导体存储器（4）
3．可擦可编程序的只读存储器（EPROM） 为了能修改ROM中的内容，出现了EPROM。其原理：
VPP(+12V)
控制栅 浮置栅
5～7V
源n+
漏n+
P型基片
28
4.6 非易失性半导体存储器（5）
3．可擦可编程序的只读存储器（EPROM） 存储1，0的原理：
山东大学计算机组成原理第四章作业题及参考答案
第四章部分作业题参考答案4.3 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：1）存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
2）Cache—主存层次主要解决CPU和主存速度不匹配的问题，在存储系统中主要对CPU访存起加速作用。
从CPU的角度看，该层次的速度接近于Cache，而容量和每位价格却接近于主存。
这就解决了存储器的高速度和低成本之间的矛盾；主存—辅存层次主要解决存储系统的容量问题，在存储系统中主要起扩容作用。
从程序员的角度看，其所使用的存储器的容量和每位价格接近于辅存，而速度接近于主存。
该层次解决了大容量和低成本之间的矛盾。
3）主存与Cache之间的数据调度是由硬件自动完成的，对程序员是透明的。
而主存—辅存之间的数据调动，是由硬件和操作系统共同完成的。
换言之，即采用虚拟存储技术实现。
4.5 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？答：1）存储器的带宽指单位时间内存储器存取的信息量。
2）存储器带宽= 1/200ns ×32位= 160M位/秒= 20MB/S （此处1M=106 ）4.7 题目略。
解：地址线和数据线的总和= 14 + 32 = 46根各需128、32、32、32、16和8片。
4.8试比较静态RAM和动态RAM。
答案要点：1）静态RAM的特点：依靠双稳态触发器保存信息，不断电信息不丢失；功耗较大，集成度较低，速度快，每位价格高，适合于作Cache或存取速度要求较高的小容量主存。
2）动态RAM的特点：依靠电容存储电荷来保存信息，需刷新电路进行动态刷新；功耗较小，集成度高，每位价格较低，适合于作大容量主存。
4.14 题目略解：1）256KB ；2）8块模板；3）16片；4）128片；5）CPU 通过最高3位地址译码选模板，次高3位地址译码选择模板内芯片。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
有些计算机按照字节寻址，这种机器称为“字节可寻址”计算机。
指令中地址码的位数决定了主存储器的可寻址的最大空间。例如，32位微型机 提供32位物理地址，只能支持对4G字节的物理主存空间的访问。
存储器的容量：以字或字节为单位来表示主存储器存储单元的总数。一般以字 节计算，有K（1024字节）/M（1024K字节）/ G （1024M字节）。
存储器存取时间：也称访问时间，指启动一次存储器操作到操作完成的时间。
存储周期：指连续启动两次独立的存储器操作所需的的最小间隔时间。
主存储器的速度和容量得到极大提高，但具有合适价格的主存储器能提供信息
的速度总是跟不上CPU的处理指令和数据的速度。
计算机组成原理第4章主存储器
5
4.4 主存储器的基本操作
动态存储器利用MOS电容存储电荷来保存信息，使用时需不断给 电容充电才能使信息保持。
静态存储器集成度低，但功耗较大；动态存储器的集成度高，功 耗小，它主要用于大容量存储器。
计算机组成原理第4章主存储器
8
主存储器的逻辑组成
地址
内容
1000H 0 1 0 1 1 0 1 0 1001H 0 1 0 1 1 0 1 0 1002H 0 1 0 1 1 0 1 0 1003H 0 1 0 1 1 0 1 0 1004H 0 1 0 1 1 0 1 0 1005H 0 1 0 1 1 0 1 0
保持1，0 的双稳态 电路
存储单元
计算机组成原理第4章主存储器
9
1. 静态存储器（SRAM）
MOS管是金属(Metal)—氧化物(Oxid)—半导体(Semiconductor)场 效应晶体管，或者称是金属—绝缘体—半导体。
MOS管的开关特性:
MOS管有三个极：源极S（Source）、漏极D（Drian）和栅极G（Gate）.
主存储器的两个基本操作：“读”和“写”。读是读（read）、写（write）和表示存储器功能完成 的（ready）控制线。
计算机组成原理第4章主存储器
6
4.4 主存储器的基本操作
读/写
CPU AR DR
读/写 ready 地址 数据
主存储器
地址总线 数据总线 控制总线
当CPU需要从主存“取”出一个信息字时，CPU必须指定存储器字地址，并令存储器进 行“读”操作。CPU需要把信息字的地址送到AR，经地址总线送往主存。同时，CPU应 用控制线（读写）发一个“读”请求。此后，CPU等待从主存发来的回答信号，通知 CPU “读”操作完成。主存通过ready线做出回答，若ready信号为1，说明存储器的内容 已经读出，并放在数据总线上，送入DR。这时，取数操作完成。
K
UGG
S
D
1.当UGG>UT 时，MOS管导通，忽略导通电阻，漏--源极相当短路，
相当于开关“闭合”。
2.当UGG<UT 时，MOS管截止，漏--源极相当开路。
上述各种存储器，除了RAM以外，即使停电，仍能保持其内容，称之为 “非易失性存器”，而RAM为“易失性存储器”。
计算机组成原理第4章主存储器
4
4.3 主存储器的主要技术指标
主存储器的主要性能指标包括：
主存容量、存储器存取时间和存储周期时间。
计算机可寻址的最小信息单位是一个存储字，相邻存储地址表示相邻存储字， 这种机器称为“字可寻址”机器。一个存储字包含的二进制位数成为字长。
第四章 主存储器
计算机组成原理第4章主存储器
1
4.1主存储器处于全机中心地位
在现代计算机中，主存储器处于全机中心地位。原因：
当前计算机正在执行的程序和数据（除了暂存于CPU寄存器以外的 所有原始数，中间结果和最后结果）均存放在存储器中。CPU直接 从存储器取指令或存取数据。
计算机系统中输入输出设备数量增多，数据传送速度加快，因此采 用了直接存储器访问（DMA）技术和输入输出通道技术，在存储器 与输入输出系统之间直接传送数据。
为了“存”一个字到主存，……
CPU与主存之间采取异步工作方式，以Ready信号表示一次访问存储器操作的结束。
计算机组成原理第4章主存储器
7
4.5 读／写存储器
半导体读/写存储器（即随机存储器（RAM））按存储元件在运行 中能否长时间保存信息，分为： 静态存储器 动态存储器
静态存储器利用双稳态触发器来保存信息，只要不断电，信息是 不会丢失的；
主存储器用来暂存CPU正在使用的指令和数据，它和CPU的关系最为密切。主 存储器和CPU的连接是由总线支持的。
总线包括：
数据总线DB、地址总线AB和控制总线CB。
CPU通过使用地址寄存器（AR）和数据寄存器（DR）和主存进行数据传送。 若AR为K位字长，DR为n为字长，则允许主存包含2k个可寻址单位（字节或 字）。在一个存储周期内，CPU和主存之间通过总线进行n为数据传送。
共享存储器的多处理机的出现，利用存储器存放共享数据，并实现 处理机之间的通信，加强了存储器作为全机中心的作用。
现代计算机中还设置了：
辅助存储器（外存储器）：存放当前不运行的程序和数据。
高速缓冲存储器Cache：解决CPU的主存储器速度的不匹配。
计算机组成原理第4章主存储器
2
4.2 主存储器分类
3
4.2 主存储器分类
主存储器的类型：
随机（读写）存储器（Random Access Memory，简称RAM）
在讨论计算机主存时，没有特别说明，就是指随机存储器。
只读存储器（Read Only Memory，简称ROM） 可编程序的只读存储器（Programmable ROM，简称PROM） 可擦除可编程序只读存储器（Erasable PROM，简称EPROM） 可用电擦除的可编程只读存储器（Electrically EPROM，称E2PROM）
能用来作为存储器的器件和介质，除了其基本存储单元有 两个稳定的物理状态来存储二进制的信息外，还必须满足 一些技术上的要求。例如： 便于与电信号转换、便于读写、速度高、容量大和可 靠性高等。还有价格因素。
20世纪50 年代至70年代：磁芯存储器 20世纪70 年代至今：半导体存储器
计算机组成原理第4章主存储器