存储器及其接口
第五章 存储器接口设计与应用
综上所述，一个较大的存储系统是由各种不同类 型的存储设备构成，是一个具有多级层次结构的 存储系统。该系统既有与CPU相近的速度，又有 极大的容量，而成本又是较低的。其中高速缓存 解决了存储系统的速度问题，辅助存储器则解决 了存储系统的容量问题。采用多级层次结构的存 储器系统可以有效的解决存储器的速度、容量和 价格之间的矛盾。
5.2.2 SDRAM工作原理
SDRAM在系统中主要用作程序的运行空间、数据 及堆栈区。当系统启动时，CPU首先从复位地址 0x0处读取启动代码，在完成系统的初始化后，程 序代码调入SDRAM中运行以提高系统的运行速度 ，同时，系统及用户堆栈、运行数据也都放在 SDRAM中。 SDRAM存储一个位的消息只需要一只晶体管，但 是需要周期性地充电，才能使保存的信息不消失 。 SDRAM共用它的行、列地址线，行地址和列地址 的选通分别有行地址选通引脚CAS和列地址选通 引脚RAS来进行分时控制。
3
5.1 存储器概述
存储器是计算机系统中的记忆设备，用来存放程 序和数据。CPU执行指令，而存储器为CPU存放 指令和数据，从物理层面上来说，存储器系统是 一个线性的字节数组，而CPU可以访问每个存储 器位置。计算机中全部信息，包括插入的原始数 据、计算机程序、中间运行结果和最终运行结果 都保存在存储器中，它根据控制器指定的位置存 入和取出信息。有了存储器，计算机才有记忆功 能，才能保证正常工作。
S5PV210的引导区分为两部分，分别是0x00000x1FFF_FFFF和0XD002_0000-0xD003_7FFF的空 间。系统上电后，从引导区开始执行Boot Loader 程序。 S5PV210的SROM分为6个Bank，每个Bank有 128MB。可以支持8/16位的NOR Flash、PROM和 SRAM存储器，并且支持8/16位的数据总线。 比较特殊的是Bank0，它只支持16位带宽，不能改 变。
存储器接口 (2)
地把双端口RAM看作是本地RAM一样进行访问，不 仅方便了软件设计,还大大地提高了系统的工作 效率。
二、半导体存储器的主要性能指标 主要从一下几方面考察： 1、存储容量 2、速度 3、功耗 4、集成度 5、可靠性
三、存储芯片的组成
1、地址译码器：接收来自CPU的N位地址信息， 经译码后产生2的N次方个地址选择信号对片内 寻址。
/CS=0,/OE=0时为读; /CS=0,/WE=0时为写。 /WE和/OE分别接CPU的/WR和/RD信号。
2、存储器与CPU数据总线的连接 根据存储器结构选择连接CPU的数据总线。
6.3 主存储器接口
主存储器的类型不同，则接口不同。以 EPROM、SRAM、DRAM为例分别介绍。
一、EPROM与CPU的接口 目前广泛使用的典型EPROM芯片有Intel公
（1）Tc=总容量/N×8/M＝128K/8K×8/8 ＝16片
（2）Tc＝128K/8K×16/8＝32片
6.2存储器接口技术
一、存储器接口中应考虑的问题
1、存储器与CPU的时序配合
几个问题： （1）什么是总线周期？（2）什么 是时钟周期？（3）什么是T状态？（4）如何实 现二者之间的时序配合？（5）设计产生等待信 号电路应注意那些问题？（见图6－3）
2、如何完成寻址功能？
要完成寻址功能必须具备两种选择：
（1）片选：即首先要从众多存储器中，选中要 进行数据传输的某一存储器芯片，称为片选。一 般由接口电路中的端口译码产生。
（2）字选：然后从该芯片内选择出某一存储单 元，称为字选。由存储器内部的译码电路完成。
3、片选控制的译码方法
常用方法有：线选法、全译码法、部分译码法、 混合译码法等。
或列出地址分配表； ③根据地址分配图或分配表确定译码方法并画出
第五章存储器习题(可编辑修改word版)
第五章存储器及其接口1.单项选择题（1）DRAM2164(64K╳1)外部引脚有（）A.16 条地址线、2 条数据线B.8 条地址线、1 条数据线C．16 条地址线、1 条数据线 D.8 条地址线、2 条数据线(2)8086 能寻址内存贮器的最大地址范围为()A.64KBB.512KBC.1MBD.16KB（3）若用1K╳4b的组成2K╳8b的RAM，需要（）。
A．2 片 B.16 片 C.4 片 D.8 片（4）某计算机的字长是否 2 位，它的存储容量是 64K 字节编址，它的寻址范围是（）。
A．16K B.16KB C.32K D.64K（5）采用虚拟存储器的目的是（）A．提高主存的速度 B.扩大外存的存储空间C．扩大存储器的寻址空间 D.提高外存的速度（6）RAM 存储器器中的信息是（）A．可以读/写的 B.不会变动的C.可永久保留的D.便于携带的（7）用2164DRAM 芯片构成8086 的存储系统至少要（）片A．16 B.32 C.64 D.8（8）8086 在进行存储器写操作时，引脚信号 M/IO 和 DT/R 应该是（）A．00 B。
01 C。
10 D。
11（9）某SRAM 芯片上，有地址引脚线12 根，它内部的编址单元数量为（）A．1024 B。
4096 C。
1200 D。
2K（11）Intel2167(16K╳1B)需要（）条地址线寻址。
A．10 B.12 C.14 D.16（12）6116（2K╳8B）片子组成一个 64KB 的存贮器，可用来产生片选信号的地址线是（）。
A．A0~A10B。
A~A15C。
A11~A15D。
A4~A19（13）计算一个存储器芯片容量的公式为（）A．编址单元数╳数据线位数B。
编址单元数╳字节C．编址单元数╳字长D。
数据线位数╳字长（14）与 SRAM 相比，DRAM（）A．存取速度快、容量大B。
存取速度慢、容量小C．存取速度快，容量小D。
存取速度慢，容量大（15）半导动态随机存储器大约需要每隔（）对其刷新一次。
外存储器接口
EIDE具有更高的数据传输速率。IDE驱动器的最大突发数据传输率仅为3MB/s，而标准 EIDE驱动器的最大突发数据传输率可达16MB/s。
磁盘
ID=6
扫描仪
ID=3
CD-ROM
ID=2
CPU
ID=7
终结器
终结器
图10.13 SCSI设备的配置
8
1.2SCSI接口
SCSI系统的结构
系统中的每台SCSI设备都有ID地址，并指定对应于数据总线的位编号 （ID0~ID7对应于DB0~DB7），它们是启动设备选择目标设备或目标设备 重新连接启动设备时为了寻找特定的SCSI设备的识别号码。在系统中，启 动设备和目标设备的总台数不超过8台。启动设备能够分别为目标设备指定 下属的七台外设，作为输入输出的对象。这些外设称为逻辑设备，并以逻 辑设备号(LUN)加以编号。
IDE和EIDE接口引脚及含义见表10.1。
4
1.1IDE和EIDE接口
现代硬盘接口标准是在ATA上发展起来的Ultra DMA/33/66接口。 采用此接口，理论上数据传输率可以分别达到33MB/s和66MB/s。 Ultra DMA/66仍然采用40脚插座，但是在连接线缆的每根信号线之 间增加了一根地线，因此不仅提高了数据传输率，还有效地降低了 信号之间的干扰，提高数据的可靠性。
6
1.2SCSI接口
SCSI的特点
SCSI是系统级接口，不依赖于具体设备，它是用一组通用的命令去控制各种设备。不需要 设计外设的物理特性。总线上连接的SCSI设备的总数最多为8个。
存储器及其接口
0
1
1
1
1
0
F0000～F7FFFH
0
1
1
1
1
1
F8000～FFFFFH
ROM子系统中译码器管理的存储器地址
存储器地址区域
3.RAM子系统
系统板上RAM子系统为256KB，每64KB为一组，采用9片4164 DRAM芯片，8片构成64KB，另一片用于奇偶校验
CPU
数据总线
地址总线
寻址范围
T2为一列基本存储单元电路上共有的控制管。
CD
T1
字选择线
刷 新 放大器
位选择线
T2
单管动态RAM存储电路
数据线（D）
DRAM的基本存储电路
NC
D
IN
WE
RAS
A
0
A2
A1
GND
—
—
—
—
—
—
—
—
V
CC
CAS
D
OUT
A6
A3
A4
A5
A7
—
—
—
—
—
—
4.电可擦可编程的ROM
5.闪速存储器（Flash Memory）
01
闪存也称快擦写存储器，有人也简称之Flash。 Flash Memory属于EERPOM类型 ,有很高的存取速度，而且易于擦除和重写，而且可以选择删除芯片的一部分内容，但还不能进行字节级别的删除操作。
单击此处添加小标题
02
单击此处添加小标题
8088
8位
20位
1MB
8086
8位
20位
1MB
80286
第5章存储器原理与接口修改
地址选择电路
片选信号用以实现芯片 的选择。读/写控制电路 则用来控制对芯片的读/ 写操作。
控制信息的读出与写 入（包含对I/O信号 的驱动及放大处理功 能 ）。
I/O电路
微机原理与接口技术——第5章 存储器原理与接口
9
5.3 主存储器及存储控制
主存储器及控制
典型的RAM内部结构示意图
微机原理与接口技术——第5章 存储器原理与接口
11
静态随机存取存储器SRAM
典型存储器——静态RAM存储器芯片Intel 2114
主存储器及控制
A6 A5 A4 A3 A0 A1 A2
CS GND
引脚图
1 18 2 17 3 16 4 15 5 14 6 13 7 12 8 11 9 10
（1）外部结构
SAM
FIFO（先进先出存储器）——主要用做各种队列电路和多级缓冲器 CCD（电荷耦合器件）——串行存储器，存取时间与位置有关
微机原理与接口技术——第5章 存储器原理与接口
6
5.2 多层存储结构概念
多层存储结构
Cache－主存层次：解决 CPU与主存的速度上的差距
主存－辅存层次：解决存储的大 容量要求和低成本之间的矛盾
微机原理与接口技术——第5章 存储器原理与接口
3
5.1 存储器的分类
存储器分类
按构成存储器的器件和存储介质分类
磁芯存储器、半导体存储器、光电存储器、磁膜、磁泡和 其它磁表面存储器以及光盘存储器等。
按存储器存取方式分类
随机存取存储器RAM（Random Access Memory） 只读存储器ROM （Read-Only Memory） 串行访问存储器 SAS（Serial Access Storage）
定时器、存储器和接口电路
vO
T 1 T1 VI dt 1 v I 0 C Байду номын сангаас RC
（2）S1 合到–VREF 一侧，积分器反向积分，直到 vO=0，积分时间为 T2， T2 所包含的时钟个数即为输出数字 量。
vO
T2
1 C
T2
0
VREF dt vO R
t 0
1 C
T2
0
VREF T dt 1 v I 0 R RC
双积分型 ADC 转换原理：先将 V 转换成与之成正比的时间宽度信号，然后在这个时间内用固定频率脉冲计数，计数的结果即为正 比于输入模拟电压的数字信号。 转换前，vL=0，先将计数器清零，接通开关 S0，电容 C 完全放电。 vL=1 开始转换： （1）S0 断开，S1 合到 vI 一侧，积分器对 vI 进行固定时间 T1 的积分
s 4．A/D 转换电路的组成与原理，精度与速度，逐次逼近型 A/D，双积分式 A/D 采样， 保持，量化及编码 逐次逼近 转换开始前先将所有寄存器清零。开始转换以后，时钟脉冲首先将寄存器最高位置成 1，使输出数字为 100…0。 这个数码被 DAC 转换成相应的模拟电压 vo ，与 vi 进行比较。 若 vi ＜vo ,说明数字过大，故将 1 清除， 换为 0； 若 vi ＞ vo，说明数字不够大，将 1 保留。 然后，再将次高位置成 1，并经过比较确定这个 1 是否应该保留。这样逐位比较下去，一直到最低位为止。最后寄 存器中的状态就是所要求的数字量输出。
VREF 3 2 d3 22 d2 21 d1 20 d0 24 VREF I I I I 3 2 1 0 i 1 d 3 2 d 2 3 d1 4 d 0 24 R d 3 2 d 2 2 d1 2 d 0 2 2 2 2 2 V vo REF 2n1 dn1 2n2 dn2 21 d1 20 d0 2n vo i R
存储器接口类型
存储器接口类型存储器接口类型可分为：异步存储器接口和同步存储器接口两大类型。
异步存储器接口类型是最常见的，也是我们最熟知的，MCU一般均采用此类接口。
相应的存储器有：SRAM、Flash、NvRAM…等，另外许多以并行方式接口的模拟/数字I/O器件，如A/D、D/A、开入/开出等，也采用异步存储器接口形式实现。
同步存储接口相对比较陌生，一般用于高档的微处理器中，TI DSP中只有C55x和C6000系列DSP包含同步存储器接口。
相应的存储器有：同步静态存储器：SBSRAM和ZBTSRAM，同步动态存储器：SDRAM，同步FIFO等。
SDRAM可能是我们最熟知的同步存储器件，它被广泛用作PC机的内存。
C2000、C3x、C54x系列DSP只提供异步存储器接口，所以它们只能与异步存储器直接接口，如果想要与同步存储器接口，则必须外加相应的存储器控制器，从电路的复杂性和成本的考虑，一般不这么做。
C55x、C6000系列DSP不仅提供了异步存储器接口，为配合其性能还提供了同步存储器接口。
C55x和C6000系列DSP的异步存储器接口主要用于扩展Flash和模拟/数字I/O，Flash 主要用于存放程序，系统上电后将Flash中的程序加载到DSP片内或片外的高速RAM中，这一过程我们称为BootLoader同步存储器接口主要用于扩展外部高速数据或程序RAM，如SBSRAM、ZBTSRAM或SDRAM等。
如何设计DSP系统的外部存储器电路，即DSP如何正确地与各种类型的存储器芯片接口。
是存储器设计中的难点。
另外，在DSP外部存储器电路设计中经常会遇到下列一些问题：1.DSP提供的外部存储器接口信号与存储器芯片所需要的接口信号不完全一致，某些DSP支持多种数据宽度的访问，如8/16/32位数据宽度等，存储器电路中如何实现?2.数据线、地址线在PCB布线时，为了走线方便，经常会进行等效交换，哪些存储器可以作等效交换、哪些不行?异步存储器：Flash对于flash，读操作与SRAM相同，擦除和写入操作以命令序列形式给出，厂商不同，命令序列可能稍有不同写入命令序列后，Flash自动执行相应操作，直到完成，随后自动转为读状态。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
存储器的种类、特性和结构
一、分类
按元件组成：半导体M，磁性材料存储器（磁芯），
激光存储器
按工作性质：内存储器：速度快，容量小（64K〜8Gbyte）
外存储器：速度慢，容量大（20MB〜640GB）二、半导体存储分类
RAM
SRAM 静态
DRAM 动态
IRAM 集成动态
ROM
掩膜ROM
PROM 可编程
EPROM 可改写
E PROM 可电擦除
三、内存储器性能指标
1. 容量M可容纳的二进制信息量，总位数。
总位数=字数×字长bit，byte，word
2. 存取速度
内存储器从接受地址码，寻找内存单元开始，到它
取出或存入数据为止所需的时间，T A。
T A越小，计算机内存工作速度愈高，半导体M存储
时间为几十ns〜几百ns ns=mus
3.功耗
维持功耗操作功耗
CMOS NMOS TTL ECL
（低功耗.集成度高）（高速.昂贵.功耗高）
4、可靠性
平均故障间隔时间
MTBF（Mean Time Between Failures）
越长，可靠性越高.跟抗电磁场和温度变化的能力有关. 5、集成度
位/片1K位/片〜1M位/片
在一块芯片上能集成多少个基本存储电路
（即一个二进制位）
四、存储器的基本结构
随机存储器RAM 或读写存储器
一、基本组成结构
存储矩阵
寄存二进制信息的基本存储单元的集合体，为便于读写，基本存储单元都排列成一定的阵列，且进行编址。
N×1—位结构：常用于较大容量的SRAM，DRAM
N×4
N×8 —字结构常用于较小容量的静态SRAM
2、地址译码器
它接收来自CPU的地址信号，产生地址译码信号。
选中存储矩阵中某一个或几个基本存储单元进行读/写操作
两种编址方式：
单译码编址方式. 双译码编址方式
（字结构M）（复合译码）
存储容量。