ASIC名词解释

2、Array 排列，数组

系指通孔的孔位，或表面黏装的焊垫，以方格交点式着落在板面上(即矩阵式)的数组情形。常见"针脚格点式排列"的插装零件称为PGA(Pin Grid Array)，另一种"球脚格点矩阵式排列"的贴装零件，则称为 BGA(Ball Grid Array)。

3、ASIC 特定用途的集成电路器

Application-Specific Integrated Circuit，如电视、音响、录放机、摄影机等各种专用型订做的 IC 即是。

4、Axial-lead 轴心引脚

指传统圆柱式电阻器或电容器，均自两端中心有接脚引出，用以插装在板子通孔中，以完成其整体功能。

5、Ball Grid Array 球脚数组(封装)

是一种大型组件的引脚封装方式，与 QFP的四面引脚相似，都是利用SMT锡膏焊接与电路板相连。其不同处是罗列在四周的"一度空间"单排式引脚，如鸥翼形伸脚、平伸脚、或缩回腹底的J型脚等；改变

成腹底全面数组或局部数组，采行二度空间面积性的焊锡球脚分布，做为芯片封装体对电路板的焊接互连工具。BGA是 1986年Motorola

公司所开发的封装法，先期是以 BT有机板材制做成双面载板(Substrate)，代替传统的金属脚架(Lead Frame)对 IC进行封装。BGA 最大的好处是脚距 (Lead Pitch)比起 QFP要宽松很多，目前许多QFP 的脚距已紧缩到 12.5mil 甚至 9.8mil 之密距 (如 P5 笔记型计算机所用 Daughter Card 上 320 脚 CPU 的焊垫即是，其裸铜垫面上的焊料现采 Super Solder法施工)，使得PCB的制做与下游组装都非常困难。但同功能的CPU若改成腹底全面方阵列脚的BGA方式时，其脚距可放松到 50 或60mil，大大舒缓了上下游的技术困难。目前BGA

约可分五类，即：

(1)塑料载板(BT)的 P-BGA(有双面及多层)，此类国内已开始量产。

(2)陶瓷载板的C-BGA

(3)以TAB方式封装的 T-BGA

(4)只比原芯片稍大一些的超小型m-BGA

(5)其它特殊 BGA ，如 Kyocera 公司的 D-Bga (Dimpled) ,olin 的M-BGA及 Prolinx公司的V-BGA等。后者特别值得一提，因其产品首先在国内生产，且十分困难。做法是以银膏做为层间互连的导电物料，采增层法(Build Up)制做的 V-BGA (Viper) ，此载板中因有两层厚达10mil以上的铜片充任散热层，故可做为高功率(5～6W)大型IC的封装用途。

6、Bare Chip Assembly 裸体芯片组装

从已完工的晶圆(Water)上切下的芯片，不按传统之 IC 先行封装成体，而将芯片直接组装在电路板上，谓之 Bare Chip Assembly。早期的 COB (Chip on Board)做法就是裸体芯片的具体使用，不过COB 是采芯片的背面黏贴在板子上，再行打线及胶封。而新一代的Bare Chip 却连打线也省掉，是以芯片正面的各电极点，直接反扣熔焊在板面各配合点上，称为 Flip Chip 法。或以芯片的凸块扣接在TAB 的内脚上，再以其外脚连接在 PCB 上。此二种新式组装法皆称为 "裸体芯片" 组装，可节省整体成本约 30% 左右。

7、Beam Lead 光芒式的平行密集引脚

是指"卷带自动结合"(TAB)式的载体引脚，可将裸体芯片直接焊接在TAB的内脚上，并再利用其外脚焊接在电路板上，这种做为芯片载体的梁式平行密集排列引脚，称为 Beam Lead。

8、Bonding Wire 结合线

指从 IC 内藏的芯片与引脚整间完成电性结合的金属细线而言，常用者有金线及铝线，直径在 1-2mil之间。

9、Bump 突块

指各种突起的小块，如杜邦公司一种 SSD 制程(Selective Solder Deposit)中的各种 Solder Bump 法，即"突块"的一种用途(详见电路板信息杂志第 48 期P.72)。又，TAB 之组装制程中，芯片(Chip)上线路面的四周外围，亦做有许多小型的焊锡或黄金"突块"(面积约 1μ2 )，可用以反扣覆接在 TAB 的对应内脚上，以完成"晶粒"(Chip)与"载板"(PCB)各焊垫的互连。此"突块"之角色至为重要，此制程目前国内尚未推广。

10、Bumping Process凸块制程

指在线路完工的晶圆表面，再制做上微小的焊锡凸块(或黄金凸块)，以方便下游进行 TAB与Flip Chip等封装与组装制程。这种尺寸在1mm左右的微小凸块，其制作技术非常困难，国内至今尚未投入生产。

11、C4 Chip Joint，C4芯片焊接

利用锡铅之共融合金(63/37) 做成可高温软塌的凸球，并定构于芯片背面或线路正面，对下游电路板进行"直接安装"(DCA)，谓之芯

片焊接。C4为IBM公司二十多年前所开故的制程，原指"对芯片进行可控制软塌的芯片焊接"(Controlled Collapsed Chip Connection)，现又广用于 P-BGA对主机板上的组装焊接，是芯片连接以外的另一领域塌焊法。

12、Capacitance 电容

当两导体间有电位差存在时，其介质之中会集蓄电能量，些时将会有"电容"出现。其数学表达方式C＝Q／V，即电容(法拉)＝电量(库伦)／电压(伏特)。若两导体为平行之平板(面积 A)，而相距 d，且该物质之介质常数(Dielectric Constant)为ε时，则C＝εA／d。故知当A、d不变时，介质常数愈低，则其间所出现的电容也将愈小。

13、Castallation堡型集成电路器

是一种无引脚大型芯片(VLSI)的瓷质封装体，可利用其各垛口中的金属垫与对应板面上的焊垫进行焊接。此种堡型 IC 较少用于一般性商用电子产品，只有在大型计算机或军用产品上才有用途。

14、Chip Interconnection芯片互连

指半导体集成电路(IC)内心脏部份之芯片(Chip)，在进行封装成

为完整零件前之互连作业。传统芯片互连法，是在其各电极点与引脚之间采打线方式 (Wire Bonding) 进行；后有"卷带自动结合"(TAB)法；以及最先进困难的"覆晶法" (Flip Chip)。后者是近乎裸晶大小的封装法(CSP)，精密度非常高。

15、Chip on Board 芯片黏着板

是将集成电路之芯片，以含银的环氧树脂胶，直接贴合黏着在电路板上，并经由引脚之"打线"(Wire Bonding)后，再加以适当抗垂流性的环氧树脂或硅烷(Silicone)树脂，将 COB 区予以密封，如此可省掉集成电路的封装成本。一些消费级的电子表笔或电子表，以及各种定时器等，皆可利用此方式制造。该次微米级的超细线路是来自铝膜真空蒸着(Vacuum Deposit)，精密光阻，及精密电浆蚀刻(Plasma Etching)法所制得的晶圆。再将晶圆切割而得单独芯片后，并续使晶粒在定架中心完成焊装(Die Bond)后，再经接脚打线、封装、弯脚成型即可得到常见的 IC。其中四面接脚的大型 IC(VLSI)又称"Chip Carrier芯片载体"，而新式的 TAB 也是一种无需先行封装的"芯片载体"。又自 SMT 盛行以来，原应插装的电阻器及电容器等，为节省板面组装空间及方便自动化起见，已将其卧式轴心引脚的封装法，更改而为小型片状体，故亦称为片状电阻器 Chip Resistor ，或片状电容器 Chip Capacitor等。又，Chips是指钻针上钻尖部份之第一面切削刃口之崩坏，谓之Chips。

16、Chip On Glass晶玻接装(COG) (芯片对玻璃电路板的直接安装)

液晶显像器 (LCD) 玻璃电路中，其各ITO(Indium Tin Oxide)电极，须与电路板上的多种驱动 IC互连，才能发挥显像的功能。目前各类大型IC仍广采QFP封装方式，故须先将 QFP安装在PCB上，然后再用导电胶(如Ag/Pd膏、Ag膏、单向导电胶等) 与玻璃电路板互连结合。新开故的做法是把驱动用大型IC (Driver LSI)的Chip，直接用"覆晶"方式扣装在玻璃板的ITO电极点上，称为 COG法，是一很先进的组装技术。类似的说法尚有COF(Chip on Film)等。Conformal Coating 贴护层，护形完成零件装配的板子，为使整片板子外形受到仔细的保护起见，再以绝缘性的涂料予以封护涂装，使有更好的信赖性。一般军用或较高层次的装配板，才会用到这种外形贴护层。

17、Chip 晶粒、芯片、片状

各种集成电路(IC)封装体的心脏位置处，皆装有线路密集的晶粒(Dies)或芯片(Chip)，此种小型的"线路片"，是从多片集合的晶圆(Wafer)上所切割而来。

18、Daisy Chained Design菊瓣环设计

指由四周"矩垫"紧密排列所组成之方环状设计，如同菊瓣依序罗列而成的花环。常见者如芯片外围之电极垫，或板面各式QFP之焊垫均是。

19、Device 电子组件

是指在一独立个体上，可执行独立运作的功能，且非经破坏无法再进一步区分其用途的基本电子零件。

20、Dicing芯片分割

指将半导体晶圆(Wafer)，以钻石刀逐一切割成电路体系完整的芯片 (Chip)或晶粒(Die)单位，其分割之过程称为Dicing。

21、Die Attach晶粒安装

将完成测试与切割后的良好晶粒，以各种方法安装在向外互连的引线架体系上(如传统的Lead Frame或新型的 BGA载板)，称为"安晶"。然后再自晶粒各输出点 (Output)与脚架引线间打线互连，或直接以凸块(Bump)进行覆晶法 (Flip Chip)结合，完成 IC的封装。上述之"晶粒安装"，早期是以芯片背面的镀金层配合脚架上的镀金层，采

高温结合(T. C. Bond)或超音波结合 (U. C. Bond)下完成结合，故称为 Die Bond。但目前为了节省镀金与因应板面"直接晶粒安装"(DCA或COB)之新制程起见，已改用含银导热胶之接着，代替镀金层熔接，故改称为"Die Attach"。

22、Die Bonding 晶粒接着

Die 亦指集成电路之心脏部份,系自晶圆(Wafer)上所切下一小片有线路的"晶粒"，以其背面的金层，与定架(Lead Frame)中央的镀金面，做瞬间高温之机械压迫式熔接(Thermo Compression Bonding,T.C.Bonding)。或以环氧树脂之接着方式予以固定，称为Die Bond，完成 IC 内部线路封装的第一步。

23、Diode 二极管

为半导体组件"晶体管"(Transistor)之一种，有两端点接在一母体上，当所施加电压的极性大小不同时，亦将展现不同导体性质。另一种"发光二极管"可代替仪表板上各种颜色的发光点，比一般灯泡省电又耐用。目前二极管已多半改成 SMT 形式，图中所示者即为SOT-23 之解剖图。

24、DIP(Dual Inline Package)双排脚封装体

指具有双排对称接脚的零件，可在电路板的双排对称脚孔中进行插焊。此种外形的零件以早期的各式 IC 居多，而部份"网状电阻器"亦采用之。

25、Discrete Component 散装零件

指一般小型被动式的电阻器或电容器，有别于主动零件功能集中的集成电路。

26、Encapsulating 囊封、胶囊

为了防水或防止空气影响，对某些物品加以封包而与外界隔绝之谓。

27、End Cap 封头

指 SMD 一些小型片状电阻器或片状电容器，其两端可做为导电及焊接的金属部份，称为End Cap。

28、Flat Pack 扁平封装（之零件）

指薄形零件，如小型特殊的 IC 类，其两侧有引脚平行伸出，可平贴焊接在板面，使组装品的体积或厚度得以大幅降低，多用于军品，是SMT的先河。

29、Flip Chip覆晶，扣晶

芯片在板面上的反扣直接结合，早期称为 Facedown Bonding，是以凸出式金属接点(如Gold Bump或 Solder Bump)做连接工具。此种凸起状接点可安置在芯片上，或承接的板面上，再用 C4焊接法完成互连。是一种芯片在板面直接封装兼组装之技术 (DCA或COB)。

30、Four Point Twisting四点扭曲法

本法是针对一些黏焊在板面上的大型QFP，欲了解其各焊点强度如何的一种外力试验法。即在板子的两对角处设置支撑点，而于其它两对角处施加压力，强迫板子扭曲变形，并从其变形量与压力大小关系上，观察各焊点的强度。

31、Gallium Arsenide(GaAs) 砷化镓

是常见半导体线路的一种基板材料，其化学符号为GaAs，可用以制造高速IC组件，其速度要比以硅为芯片基材者更快。

32、Gate Array闸极数组，闸列

是半导体产品的基本要素，指控制讯号入口之电极，习惯上称之为"闸"。

33、Glob Top圆顶封装体

指芯片直接安装于板面(Chip-On-Board)的一种圆弧外形胶封体(Encapsulant) 或其施工法而言。所用的封胶剂有环氧树脂、硅树脂(Silicone，又称聚硅酮) 或其等混合胶类。

34、Gull Wing Tead 鸥翼引脚

此种小型向外伸出的双排脚，是专为表面黏装 SOIC 封装之用，系 1971 年由荷兰 Philips 公司所首先开发。此种本体与引脚结合的外形，很像海鸥展翅的样子，故名"鸥翼脚"。其外形尺寸目前在JEDEC 的 MS-012 及 -013 规范下，已经完成标准化。

35、Integrated Circuit(IC) 集成电路器

在多层次的同一薄片基材上(硅材)，布置许多微小的电子组件(如

电阻、电容、半导体、二极管、晶体管等)，以及各种微小的互连(Interconnection)导体线路等，所集合而成的综合性主动零件，简称为 I.C.。

36、J-Lead J 型接脚

是 PLCC(Plastic Leaded Chip Carrier)"塑料晶(芯)片载体"(即VLSI) 的标准接脚方式，由于这种双面接脚或四面脚接之中大型表面黏装组件，具有相当节省板子的面积及焊后容易清洗的优点，且未焊装前各引脚强度也甚良好不易变形，比另一种鸥翼接脚(Gull Wing Lead)法更容易维持"共面性"(Coplanarity)，已成为高脚数SMD 在封装(Packaging)及组装(Assembly)上的最佳方式。

37、Lead 引脚，接脚

电子组件欲在电路板上生根组装时，必须具有各式引脚而用以完成焊接与互连的工作。早期的引脚多采插孔焊接式，近年来由于组装密度的增加，而渐改成表面黏装式 (SMD)的贴焊引脚。且亦有"无引脚"却以零件封装体上特定的焊点，进行表面黏焊者，是为 Leadless 零件。

38、Known Good Die (KGD)已知之良好芯片

IC之芯片可称为Chip或Die，完工的晶圆 (Wafer)上有许多芯片存在，其等品质有好有坏，继续经过寿命试验后 (Burn-in Test亦称老化试验)，其已知电性良好的芯片称为 KGD。不过KGD的定义相当分歧，即使同一公司对不同产品或同一产品又有不同客户时，其定义也都难以一致。一种代表性说法是：「某种芯片经老化与电测后而有良好的电性品质，续经封装与组装之量产一年以上，仍能维持其良率在99. 5％以上者，这种芯片方可称KGD」。

39、Lead Frame 脚架

各种有密封主体及多只引脚的电子组件，如集成电路器(IC)，网状电阻器或简单的二极管三极体等，其主体与各引脚在封装前所暂时固定的金属架，称成 Lead Frame。此词亦被称为定架或脚架。其封装过程是将中心部份的芯片(Die，或 Chip 芯片)，以其背面的金层或银层，利用高温熔接法与脚架中心的镀金层加以固定,称为 Die Bond。再另金线或铝线从已牢固的芯片与各引脚之间予以打线连通，称为 Lead Bond。然后再将整个主体以塑料或陶瓷予以封牢，并剪去脚架外框，及进一步弯脚成形，即可得到所需的组件。故知"脚架"

在电子封装工业中占很重要的地位。其合金材料常用者有 Kovar、Alloy 42 以及磷青铜等，其成形的方式有模具冲切法及化学蚀刻法等。

40、Lead Pitch脚距

指零件各种引脚中心线间的距离。早期插孔装均为 100mil的标准脚距，现密集组装SMT的QFP脚距，由起初的 50mil一再紧缩，经

25mil、 20mil、16mil、12. 5mil至9.8mil等。一般认为脚距在 25mil (0.653mm)以下者即称为密距(Fine Pitch)。

41、Multi-Chip-Module (MCM) 多芯片(芯片)模块

这是从 90 年才开始发展的另一种微电子产品，类似目前小型电路板的IC卡或Smart卡等。不过 MCM所不同者，是把各种尚未封装成体的IC，以"裸体芯片"(Bare Chips)方式，直接用传统"Die Bond"

或新式的 Flip Chip 或TAB 之方式，组装在电路板上。如同早期在板子上直接装一枚芯片的电子表笔那样，还需打线及封胶，称为COB(Chip On Bond)做法。但如今的 MCM 却复杂了许多，不仅在多层板上装有多枚芯片，且直接以"凸块"结合而不再"打线"。是一种高层次 (High End) 的微电子组装。MCM的定义是仅在小板面上，进行裸体芯片无需打线的直接组装，其芯片所占全板面积在 70％以上。这种典型的MCM共有三种型式即 (目前看来以D型最具潜力)：MCM-L：系仍采用PCB各种材质的基板(Laminates)，其制造设傋及方法也与PCB完全相同，只是较为轻薄短小而已。目前国内能做IC卡，

线宽在5mil孔径到 10 mil 者，将可生产此类 MCM 。但因需打芯片及打线或反扣焊接的关系，致使其镀金"凸块"(Bump)的纯度须达99.99％，且面积更小到1微米见方，此点则比较困难。

MCM-C：基材已改用混成电路(Hybrid)的陶瓷板(Ceramic)，是一种瓷质的多层板(MLC)，其线路与Hybrid类似，皆用厚膜印刷法的金膏或钯膏银膏等做成线路，芯片的组装也采用反扣覆晶法。

MCM-D：其线路层及介质层的多层结构，是采用蒸着方式(Deposited)的薄膜法，或Green Tape的线路转移法，将导体及介质逐次迭层在瓷质或高分子质的底材上，而成为多层板的组合，此种MCM-D 为三种中之最精密者。

42、OLB(Outer Lead Bond)外引脚结合

是"卷带自动结合"TAB(Tape Automatic Bonding)技术中的一个制程站是指TAB 组合体外围四面向外的引脚，可分别与电路板上所对应的焊垫进行焊接，称为"外引脚结合"。这种TAB组合体亦另有四面向内的引脚，是做为向内连接集成电路芯片(Chip 或称芯片)用的，称为内引脚接合(ILB)，事实上内脚与外脚本来就是一体。故知TAB技术，简单的说就是把四面密集的内外接脚当成"桥梁"，而以OLB 方式把复杂的IC芯片半成品，直接结合在电路板上，省去传统IC事先封装的麻烦。

43、Packaging封装，构装

此词简单的说是指各种电子零件，完成其"密封"及"成型"的系列制程而言。但若扩大延伸其意义时，那幺直到大型计算机的完工上市前，凡各种制造工作都可称之为"Interconnceted Packaging互连构装"。若将电子王国分成许多层次的阶级制度时(Hierarchy)，则电子组装或构装的各种等级，按规模从小到大将有：Chip(芯片、芯片制造)，Chip Carrier(集成电路器之单独成品封装)，Card(小型电路板之组装)，及Board(正规电路板之组装)等四级，再加"系统构装"则共有五级。

44、Passive Device(Component)被动组件（零件）

是指一些电阻器(Resistor)、电容器(Capacitor)，或电感器(Incuctor)等零件。当其等被施加电子讯号时，仍一本初衷而不改变其基本特性者，谓之"被动零件"；相对的另有主动零件(Active Device)，如晶体管(Tranistors)、二极管(Diodes)或电子管(Electron Tube)等。

45、Photomask光罩

这是微电子工业所用的术语，是指半导体晶圆(Wafer)在感光成像

时所用的玻璃底片，其暗区之遮光剂可能是一般底片的乳胶，也可能是极薄的金属膜(如铬)。此种光罩可用在涂有光阻剂的"硅晶圆片"

面上进行成像，其做法与PCB很相似，只是线路宽度更缩细至微米(1～2μm)级，甚至次微米级(0.5μm)的精度，比电路板上最细的线还要小100倍。(1 mil＝25.4μm)。

46、Pin Grid Array(PGA)矩阵式针脚封装

是指一种复杂的封装体，其反面是采矩阵式格点之针状直立接脚，能分别插装在电路板之通孔中。正面则有中间下陷之多层式芯片封装互连区，比起"双排插脚封装体"(DIP)更能布置较多的I/O Pins。附图即为其示意及实物图。

47、Popcorn Effect爆米花效应

原指以塑料外体所封装的IC，因其芯片安装所用的银膏会吸水，一旦未加防范而径行封牢塑体后，在下游组装焊接遭遇高温时，其水分将因汽化压力而造成封体的爆裂，同时还会发出有如爆米花般的声响，故而得名。近来十分盛行P-BGA的封装组件，不但其中银胶会吸水，且连载板之BT基材也会吸水，管理不良时也常出现爆米花现象。

48、Potting铸封，模封

指将容易变形受损，或必须隔绝的各种电子组装体，先置于特定的模具或凹穴中，以液态的树脂加以浇注灌满，待硬化后即可将线路组体固封在内，并可将其中空隙皆予以填满，以做为隔绝性的保护，如TAB电路、集成电路，或其它电路组件等之封装，即可采用Potting 法。Potting与Encapsulating很类似，但前者更强调固封之内部不可出现空洞(Voids)的缺陷。

49、Power Supply电源供应器

指可将电功供应给另一单元的装置，如变压器(Transfomer)、整流器(Rectifier)、滤波器(Filter)等皆属之，能将交流电变成直流电，或在某一极限内，维持其输入电压的恒定等装置。

50、Preform预制品

常指各种封装原料或焊接金属等，为方便施工起见，特将其原料先做成某种容易操控掌握的形状，如将热熔胶先做成小片或小块，以方便称取重量进行熔化调配。或将瓷质IC 熔封用的玻璃，先做成小珠状，或将焊锡先做成小球小珠状，以利调成锡膏(Solder Paste)等，皆称为Preform。

51、 Purple Plague紫疫

当金与铝彼此长久紧密的接触，并曝露于湿气以及高温(350℃以上)之环境中时，其接口间生成的一种紫色的共化物谓之Purple Plague。此种"紫疫"具有脆性，会使金与铝之间的"接合"出现崩坏的情形，且此现象当其附近有硅(Silicone)存在时，更容易生成"三元性"(Ternary)的共化物而加速恶化。因而当金层必须与铝层密切接触时，其间即应另加一种"屏障层"(Barrier)，以阻止共化物的生成。故在TAB上游的"凸块"(Bumping)制程中，其芯片(Chip)表面的各铝垫上，必须要先蒸着一层或两层的钛、钨、铬、镍等做为屏障层，以保障其凸块的固着力。(详见电路板信息杂志第66期P.55)。

52、Quad Flat Pack(QFP)方扁形封装体

是指具有方型之本体，又有四面接脚之"大规模集成电路器"(VLSI)的一般性通称。此类用于表面黏装之大型IC，其引脚型态可分成J型脚(也可用于两面伸脚的SOIC，较易保持各引脚之共面性Coplanarity)、鸥翼脚(Gull Wing)、平伸脚以及堡型无接脚等方式。平常口语或文字表达时，皆以QFP为简称，亦有口语称为Quad Pack。大陆业界称之为"大型积成块"。

53、Radial Lead放射状引脚

指零件的引脚是从本体侧面散射而出，如各种DIP或QFP等，与自