长安大学数字电路课程设计 八位二进制数加法器 - 副本
《数字逻辑》课程设计报告
题目八位二进制加法器
学院（部）信息工程学院
专业计算机科学与技术
班级
学生姓名
学号
6 月23 日至6 月2
7 日共一周
指导教师（签字）
目录
要求------------------------------------------------------------------ 3
摘要----------------------------------------------- 3
关键字----------------------------------------------- 4
技术要求--------------------------------------------- 4
一、系统综述------------------------------------------------------ 4
1、总体设计思想--------------------------------------- 4
2、总体设计方案及选择-------------------------------- 5
3、系统框图------------------------------------------ 6
4、工作原理------------------------------------------ 6
二、单元电路设计------------------------------------------------ 7
1、三位十进制数的加法运算------------------------------------------ 7
2、八位二进制加法运算------------------------------------------------ 9
三、系统综述------------------------------------------------------ 13
1、三位十进制数加法总设计图--------------------------- 13
2、八位二进制加法运算设计图-------------------------- 13 结束语--------------------------------------------------------------- 16 参考文献------------------------------------------------------------ 16 鸣谢------------------------------------------------------------------ 17 元件一览表--------------------------------------------------------- 17 收获与体会--------------------------------------------------------- 19
八位二进制加法器
摘要
加法器常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。在电子学中，加法器是一种数位电路，其可进行数字的加法计算。在现代的电脑中，加法器存在于算术逻辑单元（ALU）之中。加法器可以用来表示各种数值，如：BCD、加三码，主要的加法器是以二进制作运算。由于负数可用二的补数来表示，所以加减器也就不那么必要。在不同的场合使用的加法器对其要求也不同，有的要求速度更快，有的要求面积更小。常见的加法器有串行进位加法器、74LS283超前进位加法器等，因此可以通过选取合适的器件设计一个加法器。
本次设计主要是如何实现8位二进制数的相加，即两个000到255之间的数相加，由于在实际中输入的往往是三位十进制数，因此，被加数和加数是两个三位十进制数，范围在000到255之间.
当输入十进制数的时候，8421BCD码编码器先开始工作，编码器先将十进制数转换成四位二进制数，输出的四位二进制数直接到达8421BCD码加法器的输入端，我们可以使用71LS185加法器构成的一位8421BCD码的加法器，8421BCD码是用4位二进制数表示1位十进制数，4位二进制数内部为二进制，8421BCD码之间是十进制，即逢十进一。而四位二进制加法器是按四位二进制数进行运算，即逢十六进一。二者进位关系不同。当四位二进制数加法器74LS283完成这个加法运算时，要用两片74LS283。第一片完成加法运算，第二片完成修正运算。8421BCD码加法器工作时，8421BCD码的加法运算为十进制运算，而当和数大于9时，8421BCD码就产生进位，而此时十六进制则不一定产生进位，因此需要对二进制和数进行修正，即加上6（0110），让其产生一个进位。当和
数小于等于9时，则不需要修正或者说加上0。因此我们可以通过三个8421BCD码加法器的相连组成一个三位串行进位并行加法器，这样通过低位向高位产生进位进行十进制的加法运算，最后通过连接数码管显示所得的结果。当输入二进制数的时候，两个串接的74LS283四位加法器进行加法运算，产生的八位二进制数通过集成芯片转换成三位十进制数，最后通过数码管显示。
关键词
串行进位加法器74LS283超前进位加法器八位二进制数八位二进制数转化
技术要求
1.八位二进制加数与被加数的输入
2.三位数码管的输出
3.三位十进制加数与被加数的输入
一、系统综述
1.总体设计思想
本次设计的目的是实现两个八位二进制数的相加，那么我们如何实现呢？通常在实际中输入的是三位十进制数，而要求是八位二进制数，八位二进制数换算成三位十进制数最大为255，也就是说要输入两个000到255之间的数。要实现它们的相加，我们想到了两种方案，下面我说一下这二种方案。
第一种，当输入两个三位十进制数时，由于在数字电路中运算所用到的是二进制数，
因此我们必须首先将十进制数转换为二进制数，于是一个问题出现了，那就是，我们如何实现十进制数到二进制数的转换，通过查阅相关资料，我们发现二-十进制编码器（也叫8421BCD码编码器,在实际中通常指74LS147)可以实现从十进制数到二进制数的转换，于是我们通过二-十进制编码器来实现上述的转换。由于二-十进制编码器可以实现一位十进制数到四位二进制数的转换，而题目中的是两个三位十进制数，因此我们就需要用到6个二-十进制编码器，分别将三位十进制数的个位、十位、百位转换为其各自对应的8421BCD码，于是我们得到了两个十二位的8421BCD码。于是如何实现两个三位十进制数的相加这个问题就变成了如何实现两个十二位的8421BCD码相加这个新问题。那么，如何实现呢？我们想到了加法器，常用的加法器74LS283能够实现四位二进制数的相加，于是我们就要将74LS283进行串联，实现十二位数的相加，但加法器74LS283的进位是逢16进1，而这两个十二位的8421BCD码相加时的进位是逢10进1，那么就要对加法器74LS283的二进制和数进行修正，即加上一个6（0110），让其产生一个进位。于是把大于9的项画在卡诺图里，另外考虑到若相加产生进位，则同样出现大于9的情况。综合考虑，得到修正和数的条件，用与非门和与门来实现，得到了一个新的加法器，它可以实现逢10进1这个条件。将这两个十二位的8421BCD码分别接到三个新的加法器的输入端，得到一个新的十二位的8421BCD码。由于结果要得到一个三位十进制数，因此再将这个十二位的8421BCD码通过三个7447七段显示译码器转换为一个三位十进制数，通过数码管将它显示出来，即为所求的结果。
第二种，当输入的不是三位十进制数而是八位二进制数时，我们如何实现它们的相加呢？我们知道，超前进位并行加法器74LS283可以实现四位二进制数的相加，于是，我们需要两个74LS283进行串联，这样我们就得到一个新的九位二进制数，其范围在000到510之间。那么我们如何实现从九位二进制数到三位十进制数的转换呢？我们就想到了数码转换器，通过74185芯片来实现字码的转换。这样，就得到了一个新的十二位8421BCD 码，再通过7447七段数码显示译码器来实现8421BCD码到三位十进制数的转换，最后通过数码管显示出来，得到的就是所要求的的八位二进制数的和。
第三种，通过上述两种思路，我们会要进一步想到，能不能同时实现八位二进制数和三位十进制数的相加呢？那么我们可以对上述的思路加以扩展，假设输入的是三位十进制数，我们可以设法将其转换为BCD码，再通过加法器输出。这样，我们既可以输入三位十进制数，也可以输入八位二进制数。那么三位十进制数如何转换为八位二进制数呢?我们想到了二-十进制编码器，一个二-十进制编码器可以实现一位十进制数到四位二进制数的
转换，那么我们就可以将一个二-十进制编码器和一些与非门组成一个新的二-十进制编码器来实现这个三位十进制数的十位到8421BCD 码的转换；同理，三位十进制数的百位也可以这样转换。于是三位十进制数就转换到了八位二进制数，接着，我们就可以用第二种思路来实现八位二进制数的相加。
2.总体设计方案及选择
通过这三种思路，经过分析验证，我们发现，。在实践论证中我们发现，由于第一种思路所用的元件少，且个位、十位、百位各自对称，因此在连接上方便可行，不易出错。同时由于原理清晰，一旦出现错误，我们可以尽快发现问题并加以改正。在论证第二种思路时，我们发现，在使用译码器时，由于使用的是4线-16线译码器74LS154，因此它有16个出线端。而我们要实现九位二进制数到十二位BCD 码的转换，就要有512个出线端，也就是512除以16，即32个译码器。由于所用到的译码器数量冗长，在连接上容易出错。因此并不采纳。同理，第三种思路也是如此。
3、系统框图
8421BCD 编码器8421BCD 加法器
数码管显示
输出8421BCD 码输出和数
图A 系统框图
十进制输入
图B BCD码加法器
4、工作原理
当输入十进制数的时候，8421BCD码编码器先开始工作，编码器先将十进制数转换成四位二进制数，输出的四位二进制数直接到达8421BCD码加法器的输入端，我们可以使用71LS185加法器构成的一位8421BCD码的加法器，8421BCD码是用4位二进制数表示1位十进制数，4位二进制数内部为二进制，8421BCD码之间是十进制，即逢十进一。而四位二进制加法器是按四位二进制数进行运算，即逢十六进一。二者进位关系不同。当四位二进制数加法器74LS283完成这个加法运算时，要用两片74LS283。第一片完成加法运算，第二片完成修正运算。8421BCD码加法器工作时，8421BCD码的加法运算为十进制运算，而当和数大于9时，8421BCD码就产生进位，而此时十六进制则不一定产生进位，因此需要对二进制和数进行修正，即加上6（0110），让其产生一个进位。当和数小于等于9时，则不需要修正或者说加上0。因此我们可以通过三个8421BCD码加法器的相连组成一个三位串行进位并行加法器，这样通过低位向高位产生进位进行十进制的加法运算，最后通过连接数码管显示所得的结果。当输入二进制数的时候，两个串接的74LS283四位加法器进行加法运算，产生的八位二进制数通过集成芯片转换成三位十进制数，最后通过数码管显示。
二、单元电路设计
1. 三位十进制数的加法运算模块
1.1 8421BCD码编码器原理
在电路图中，左端的10个开关分别代表输入的十进制的十个数码0—9，输入低电平有效，即某一个开关闭合，对应的输入信号为0。输出为4位码，所以输出端输出的代码正好对应8421BCD码。因此我们可以通过这个电路将十进制数转换成对应的8421BCD码，然后再进行计算。
图1.1 8421BCD码编码器电路
1.2 8421BCD码加法器原理
这部分是使用四位加法器构成的一位8421BCD码的加法器，8421BCD码是用四位二进制数表示1位十进制数，4位二进制数内部为二进制，8421BCD码是十进制，即逢十进一。而四位二进制加法器是按四位二进制数进行运算，即逢十六进一。二者进位关系不同。当四位二进制数加法器74LS283完成这个加法运算时，要用两片74LS283。第一片完成加法运算，第二片完成修正运算。8421BCD码的加法运算是十进制运算，而当和数大于9时，8421BCD码就产生进位。而此时十六进制则不一定产生进位，因此需要对二进制和数进行修正，即加上6（0110），让其产生一个
进位。当和数小于等于9时，则不需要修正或者说加上0。因此我们可以通过三个8421BCD码加法器的相连组成一个三位串行进位并行加法器，这样通过低位向高位产生进位进行十进制的加法运算。
图1.2 8421BCD码加法器
1.3 三位8421BCD码加法器电路
三位8421BCD码加法器是基于一位8421BCD码的加法器的原理上连接的，十进制数的个位相加大于9，则8421BCD码的加法器就向下一级产生一个进位，输出为1，如没有输出为0，这样我们就可以通过三位串行进位加法器进行加法计算。
图1.3 三位8421BCD码加法器电路2.八位二进制加法运算模块
2.1总体思路
八位二进制数的输入输出以及数码管的显示是由我主要负责的。图2.1是八位二进制数的输入输出以及数码管的显示。总的原理就是：把两个八位二进制输入然后用74LS283相加输出结果，再把结果转化为BCD码，之后把BCD输入到数码管的输入端口进行译码输出。
2.2 八位二进制数的加法输入以及输出
图2.2 八位二进制数的输入输出
在图 2.2中这是一个八位二进制数的输入和输出电路。在这个图中使用了两片74LS283芯片。74LS283是超前仅为加法器芯片，其中A1 A2 A3 A4 B1 B2 B3 B4是二进制数的输入A4和B4是高位。Sum_1到Sum_4是加法器的输出端,Sum_4是高位。C0是进位输入端，C4是进位输出端。把两片芯片进行级联，把下方的2号片的进位输出端连接到1号片的进位输入端，这样2号片输入的分别是A和B的四个低位，1号片输入的则是A和B的四个高位。芯片的左侧是两个开关组，开关组的左侧连接了一个 +5V VCC，如果开关拨向左侧则接通高电平输入为1，如果在右侧则输入为0。在开关组的上方是8个指示灯对应的分别是A8到A1，当对应位为高电平时，指示灯就会亮，否则熄灭。下方的8
个灯对应的是B。右侧九个灯对应起来时是一个进位端，八个输出端。
2.3 八位二进制数转换成BCD码
图2.3.1转换电路
图2.3.2 数据选择器
在图2.3.1中是一个转化电路。是把八位二进制数转换成BCD码的一个电路，转换电路的电路图比较复杂，但是思路容易理解。
转换电路的思路：
在输出的九位二进制数中(八位输出加上一个进位输出)ABCDEFGHIJ,分别代表256 128 64 32 16 8 4 2 1,这样如果最高位为1，就用三个数据选择器选择输出0001 0010 1000 三个BCD码，分别代表2 5 6的百位十位和个位。如果是第二位为1就用数据选择器输出0001 0010 1000代表1 2 8。比如一个例子两个八位二进制数分别为1000_1000 和0100_0010相加可以得出八位二进制数1100_1010，这个数对应的十进制是128+64+8+2。控制选择器选择输出0001_0010_1000 、0000_0110_0010 、0000_0000_1000 、0000_0000_0010即1_2_8 , 0_6_4 ,0_0_8 , 0_0_2 ,这三位数分别代表百位，十位和个位，然后让个位相加得出个位，十位之间以及加上个位的进位得出十位，百位以及十位的进位相加得出百位。可以得出0010_0000_0010（即202）然后在数码管上输出。
在图2.3.2是74LS157四位二选一数据选择器数据由1A 2A 3A 4A 1B 2B 3B 4B输入，~G为数据选择器的使能端，~G为1时选择器封锁，~G为0时数据选择器打开。~A/B是数据选择控制端，当~A/B为0时选择器的输出为A，当~A/B为1时数据选择器的输出为B。
在使用74LS157时，一共用了16片，分别用来选择出0010 0010 0110、0001 0010 1000 、0110 0100、0011 0010、0001 0110、1000、0100、0010、0001 。把这些数据输入到B 输入，当对应位为1时就输出这些数据，当对应位为0时就输出A，A全部接地。这样就能根据对应位的数值输出数值。
然后这个时候输出的是BCD码，使用图1.2的BCD码加法器进行组合就可以实现。注意个位与个位相加的时候要注意进位输出端输出到十进制位，十位数相加的时候注意百位的输出进位。
2.4数码管的显示
图2.4 数码管的显示
由于设计电路过于复杂，在数码管显示方面没有使用需要加入译码器的数码管，而是采用的自身带有译码器的数码管。这种数码管可以直接输入BCD码，然后可以显示为十进制数。
三、系统综述
1、三位十进制数的加法运算模块
下面是三位十进制数的加法运算模块的总设计图
图Z1 三位十进制数的加法运算模块
2、八位二进制数加法运算模块
图Z2八位二进制数加法运算模块
结束语：
在此次的课程设计中，我们投入了最大的精力去做这个实践。因为我们知道，我们只是在课本上学了这个只是是没有用的。我们学习到的知识要想成为我们自己的，不仅要把书上的习题做熟练，更要自己动手设计。我们在设计中投入了心血，值得庆幸的是，我们最终获得了成功。这个实验，我个人感觉最难得地方就是八位二进制数转化成BCD码。这个实验我们遇到问题，我们就不断的讨论，请教老师和同学。在我们不懈的努力下终于有了成果。课程设计不仅仅是为了锻炼我们的能力，同时也是为了让我们开始积累设计经验。
在这次的设计中，我们做出了八位二进制转换BCD码电路后，我们就明白了如何转换，在下次我们遇到相同或者类似问题的时候，我们就知道如何应对问题。虽然我们的设计思路相比于其他同学比较少，用到的知识层面比较窄。但是，“麻雀虽小，五脏俱全”，在这次的课程设计中我们付出的不比其他同学少。我们也从中学会了好多东西，能够熟练使用Multisim这个软件。
通过这次课程设计，我们掌握了设计一个数字电路的基本方法和基本步骤，实际解决了设计中出现的问题，增强了寻找问题，解决问题的能力。此次电子设计的成功不仅帮助我们更好地掌握书本知识，其重要的是增强了我们的自信，培养了我们独立思考的能力。通过这次课程设计，我学到了很多，学习知识不只是一个记忆的过程，也是消化吸收的过程，只有通过实验才能检验所学知识的是否扎实牢靠。
参考文献
[1]林涛. 数字电子技术基础. 第2版北京：清华大学出版社。2012.4
[2]阎石。数字电子技术基础. 第5版北京：高等教育出版社 2006
[3]康华光. 电子技术基础。数字部分.第5版.北京：高等教育出版社，2006
[4]杨建宁.电子技术 . 北京：科学出版社 2006
鸣谢
在这里我要感谢楚岩老师，邓秋霞老师的指导和帮助。在这两位的老师的帮助下，我们成功的做出的我们自己的课程设计，同时为我们积累了宝贵的经验。同时我还要感谢百度百科，百度百科以及豆丁网提供的资料，给了我们很大的帮助。
元器件一览表
图C1 7408N 是双输入与非门电路 图
C2 74LS08N 是三输入与非门电路 图C3 74LS283是BCD 加法器电路 U31A 7408N &U30A 74LS20D &U174LS283D SUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07
图C4 74LS283的逻辑图
图C5 四位二进制数据选择器
图C6 74LS157逻辑图
收获与体会以及问题：
“纸上得来终觉浅”这是我对这次课程设计的最大的体会。我觉得所有的付出都只是为了最后的成功。我们的付出在成功之后真的很值得。而且我们在这次的课程实践中，得到了许多宝贵的经验。比如说学会了八位二进制数转化为BCD码，十进制加法器的设计和使用，以及加法器之间的联系。平时上课的时候，我们总是觉着学这些到底有什么用处。我们有时候会没有学的积极性。在这里我们发现，我们平时学的东西终于有了用途。我们一次又一次的设计不仅加深了印象更是加深了对课本上了理解。并且让我看到了我们之间的团结互助。课程设计有的时候不仅是学术上的长进，有些时候也是同学友谊之间的加深。
在这次的课程实践中，我们的设计也不是完美的。我们设计的时候是分开设计的，并没有把八位二进制加法和十进制加法器放在一起。而是分开做，这样不省事也不省力，同时也不经济，这是我们问题所在，由于时间有限，这个问题在以后的设计中，我会多加注意。
数字电路课程设计题目选编
数字电路课程设计题目选编 1、基于DC4011水箱水位自动控制器的设计与实现 简介及要求：水箱水位自动控制器，电路采用CD4011 四与非门作为处理芯片。要求能够实现如下功能：水 箱中的水位低于预定的水位时，自动启动水泵抽水； 而当水箱中的水位达到预定的高水位时，使水泵停止 抽水，始终保持水箱中有一定的水，既不会干，也不 会溢，非常的实用而且方便。 2、基于CD4011声控、光控延时开关的设计与实现 简介及要求：要求电路以CD4011作为中心元件，结合外围 电路，实现以下功能：在白天或光线较亮时,节电开关呈关闭 状态,灯不亮；夜间或光线较暗时，节电开关呈预备工作状态， 当有人经过该开关附近时，脚步声、说话声、拍手声等都能开 启节电开关。灯亮后经过40秒左右的延时节电开关自动关闭， 灯灭。 3、基于CD4011红外感应开关的设计与实现 在一些公共场所里，诸如自动干手机、自动取票机等，只要人手在机器前面一晃，机器便被启动，延时一段时间后自动关闭，使用起来非常方便。要求用CD4011设计有此功能的红外线感应开关。 4、基于CD4011红外线对射报警器的设计与实现 设计一款利用红 外线进行布防的防盗 报警系统，利用多谐振 荡器作为红外线发射 器的驱动电路，驱动红 外发射管，向布防区内 发射红外线，接收端利用专用的红外线接收器件对发射的 红外线信号进行接收，经放大电路进行信号放大及整形， 以CD4011作为逻辑处理器，控制报警电路及复位电路，电
路中设有报警信号锁定功能，即使现场的入侵人员走开，报警电路也将一直报警，直到人为解除后方能取消报警。 5、基于CD4069无线音乐门铃的设计与实现 音乐门铃已为人们所熟知，在一些住宅楼中都 装有音乐门铃，当有客人来访时，只要按下门铃按 钮，就会发出“叮咚”的声音或是播放一首乐曲， 然而在一些已装修好的室内，若是装上有线门铃， 由于必须布线，从而破坏装修，让人感到非常麻烦。 采用CD4069设计一款无线音乐门铃，发射按键与接 收机间采用了无线方式传输信息。 6、基于时基电路555“叮咚”门铃的设计与实现 用NE555集成电路设计、制作一个“叮咚”门铃，使该装置能够 发出音色比较动听的“叮咚”声。 7、基于CD4511数显八路抢答器的设计与实现 CD4511是一块含BCD-7段锁存、译码、驱动电路于一体的集成 电路。设计一款基于CD4511八路抢答器，该电路包括抢答，编 码，优先，锁存，数显和复位。 8、基于NE555+CD4017流水彩灯的设计与实现 以NE555和CD4017为核心，设计制作一个流水彩灯，使之通 过调节电位器旋钮，可调整彩灯的流动速度。 9、基于用CD4067、CD4013、 NE555跑马灯的设计与实 现
数字电路课程设计报告(好)
天津职业技术师范大学电子工程学院电子技术之---万用表课程设计报告 同组学生姓名（学号）：寡人猪八戒 任务分工：：查阅资料设计电路并进行电脑仿真， 焊接电路并参与电路的安装与调试 负责撰写课程设计及实验总结的工作 设计时间：2012年04月28日——2012 年05月04日 指导教师： 一、课程设计的目的与要求（含设计指标） 1、设计目的 （1）了解ICL7107芯片工作原理及应用。 （2）能够使用电路仿真软件进行电路调试。 （3）掌握电子系统的一般设计方法。 （4）培养综合应用所学知识来指导实践的能力。 （5）掌握常用元器件的识别和测试。 （6）熟悉常用仪表，了解电路调试的基本方法。 2、设计要求 （1）提出具体方案 （2）给出所设计电路的原理图。 （3）进行电路仿真设计 （4）设计电路所需的直流电源。 （5）用分立元件和运放设计的万用表电路要求先用multisim进行电路仿真分析，仿真结果正确后，在进行安装调试。 3、设计指标 直流电压表：满量程+6V； 直流电流表：满量程10mA； 交流电压表：满量程6V，50HZ~1KHZ； 交流电流表：满量程10mA；
欧姆表：满量程分别为1KΩ，10KΩ，100KΩ 三、方案论证及选择 设计万用电表，总体来说有两种设计方案，来源于万用电表的指针式和数字式的两种类型。指针式万用电表，需有表头，同时主要用HA17741，LM324N等芯片，借助集成运放实现万用电表。但是考虑到表头的应用，还有本课题其他组同学采用这个方案，我们则采用了另一种方案，设计数字式万用电表。主要运用ICL7107来实现，ICL7107是高性能、低功耗的三位半A/D转换器电路。它包含七段译码器、显示驱动器、参考源和时钟系统，ICL7107可直接驱动发光二极管。所以，用此芯片可以直接把模拟信号转换成数字信号，然后通过数码管显示出来。在数据采集时，采用分开设计，直流电压测量电路，直流电流测量电路，欧姆表测量电路，交流电流、电流测量电路。 三、原理设计（或基本原理） （1）基本原理：ICL7107是高性能、低功耗的三位半A/D转换器电路。它包含七段译码器、显示驱动器、参考源和时钟系统，ICL7107可直接驱动发光二极管。ICL7107 是双积型的A/D 转换器，还集成了A/D 转换器的模拟部分电路，如缓冲器、积分器、电压比较器、正负电压参考源和模拟开关，以及数字电路部分如振荡源、计数器、锁存器、译码器、驱动器和控制逻辑电路等，使用时只需外接少量的电阻、电容元件和显示器件，就可以完成模拟到数字量的转换，从而满足设计要求。
二位二进制计数器(DOC)
课程设计任务书 学生姓名杜佳专业班级计算机zy1202班 指导教师袁晓玲学院名称计算机科学与技术学院 一、题目：二位二进制计数器。外部输入X=1时，计数器加1计数，外部输入X=0时，计数器保持不变。 原始条件：使用D触发器( 74 LS 74 )、“与”门( 74 LS 08 )、“或”门( 74 LS 32 )、非门( 74 LS 04 )，设计二位二进制计数器。 二、要求完成设计的主要任务如下： 1．能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。 2．使用同步时序逻辑电路的设计方法，设计二位二进制计数器。写出设计中的三个过程。画出课程设计图。 3．根据74 LS 74、74 LS 08、74 LS 32、74 LS 04集成电路引脚号，在设计好的二位二进制计数器电路图中标上引脚号。 4．在试验设备上，使用74 LS 74、74 LS 08、74 LS 32、74 LS 04集成电路连接、调试和测试二位二进制计数器电路。 5.设计报告书包括：设计内容与设计要求、设计原理和过程、调试分析、心得体会、参考文献。 三、课程设计进度安排 序号设计内容时间 1 查阅资料，熟悉实验平台和相关芯片的使用方法，完成理 18周 论设计过程，画出电路图；标上引脚。 2 电路修改、接线、排错、实现；分析归纳设计过程，撰写 19周 计算机硬件综合设计报告 合计2周 指导教师签名：年月日 系主任（责任教师）签名：年月日
一、实验目的： 1、深入了解和掌握同步时序逻辑电路的设计过程； 2、了解74LS74、74LS08、74LS32、74LS86及74LS04芯片的功能； 3、能够根据电路图连接好实物图，并实现其功能。学会设计过程中的检验与完 善。 二、题目理解和功能描述： 用数字逻辑实验板和若干集成芯片实现如下功能： 利用逻辑电平区域中八盏灯的任三盏作为实验的输入和输出，其中以1盏灯（如 K1）作为输入x,用以改变输入的0、1特性，对应两位二进制数的四个状态，二 位二进制计数器逻辑结构如图一所示。 计数器输出y2 y1 二位二进制加1计数 输入x 时钟输入 图1 两位二进制数逻辑结构 当输入x为1时对应的输出序列： 00 01 10 11 此时实验板上输出灯的亮暗变化如下： 亮亮亮暗暗亮暗暗
四位二进制加法器课程设计
课题名称与技术要求 课题名称： 四位二进制加法器设计 技术要求： 1)四位二进制加数与被加数输入 2)二位数码管显示 摘要 本设计通过八个开关将A3,A2,A1,A0和B3,B2,B1,B0信号作为加数和被加数输入四位串行进位加法器相加，将输出信号S3,S2,S1,S0和向高位的进位 C3通过译码器Ⅰ译码，再将输出的Y3,Y2,Y1,Y0和X3,X2,X1,X0各自分别通过一个74LS247译码器，最后分别通过数码管BS204实现二位显示。 本设计中译码器Ⅰ由两部分组成，包括五位二进制译码器和八位二进制输出器。信号S3,S2,S1,S0和向高位的进位C3输入五位二进制-脉冲产生器，将得到的n（五位二进制数码对应的十进制数）个脉冲信号输入八位二进制输出器，使电路的后续部分得以执行。 总体论证方案与选择 设计思路：两个四位二进制数的输入可用八个开关实现，这两个二进制数经全加器求和后最多可以是五位二进制数。本题又要求用两个数码管分别显示求和结果的十进制十位和各位，因此需要两个译码器Ⅱ分别译码十位和
个位。综上所述，需要设计一个译码器Ⅰ，能将求和得到的五位二进制数译成八位，其中四位表示这个五位二进制数对应十进制数的十位，另四位表示个位。而译码器Ⅱ有现成的芯片可选用，此处可选74LS247，故设计重点就在译码器Ⅰ。 加法器选择 全加器：能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。或：不仅考虑两个一位二进制数相加，而且还考虑来自低位进位数相加的运算电路，称为全加器。 1)串行进位加法器 构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 优点：电路比较简单。 最大缺点：进位信号是由低位向高位逐级传递的，运算速度慢。 2)超前进位加法器 为了提高运算速度，必须设法减小或消除由于进位信号逐级传递所消耗的时间，于是制成了超前进位加法器。 优点：与串行进位加法器相比，（特别是位数比较大的时候）超前进位加法器的延迟时间大大缩短了。 缺点：电路比较复杂。 综上所述，由于此处位数为4（比较小），出于简单起见，这里选择串行进位加法器。 译码器Ⅱ选择 译码是编码的逆过程，将输入的每个二进制代码赋予的含意“翻译”过来，给出相应的输出信号。译码器是使用比较广泛的器材之一，主要分为：变量译码器和码制译码器，其中二进制译码器、二-十进制译码器和显示译码器三种最典型，使用十分广泛。显示译码器又分为七段译码器和八段
《数字电路课程设计》
实验三旋转灯光电路与追逐闪光灯电路 一、实验目的 1．熟悉集成电路CD4029、CD4017、74LS138的逻辑功能。 2．学会用74LS04、CD4029、74LS138组装旋转灯光电路。 3. 学会用CD4069、CD4017组装追逐闪光灯电路。 二、实验电路与原理 1．旋转灯光电路： 图3-1 旋转灯光电路 将16只发光二极管排成一个圆形图案，按照顺序每次点亮一只发光二极管，形成旋转灯光。实现旋转灯光的电路如图3-1所示，图中IC1、R1、C1组成时钟脉冲发生器。IC2为16进制计数器，输出为4位二进制数，在每一个时钟脉冲作用下输出的二进制数加“1”。计数器计满后自动回“0”，重新开始计数，如此不断重复。 输入数据的低三位同时接到两个译码器的数据输入端，但是否能有译码器输出取决于使能端的状态。输入数据的第四位“D”接到IC3的低有效使能端G2和IC4的高有效使能端G1，当4位二进制数的高位D为“0”时，IC4的G1为“0”，IC4的使能端无效，IC4无译码输出，而IC3的G2为“0”，IC3使能端全部有效，低3位的CBA数据由IC3译码，输出D＝0时的8个输出，即低8位输出（Y0～Y7）。当D为“1”时IC3的使能端处于无效状态，IC3无译码输出；IC4的使能端有效，低3位CBA数据由IC4译码，输出D＝1时的8个输出，即高8位输出（Y8～Y15）。 由于输入二进制数不断加“1”，被点亮的发光二极管也不断地改变位置，形成灯光地“移动”。改变振荡器的振荡频率，就能改变灯光的“移动速度”。
注意：74LS138驱动灌电流的能力为8mA，只能直接驱动工作电流为5mA的超高亮发光二极管。若需驱动其他发光二极管或其他显示器件则需要增加驱动电路。 2. 追逐闪光灯电路 图 3-2 追 逐 闪 光 灯 电 路 （ 1） ． CD 401 7 的 管 脚功能 CD4017集成电路是十进制计数／时序译码器，又称十进制计数／脉冲分频器。它是4000系列CMOS数字集成电路中应用最广泛的电路之一，其结构简单，造价低廉，性能稳定可靠，工艺成熟，使用方便。它与时基集成电路555一样，深受广大电子科技工作者和电子爱好者的喜爱。目前世界各大通用数字集成电路厂家都生产40171C，在国外的产品典型型号为CD4017，在我国，早期产品的型号为C217、C187、CC4017等。 （2）CD4017C管脚功能 CMOSCD40171C采用标准的双列直插式16脚塑封，它的引脚排列如图3-3(a)所示。 CC4017是国标型号，它与国外同类产品CD4017在逻辑功能、引出端和电参数等方面完全相同，可以直接互换。本书均以CD40171C为例进行介绍，其引脚功能如下： ①脚(Y5)，第5输出端；②脚(Y1)，第1输出端，⑧脚(Yo)，第0输出端，电路清零 时，该端为高电平，④脚(Y2)，第2输出端；⑤脚(Y6)，第6输出端；⑥脚(Y7)，第7输出端；⑦脚(Y3)，第3输出端；⑧脚(Vss)，电源负端；⑨脚(Y8)，第8输出端，⑩脚(Y4)，第4输出端；11脚(Y9)，第9输出端，12脚(Qco)，级联进位输出端，每输入10个时钟脉冲，就可得一个进位输出脉冲，因此进位输出信号可作为下一级计数器的时钟信号。13脚(EN)，时钟输入端，脉冲下降沿有效；14脚(CP)，时钟输入
数字电子技术基础课程设计DT-830B数字万用表报告
数字电子技术基础课程设计DT-830B数字万用表报告
三亚学院 2011～2012学年第2学期 数字电子技术基础课程设计报告 学院: 理工学院 专业: 测控技术与仪器 班级: 学号: 学生姓名: 指导教师: 2012年9月7日
目录 一、设计任务与要求……………………………………… 二、电路原理……………………………………………… 三、总原理图及元器件清单……………………………… 四、装配过程……………………………………………… 五、电路功能测试………………………………………… 六、结论与心得……………………………………………
DT-830B数字万用表的组装与调试 一、设计任务与要求 1、设计要求： 学习了解DT830B数字万用表，熟悉它的工作原理。然后安装并调试数字万用表。通过对DT830B数字万用表的安装与调试实训，了 解数字万用表的特点，熟悉装配数字万用表的基本工艺过程、掌握基本 的装配技艺、学习整机的装配工艺、培养自身的动手能力以及培养严谨 的学习工作作风。 DT830B由机壳熟料件（包括上下盖和旋钮）、印制板部件（包括插口）、液晶屏及表笔等组成，组装成功关键是装配印制板部件。因为 一旦被划伤或有污迹，将对整机的性能产生很大的影响。整机安装的流 程图如下所示： 3)认识DT830B数字万用表的液晶显示器件、印制板部件等。 4)安装制作一台DT830B数字万用表。 5）根据技术指标测试DT830B数字万用表的主要参数 6)校验数字式万用表，减小其误差。
二、电路原理 DT830B电路原理它是3位半数字万用表。 数字万用表的核心是以ICL7106A/D转化器为核心的数字万用表。A/D转化器将0~2V范围的模拟电压变成三位半的BCD码数字显示出来。将被测直流电压、交流电压、直流电流及电阻的物理量变成0~2V的直流电压，送到ICL7106的输入端，即可在数字表上进行检测。 为检测大于2V的直流电压，在输入端引入衰减器，将信号变为0~2V，检测显示时再放大同样的倍数。 检测直流电流，首先必须将被测电流变成0~2V的直流电压即实现衰减与I/V 变换。衰减是有精密电阻构成的具有不同分流系数的分流器完成。 电阻的检测是利用电流源在电阻上产生压降。因为被测电阻上通过的电流是恒定的，所以在被测电阻上产生的压降与其阻值成正比，然后将得到的电压信号送到A/D转换器进行检测。 三、总原理图及元器件清单
8位二进制乘法器
8位二进制乘EDA实验 法器 学号：02115024 [2013.12.15] 班级：021151 姓名：王浩楠 指导老师：徐少莹
一.设计要求 8位二进制乘法采用移位相加的方法。即用乘数的各位数码，从低位开始依次与被乘数相乘，每相乘一次得到的积称为部分积，将第一次（由乘数最低位与被乘数相乘）得到的部分积右移一位并与第二次得到的部分积相加，将加得的和右移一位再与第三次得到的部分积相加，再将相加的结果右移一位与第四次得到的部分积相加，直到所有的部分积都被加过一次。 例如：11010101和10010011相乘，计算过程如下: 二.设计方法 按照这种算法，可以得到下图所示之框图和简单流程图。按照这种算法，可以得到下图所示之框图和简单流程图。图中Y寄存器存放被乘数M，B寄存器存放乘数N，A累加器存放部分积。A和Y中的数据在加法器中相加后送入A 中，而A和B相级联又构成了一个16bit的移位寄存器，当它工作于移位模式时，可以实现数据的右移。由于乘数的每一位不是0就是1 ，对应的部分积不是0就是被乘数本身，所以实际作部分积相加这一步时，只要根据乘数的对应位判断：如该位为1 ，则将累加器中的数据加上被乘数再移位；如该位为0时，就不加被乘数而直接移位。运算时首先将累加器A清零，并将被乘数M和乘数N分别存入寄存器Y和B，然后依据寄存器B中最右一位B0（数据N0）确定第一个部分积。将此部分积送入A累加器以后，将A连同寄存器B右移一位，部分积的最低位被移进寄存器B的最左位，乘数的最低位N0被移出寄存器B，而乘数的次低位N1被移至寄存器B的B0位。第二次仍然依据B0位的数据（N1）来确定第二个部分积，将部分积与累加器中的数据相加后右移一位，N1又被移出寄存器，数据N2被移到B0位置。。。。。这样，经过8次部分积相加位的操作，完成1次乘法运算，乘数N恰好被移出寄存器B，寄存器B中保存的就是运算积的低8位数据。移位相加的次数应用一个计数器来控制，每移位一次，计数器计一个数。当计数器计得8个数时，发出一个信号，使电路停止操作，并输出运算结果。
8位串行二进制全加器
只用一位二进制全加器为基本元件和一些辅助的时序电路，设计一个8位串行二进制全加器。 Vhdl代码如下： 顶层文件如下： library ieee; use ieee.std_logic_1164.all; entity f8_adder is port(a,b:in std_logic_vector(7 downto 0); c0:in std_logic; s:out std_logic_vector(7 downto 0); c1:out std_logic); end f8_adder; architecture bhv of f8_adder is signal cout:std_logic_vector(7 downto 1); component f_adder is port(ain,bin,cin:in std_logic; cout,sum:out std_logic); end component; begin u1: f_adder port map(ain=>a(0),bin=>b(0),cin=>c0,sum=>s(0),cout=>cout(1)); u2: f_adder port map(ain=>a(1),bin=>b(1),cin=>cout(1),sum=>s(1),cout=>cout(2)); u3: f_adder port map(ain=>a(2),bin=>b(2),cin=>cout(2),sum=>s(2),cout=>cout(3)); u4: f_adder port map(ain=>a(3),bin=>b(3),cin=>cout(3),sum=>s(3),cout=>cout(4)); u5: f_adder port map(ain=>a(4),bin=>b(4),cin=>cout(4),sum=>s(4),cout=>cout(5)); u6: f_adder port map(ain=>a(5),bin=>b(5),cin=>cout(5),sum=>s(5),cout=>cout(6)); u7: f_adder port map(ain=>a(6),bin=>b(6),cin=>cout(6),sum=>s(6),cout=>cout(7)); u8: f_adder port map(ain=>a(7),bin=>b(7),cin=>cout(7),sum=>s(7),cout=>c1); end bhv; 全加器描述： library ieee; use ieee.std_logic_1164.all; entity f_adder is port(ain,bin,cin:in std_logic; cout,sum:out std_logic); end f_adder; architecture fd1 of f_adder is
数字电路课程设计报告
课程设计任务书 学生姓名：吴培力专业班级：信息SY1201 指导教师：刘可文工作单位：信息工程学院 题目: 数字式电子锁的设计与实现 初始条件： 本设计既可以使用集成电路和必要的元器件等，也可以使用单 片机系统构建数字密码电子锁。自行设计所需工作电源。电路组成 原理框图如图1，数字密码锁的实际锁体一般由电磁线圈、锁栓、 弹簧和锁柜构成。当线圈有电流时，产生磁力，吸动锁栓，即可开 锁。反之则不开锁。 图1 数字式电子锁原理框图要求完成的主要任务:（包括课程设计工作量及技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：1周。 2、技术要求： 1）课程设计中，锁体用LED代替（如“绿灯亮”表示开锁，“红灯亮”表示闭锁）。 2）其密码为4位二进制代码，密码可以通过密码设定电路自行设定。 3）开锁指令为串行输入码，当开锁密码与存储密码一致时，锁被打开。当开锁密码与存储密码不一致时，可重复进行，若连续三次未将锁打开，电路则报警并实现自锁。（报警动作为响1分钟，停10秒） 4）选择电路方案，完成对确定方案电路的设计。计算电路元件参数与元件选择、并画出总体电路原理图，阐述基本原理。安装调试设计电路。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 1、年月日，布置作课设具体实施计划与课程设计报告格式的要求说明。 2、年月日至年月日，方案选择和电路设计。 3、年月日至年月日，电路调试和设计说明书撰写。 4、年月日，上交课程设计成果及报告，同时进行答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日
数字电路课程设计
数字电路课程设计 一、概述 任务：通过解决一两个实际问题，巩固和加深在课程教学中所学到的知识和实验技能，基本掌握常用电子电路的一般设计方法，提高电子电路的设计和实验能力，为今后从事生产和科研工作打下一定的基础。为毕业设计和今后从事电子技术方面的工作打下基础。 设计环节：根据题目拟定性能指标，电路的预设计，实验，修改设计。 衡量设计的标准：工作稳定可靠，能达到所要求的性能指标，并留有适当的裕量；电路简单、成本低；功耗低；所采用的元器件的品种少、体积小并且货源充足；便于生产、测试和维修。 二、常用的电子电路的一般设计方法 常用的电子电路的一般设计方法是：选择总体方案，设计单元电路，选择元器件，计算参数，审图，实验（包括修改测试性能），画出总体电路图。 1．总体方案的选择 设计电路的第一步就是选择总体方案。所谓总体方案是根据所提出的任务、要求和性能指标，用具有一定功能的若干单元电路组成一个整体，来实现各项功能，满足设计题目提出的要求和技术指标。 由于符合要求的总体方案往往不止一个，应当针对任务、要求和条件，查阅有关资料，以广开思路，提出若干不同的方案，然后仔细分析每个方案的可行性和优缺点，加以比较，从中取优。在选择过程中，常用框图表示各种方案的基本原理。框图一般不必画得太详细，只要说明基本原理就可以了，但有些关键部分一定要画清楚，必要时尚需画出具体电路来加以分析。 2．单元电路的设计 在确定了总体方案、画出详细框图之后，便可进行单元电路设计。 （1）根据设计要求和已选定的总体方案的原理框图，确定对各单元电路的设计要求，必要时应详细拟定主要单元电路的性能指标，应注意各单元电路的相互配合，要尽量少用或不用电平转换之类的接口电路，以简化电路结构、降低成本。
8位二进制加法计算器
一：本实验设计的是一个8为二进制加法计算器，其功能就是对两个八位的二进制数执行加法运算，并可以异步清零。 二：电路可划分为三部分：半加器、全加器和复位电路。 1、半加器: 真值表 a b so co 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 电路图 2全加器：由半加器和或门组成 电路图 3复位电路： 复位电路通过en控制，当en为‘1’时，执行加法运算，输出正确的值，当en为‘0’时，输输出及结果为全0. 三：实验波形仿真和VHDL 1、仿真图：
2、VHDL代码 1)半加器h_adder： library ieee; use ieee.std_logic_1164.all; entity h_adder is port (a,b :in std_logic; co,so :out std_logic); end entity h_adder; architecture fh1 of h_adder is begin so <= not(a xor (not b));co <= a and b ; end architecture fh1; 2)或门or2a： library ieee; use ieee.std_logic_1164.all; entity or2a is port (a,b :in std_logic; c: out std_logic); end entity or2a; architecture one of or2a is begin c <= a or b ; end architecture one; 3)全加器f_adder： library ieee;
数字电路课程设计弹道设计
淮海工学院 课程设计报告书 课程名称：电子技术课程设计（二）题目：弹道计时器设计 系（院）： ////// 学期： 2010-2011-1 专业班级： 88 姓名： 999999 学号： 555555
一、所选课题： 弹道计时器的设计 二、任务与要求 设计一个用来测量手枪子弹等发射物速度的便携式电池供电计时器，这种计时器可用来测定子弹或其他发射物的速度。竞赛射手通常用这种设备来测定装备的性能。 基本操作要求是：射手在两个分别产生起始测量脉冲和终止测量脉冲的光敏传感器上方射出一个发射物，两个光传感器（本例中假定为阴影传感器）分开放置，两者之间的距离已知。发射物在两个传感器之间的飞行时间直接与发射物的速度成正比。如下图所示，当子弹等发射物从上方经过起始传感器产生ST 信号，经过终止传感器时产生SP 信号。传感器之间的距离是固定的。通过测量子弹等发射物经过传感器之间的时间T 就可计算出子弹的速度V=S/t 。 图1 三、方案制定 使用中规模集成电路设计弹道计时器。此方案中主要用到555定时器、十进制计数器、译码器、七段数码管以及一些小型门电路和触发器等。 四、弹道计时器的原理 运用中规模集成电路设计本课题要分为一下几点： （1）传感器对计数器的控制。 在传感器的选择上，要注意传感器的输出信号能否直接控制下一级电路。此论文中采用天幕靶控制计数器的工作与停止。天幕靶是一种光电传感器，它能将光信号转变成电信号，在子弹遮蔽第一个天幕靶时，即会产生一个脉冲，此脉冲带动计数器工作，在子弹遮蔽下一个天幕靶时又产生一个脉冲，让计数器停止工作。若将此脉冲作为使能信号， 就必须使其从子弹到达第一个天幕靶一直维持到 起始传感器 终止传感器 阳光 弹道
数字电子技术课程设计报告(数字钟)
目录 一．设计目的 (1) 二．实现功能 (1) 三．制作过程 (1) 四．原理框图 (3) 4.1 数字钟构成 (3) 4 .2设计脉冲源 (4) 4.3 设计整形电路 (5) 4.4 设计分频器 (5) 4.5 实际计数器 (6) 4.6 译码/驱动器电路的设计 (7) 4.7 校时电路 (8) 4.8 整点报时电路 (9) 4.9 绘制总体电路图 (10) 五．具体实现 (10) 5.1电路的选择 (10) 5.2集成电路的基本功能 (10) 5.3 电路原理 (11) 六．感想与收获 (12) 七．附录 (14)
数字电子技术课程设计报告 一、设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。 石英数字钟，具有电路简洁，代表性好，实用性强等优点，在数字钟的制作中，我们采用了传统的PCMS大规模集成电路为核心，配上LED发光显示屏，用石英晶体做稳频元件，准确又方便。 二、实现功能 ①时间以12小时为一个周期； ②显示时、分、秒； ③具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； ④计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；
八位二进制加法器课程设计
长安大学电子技术课程设计 课题名称______________ 班级______________ 姓名______________ 指导教师 日期______________
前言 8位二进制加法器，它的功能主要是实现两个8位二进制数的相加，其结果的范围应该在00000000到111111110之间，即000到510之间。加法器在实际应用中占据着十分重大的地位，从我们呱呱坠地起，到小学，到初中，到高中，到大学，到工作，等等。我们能离开加法吗，不能！加法可以说是一切运算的基础，因此8位二进制加法器的设计是很有必要的。 那么我们如何设计一个8位二进制加法器呢？在实际应用中，我们通常输入的是十进制数，一个八位二进制数所对应的最大的十进制数是255，于是输入两个范围在000到255之间的数，首先通过二-十进制编码器将输入的三位十进制数的个位、十位、百位分别转换为8421BCD码，得到两个十二位字码，再通过加法器将它们相加，逢10进1，得到一个新的十二位字码，再用7447数字显示译码器将这个十二位字码还原到原来的三位十进制数。最后输出的就是一个三位十进制数，其范围在000到510之间。通过上述方法我们实现了八位二进制数的相加，从而达到了题目的要求。 为实现上述目的，我们需要查阅相关资料。通过查阅，理解以及加以运用，我们认识到了收集资料的不易性，但同时也得到了不少收获，可以说是有苦有甜。同时，虽然我们基本设计出了这个八位二进制加法器，但是不必可避免地会产生一些问题，比如说在连线上可能有更简便的途径，在元件的选用上可能还有其它更简便的方法，在控制上可能还不够精简，等等。我们希望在以后的实践中能找出更好的方法，也希望能吸取这次设计中的不足，逐渐改善。另外，在电子设计的过程中，与同组同学之间的合作配和是十分重要的。我在此次设计中也充分认识到这一点的重要性，我相信这次的电子设计能够为我们将来的工作奠定一定的基础。
数字电路课程设计
数字电路课程设计 姓名：李志波 专业：电子信息工程 年级：2012级
数字闹钟计时器 一．实验目的 1．通过这个实验进一步了解掌握各种功能芯片的功能，并能够在电路系统中正确应用。 2．强化巩固专业课课程内容，学会对电路的系统分析。 3．初步了解基础的电路设计思路和方法，锻炼自己的动手能力，巩固电子焊接技术。 二．实验原理 1.显示译码器 74LS248（74LS48）是BCD码到七段码的显示译码器，它可以直接驱动共阴极数码管。它的引脚图及功能如下： （a）要求输入数字0~15时“灭灯输入端”BI必须开路或保持高电平，如果不要灭十进制的0，则“动态灭灯 输入”RBI必须开路或者为高电平。 （b）当灭灯输入端BI接低电平时，不管其他输入端为何种电平，所有各端输出均为低电平。 （c）BI/RBO是线与关系，既是“灭灯输入端”BI又是“动态灭灯输出端”RBO。 2.数码显示器 LC5011-11就是一种共阴极数码显示器，它的管脚图如图1，X为共阴极，DP为小数点。其内部是八段发光二极管的负极连在一起的电路。当在a.b.c.d.e.f.g.DP加上正向电压时，各段
二极管就会被点亮，例如，利用74LS48和数码管组合成的显 示译码电路。 ABCD 四个引脚接上一级输出 LT,RBO/BI ，RBI 接高电平，或悬空。 3,十进制集成计数电路74LS90 74LS90时异步二-五-十进制计数器。其管脚图如图 U1 74LS90D Q A 12Q B 9Q D 11 Q C 8I N B 1 R 916 R 927R 012I N A 14R 02 3 G N D 10 V C C 5它的内部由两个计数电路组成，一个为二 进制，计数电路，计数脉冲输入端为CP1,输出端为QA QB QC QD.这两个计数器可独立使用，当QA 连到CP2时，可构成十进制计数器。 它具有复零输入端ROA,ROB 和复9输入端R9A R9B 。如果复零输入端ROA,ROB 皆为高电平时，计数器复零；如果复9输入端R9A,R9B 皆为高电平时，计数器复9。计数时ROA,ROB 其中之一接高电平或者二者都接高电平，并要求复9输入端R9A,R9B 其一接低电平或者同时接低电平。用74LS90接成的24 进 制 计 数 器 电 路 如 图
数字电子钟课程设计报告-数电
华东交通大学理工学院课程设计报告书所属课程名称数字电子技术课程设计题目数字电子钟课程设计分院电信分院 专业班级10电信2班 学号20100210410201 学生姓名陈晓娟 指导教师徐涢基 20 12 年12 月18 日
目录 第1章课程设计内容及要求 (3) 第2章元器件清单及主要器件介绍 (5) 第3章原理设计和功能描述 (10) 第4章数字电子钟的实现 (15) 第5章实验心得 (17) 第6章参考文献 (18)
第1章课程设计内容及要求 1.1 数字钟简介 20世纪末，电子技术获得了飞速的发展。在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高、产品更新换代的节奏也越来越快。数字钟已成为人们日常生活中必不可少的生活日用品。广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点。 因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、走时准确、显示直观、精度、稳定等优点，电路装置十分小巧,安装使用也方便而受广大消费的喜爱。 1.2 设计目的 1. 掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；
2. 进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力； 3. 提高电路布局，布线及检查和排除故障的能力。 1.3 设计要求 1. 设计一个有“时”、“分”、“秒”（23小时59分59秒）显示，且有校时功能的电子钟。 2. 用中小规模集成电路组成电子钟，并在实验箱上进行组 装、调试。 3. 画出框图和逻辑电路图、写出设计、实验总结报告。 4. 整点报时。在59分59秒时输出信号，音频持续1s，在结束时刻为整点。
设计一个四位二进制计数器
1、要求：设计一个四位二进制计数器，将计数结果由数码管显示，显示结果为十进制数。数码管选通为低电平有效，段码为高电平有效。 分析：VHDL 描述包含五部分：计数器、将四位二进制数拆分成十进制数的个位和十位、二选一的数据选择器、七段译码、数码管选通控制信号 线定义为信号 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity counter3 is Port ( clk:in STD_LOGIC; clk1 : in STD_LOGIC; clr : in STD_LOGIC; en : in STD_LOGIC; co : out STD_LOGIC; scanout:out std_logic_vector(1 downto 0); ledout:out std_logic_vector(6 downto 0)); end counter3; architecture Behavioral of counter3 is signal cnt:std_logic_vector(3 downto 0); signal cnt1:std_logic_vector(3 downto 0); signal cnt2:std_logic_vector(3 downto 0); signal hex:std_logic_vector(3 downto 0); signal scan:std_logic_vector(1 downto 0); en clr
EDA课程设计八位二进制全加器
EDA课程设计八位二进制全加器
EDA设计说明书 课程名称： EDA技术实用教程 设计题目：八位二进制全加器 院系：电子信息与电气工程学院学生姓名： 学号： 专业班级： 指导教师：李响 年 6 月 1
1. 设计目的 熟悉利用QuartusⅡ的原理图输入法设计简单的组合电路，掌握层次化设计的方法，并经过一个八位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。 2. 设计原理 2.1 一位全加器的原理 一位全加器能够用两个半加器及一个或门连接而成，因此需要首先完成半加器的设计。在本设计中，将采用原理图输入法来完成设计。 一位全加器的设计步骤： ①为本项工程设计建立文件夹； ②输入设计项目和存盘； ③将设计项目设计成可调用的元件； ④设计全加器顶层文件； ⑤将设计项日设置成工程和时序仿真。 2.2 八位全加器的原理 一个八位全加器能够由八个一位全加器构成，加法器之间的进位能够用串行方式实现，即将低位加法器的进位输出cout 与相邻的高位加法器的最低进位输入信号cin 相接。
3. 设计方案与仿真 3.1 一位全加器的设计与仿真 全加器的实现是以半加器的实现为基础的，因此，要设计全加器应首先设计一个一位的半加器。半加器的实现方案为： ①为此项工程建立文件夹； ②在基本元件库中，选中需要的元件，将元件（包含元件 and2、not 、xnor 和输入输出引脚input、output）调入原理图编辑窗口中； ③将己设计好的原理图文件存盘； ④将所设计的半加器设置成可调用的元件。 用原理图输入法所设计的半加器原理图如图3-1所示，利用QuartusⅡ软件平台，根据图3-1所示电路，可生成一个半加器元件符号，如图3-2所示。在半加器的基础上，为了建立全加器的顶层文件，必须再打开一个原理图编辑窗口，方法同上。其中，所选择的元件包含半加器、或门和输入输出引脚，由此可得到如图3-3所示的全加器原理图；进而可生成个全加器元件符号，如图3-4所示。 图3-1 半加器原理图图3-2 半加器元件符号
『数字电路』课程设计指导书
『数字电路』课程设计指导书
『数字电路』课程设计指导书 一、教学目标 （一）课程性质 课程设计。 （二）课程目的 训练学生综合运用学过的数字电路的基本知识，独立设计比较复杂的数字电路的能力。 二、教学内容基本要求及学时分配 （一）课程设计题目 题目见附录I，原则上每人一题。 （二）设计内容 拿到题目后首先进行电路设计。然后在微机上进行原理图输入、编译和软件仿真，如满足设计要求，再进行下载和硬件实验。如硬件实验结果不满足要求，则修改设计，直到满足要求为止。 （三）设计要求 （1）按题目要求的逻辑功能进行设计，电路 2
各个组成部分须有设计说明； （2）必须采用原理图输入法； （3）软件仿真完成后，必须经教师允许方可进行下载； （四）使用的硬件和软件 硬件为可编程逻辑器件EPM7128S；软件为MAX+PLUSII。见附录。 三、主要教学环节 （一）设计安排 1. 课程设计时间为两周，每人一台微机； 2.第1、2天讲授设计需要的硬件和软件、 设计的要求、布置设计题目； 3.第3～8天学生进行设计； 4.第9、10天教师验收，然后学生撰写和 打印设计报告。 （二）指导与答疑 每天都有教师现场答疑，学生有疑难问题可找教师答疑。学时应充分发挥主观能动性，不应过 3
分依赖教师。 （三）设计的考评 设计全部完成后，须经教师验收。验收时学生要讲述自己设计电路的原理、仿真情况，还要演示硬件实验结果。 教师根据学生设计全过程的表现和验收情况给出成绩。 四、课程设计报告的内容和要求 （一）课程设计报告的内容 按附录中给出的报告模板进行编写，用A4纸打印，左侧装订。 （二）课程设计报告编写的基本要求 （1）按设计指导书中要求的格式书写，所有的内容一律打印； （2）报告内容包括设计过程、软件仿真的结果及分析、硬件仿真结果及分析； （3）要有整体电路原理图、各模块原理图； (4) 软件仿真包括各个模块的仿真和整体电路 4
数字电路课程设计报告
目录 一.课程设计题目 二.设计的任务和要求 三.设计与调试 四.系统总体设计方案及系统框图 五.设计思路 六.电路连接步骤 七.电路组装中发生的问题及解决方案 八.所选方案的总电路图 九.实验结果 十.心得体会
一、课程设计题目 交通灯控制系统设计 二、设计的任务和要求 1）在严格具有主、支干道的十字路口，设计一个交通灯自动控制装置。要求：在十字路口的两个方向上各设一组红黄绿灯；顺序无要求； 2）设置一组数码管，以倒计时的方式显示允许通行或禁止通行时间。红（主：R,支：r）绿（主：G，支：g）黄（主：Y，支：y）三种颜色灯，由四种状态自动循环构成（Gr→Yr→Rg→Ry）;并要求不同状态历时分别为：Gr:30秒，Rg:20秒，Yr,Ry:5秒 三、设计与调试 1、按照任务要求，设计电路，计算相关参数，选择电子元器件 2、根据所设计的电路和所选择的器件搭接安装电路 3、接步骤进行调试电路 4、排除故障，最终达到设计要求 四、系统总体设计方案及系统框图 方案一：芯片设计 （1）芯片功能及分配 交通灯控制系统主要由控制器、定时器、译码器、数码管和秒脉冲信号发生器等器件组成。秒脉冲发生器是该系统中定时器和控制器的标准时钟信号源，译码器输出两组信号灯的控制信号，经驱动电路后驱动信号灯工作，控制器是系统的主要部分，由它控制定时器和译码器的工作。 1）系统的计时器是由74LS161组成，其中应因为绿灯时间为30秒，所以绿灯定时器由两块74LS161级联组成.74LS161是4位二进制同步计数器，它具有同步清零，同步置数的功能。 2）系统的主控制电路是由74LS74组成，它是整个系统的核心，控制信号灯的工作状态。 3)系统的译码器部分是由一块74LS48组成，它的主要任务是将控制器的输出翻译成6个信号灯的工作状态。整个设计共由以上三部分组成。 2）各单元电路的设计： 1. 秒脉冲信号发生器