第16章 PCI总线接口_20111117041200
pci-e总线基本传输机制
pci-e总线基本传输机制1.引言1.1 概述概述部分的内容可以写成以下内容：PCI-E（Peripheral Component Interconnect Express）总线是一种计算机扩展插槽标准，旨在提供高速、高性能的数据传输能力。
它广泛应用于各种计算机设备，如显卡、网络卡、存储卡等，使它们能够与主板进行有效的通信和数据传输。
PCI-E总线采用了一套全新的传输机制，以取代之前的PCI （Peripheral Component Interconnect）总线。
与传统的PCI总线相比，PCI-E总线在带宽、速度和可扩展性等方面有了巨大的提升。
它能够提供更高的数据传输速度和更大的带宽，满足现代计算机对于高性能、高速度数据传输的需求。
PCI-E总线的传输机制是基于高速串行通信的。
传统的PCI总线采用的是并行传输，每次传输数据的位数较多，而PCI-E总线则采用了串行传输的方式，减少了数据线的数量，提高了信号传输的速度和质量。
同时，PCI-E总线还采用了差分传输技术，通过正负两个信号线来传输数据，有效地减少了信号的干扰和噪声，提高了信号的稳定性和可靠性。
除此之外，PCI-E总线还采用了分层的架构设计。
它将总线分为物理层、数据链路层和传输层，每一层都有相应的协议和规范，用于确保数据的正确传输和处理。
这种分层的设计使得PCI-E总线具有较高的灵活性和可扩展性，能够适应不同设备和不同需求的应用。
综上所述，PCI-E总线作为一种高速、高性能的数据传输接口，已经成为现代计算机系统中不可或缺的一部分。
它的概念和特点将在接下来的文章中进一步介绍和探讨。
1.2文章结构文章结构是指整篇文章的组织结构和内容安排。
一个清晰、合理的文章结构能够使读者更好地理解文章主题，并能够有条理地获取所需信息。
本文的结构如下：1. 引言1.1 概述：介绍PCI-E总线的重要性和应用背景，引出本文的主题。
1.2 文章结构：概述本文的组织结构并列举各部分的内容大纲。
PCI-Express总线及设备介绍
❖ 串行差分接口 ❖ 传输速率达到了2.5GT/s ❖ 多种传输模式，非常灵活：1X，2X...32X ❖ In-band 控制 ❖ Load Store 架构 ❖ 内存，I/O，配置和信息 ❖ 增强控制机制 ❖ 与目前的PCI 软件100%兼容 ❖ 高级电源管理 ❖ 高级RAS，支持热插拔 ❖ 支持QoS(服务质量)
6
PCI VS PCI Express II
❖
PCI和PCI_E 既有共同点也有差别，最重要
的地方被保留了，比如Load-Store 架构。由于
PCI Express 采用串行的机制，好象在计算机中
一直都是串行性能较优，比如串行接口的硬盘
VS并行接口的硬盘。PCI Express 较之PCI 也更
3GIO 概述 IV
❖ 今天计算平台的并行总线， 已经被3GIO 连接给取代 了，并分成一个或者更多 的Lanes(小线路)。而且， 每个lane 都具有独立灵活 的扩展能力，当它们在需
要额外带宽的时候，就会
随意地增加，就像桌面平 台的显示卡和服务器平台 的总线桥一样(例如3GIO - PCI-X)。
加灵活了，比如支持多种传输速率，那么厂商就
可以根据自己的需要开发出面向不同用户的产品。
PCI Express 也支持更多先进的技术，比如RAS
和支持热插拔，热插拔的好处相信大家都知道吧，
优盘不是非常方便吗？此外，它也有个很大的优
点，100%兼容PCI 软件。
2021/3/11
7
PCI VS PCI Express III
❖ 今天软件的体积正在呈现级数的上升态势，对硬件的消耗也在逐渐 加大，而其中尤为突出的是I/O子系统的性能，严重地影响到程序的 运作。随着宽带网络的普及，流媒体视频和音频开始变得无处不在， 无论是桌面还是移动平台，而PCI 2.2 或者 PCI-X 甚至连达到流畅 播放的基线还免为其难。宽带的流行，同样带动了VOD（Video-Ondeman，视频点播）视频和音频下载服务的发展，而这些服务需要 与服务器即时无间断的数据传输。
PCI总线详解
系统
CLK RST#
PCI卡
AD63~AD32
C/BE#7~BE#4
PAR64 REQ64# ACK64#
64位扩充
LOCK#
INTA# INTB# INTC# INTD#
接口控制 中断
TD1 TD0 TCK TMS TRST#
JTAG
3
回17页 回18页 回22页
回29页
二、PCI总线信号定义
主设备、从设备使用的信号有一部分不同。 1、系统接口信号
接口识别： 命令+地址 命令+地址
软件指令： MOV
IN/OUT
1010/1011 配置空间片选①+地址
IN/OUT②
采用特殊方法区分地址对应的不同空间， 如在I/O空间中开辟特殊区域
①配置空间片选：同一配置命令，只有一个接口响应总线命令 ②IN/OUT：配置命令使用频率较低，借用I/O指令通过间接访问实现
基础知识： ①一个扩展卡(PCI物理设备，简称设备)可包含多个功能 设备(简称功能，PCI总线标准规定最多有8个功能)； ②每个设备(所有功能)只有一个IDSEL引脚信号。
22
回下页
转16页
2、PCI设备及其配置空间
存在问题： ①所有设备均没有I/O地址(尚等待管理程序分配)，如何 选择某个设备以读取资源需求和分配资源？ ②在没有I/O地址时，如何选择某个功能？ ③在没有I/O地址时，如何读取不同厂家功能设备的资源 需求？
6
回16页
7、64位总线扩展信号 • AD[63:32] T/S：扩展的32位地址和数据多路复用
线 • C/BE[7:4]# T/S：总线命令和字节使能多路复用扩
展信号线 • REQ64# S/T/S，64位传输请求信号 • ACK64# S/T/S：64位传输允许信号 • PAR64 T/S：奇偶双字节校验
PCI总线介绍
PCI总线介绍1. PCI简介PCI总线的历史Intel公司对PCI总线进行了定义，并于1992年6月发布了PCI技术规范版本。
随后，修改版于1993年4月发布，修改版于1995年一季度发布，最新的修改版于1998年12月完成，1999年2月发布。
PCI总线的特点PCI全称为周边器件互连（Peripheral Component Interconnect）。
其能够配合要求彼此间快速访问或快速访问系统存储器的适配器工作，也能让处理器以接近自身总线全速的速度访问适配器。
通过PCI总线的全部读写传送都可以使用突发传送（Burst Transfers）。
突发传送的长度由主设备决定。
在交易（Transaction）开始时，目标设备得到起始地址和交易类型，但没有传送长度。
当主设备准备传送最后一个数据项时，主设备通知目标设备是否为最后一个数据项。
当最后一个数据项传送后一次交易结束。
《PCI总线的主要特点如下：◊独立于处理器。
◊每个PCI总线支持10个电气负载，即10个PCI设备。
每个设备可包括8个PCI 功能。
◊技术规范提供对256个PCI总线的支持。
◊低功耗。
◊在全部读写传送中都可实现突发传送。
因此，32位PCI总线支持132Mb/s的峰值传送速率；对于64位66MHz的PCI总线，峰值速度更高达528Mb/s。
◊全面支持PCI总线主设备，允许同级PCI总线访问和通过PCI-PCI与扩展总线桥访问主存储器和扩展总线设备。
另外，PCI主设备能够访问驻留于总线级别较低的另一个PCI总线上的目标。
◊隐式总线仲裁。
◊引脚较少，一个功能PCI目标设备约47个引脚，主设备也仅仅有49个引脚。
◊含交易完成性校验。
◊三类地址空间，包括存储器、I/O和配置地址空间。
◊>◊配置寄存器的全位级别规范，支持自动的设备检测与配置。
◊软件透明，在与PCI设备或面向扩展总线的同类设备通信时，软件驱动程序使用相同的命令集和状态定义。
PCI 总线规范PPT课件
精选PPT课件
27
3、PCI总线特点
➢ PCI总线特点
编码总线命令
不同于ISA总线，PCI总线没有专门的读、写控制线，总 线的操作状态即总线命令由4根信号线表示，最多可表示 16中操作。
地址、数据总线复用
PCI总线上的地址总线和数据总线是分时复用的。在每个 总线操作的第一个周期传送地址，然后接着传送数据。 PCI总线通过这种方式达到在总线规模最小的前提下性能 价格比最高的目的。
(5)支持多达256个PCI局部总线，技术规范提供了对 256个PCI局部总线的支持。
(6)总线速度:2.0版规范支持的PCI局部总线速度达到 33MHz，2.1以上的版本增加了对66MHz总线操作 的支持。
(7)64位总线扩展支持。
精选PPT课件
30
3、PCI总线特点
(8)访问时间快，当停靠在PCI局部总线上的主设 备写PCI目标时，在33MHz总线速度下，访问 时间只需要60ns。
独立于处理器
PCI总线通过CPU局部总线到PCI总线之间的桥接器形成 了一种独特的中间缓冲器设计方式，它将中央处理子系统 与外围设备分开，使PCI总线具有独立于处理器的结构特 点。用户可以随意增添外围设备，以扩展计算机系统而不 必担心在不同频率下会导致系统性能的降低。
精选PPT课件
25
3、PCI总线特点
PCI 总线规范
熊辉 2008年5月
精选PPT课件
1
内容安排
➢ 第一部分 PCI总线基础
一、PCI总线的定义与特点 二、PCI总线命令和操作 三、PCI总线仲裁 四、PCI总线电气规范 五、Compact PCI
➢ 第二部分 PCI总线应用示例
一、PCI接口实现方案 二、PCI接口芯片PCI9054和数据采集卡设计 三、PCI驱动程序
PCI总线接口详细定义(自己整理)
+3.3 VDC
A54
AD6
Address/Data 6
A55
AD4
Address/Data 4
A56
GND21
Ground
A57
AD2
Address/Data 2
A58
AD0
Address/Data 0
A59
+5V
+3.3V
Signal Rail
+V I/O (+5 V or +3.3 V)
Pin
+5V
+3.3V
Universal
Description
A1
TRST
Test Logic Reset
A2
+12V
+12 VDC
A3
TMS
Test Mde Select
A4
TDI
Test Data Input
A5
+5V
+5 VDC
A6
INTA
Interrupt A
A7
INTC
Interrupt C
A27
+3.3V03
+3.3 VDC
A28
AD22
Address/Data 22
A29
AD20
Address/Data 20
A30
GND12
Ground
A31
AD18
Address/Data 18A32Fra bibliotekAD16
Address/Data 16
A33
+3.3V05
+3.3 VDC
PCI介绍
PCI介绍外围设备互连(PCI)是一种将系统中外部设备以结构化与可控制方式连接到起来的总线标准，包括系统部件连接的电气特性及行为。
本章将详细讨论Linux核心对系统中的PCI 总线与设备的初始化过程。
图6.1 一个基于PCI的系统示意图图6.1是一个基于PCI的系统示意图。
PCI总线和PCI-PCI桥接器在连接系统中设备到上起关键作用，在这个系统中CPU和视频设备被连到PCI bus 0上，它是系统中的主干PCI总线。
而PCI-PCI桥接器这个特殊PCI设备将主干总线PCI bus 0与下级总线PCI bus 1连接到一起。
PCI标准术语中，PCI bus 1是PCI-PCI桥接器的downstream而PCI bus 0是此桥接器的up-stream。
SCSI和以太网设备通过二级PCI总线连接到这个系统中。
而在物理实现上，桥接器和二级PCI总线被集成到一块PCI卡上。
而PCI-ISA桥接器用来支持古老的ISA设备，图中有一个高级I/O控制芯片来控制键盘、鼠标及软盘设备。
6.1 PCI地址空间CPU和PCI设备需要存取在它们之间共享的内存空间。
这块内存区域被设备驱动用来控制PCI设备并在CPU与PCI设备之间传递信息。
最典型的共享内存包括设备的控制与状态寄存器。
这些寄存器用来控制设备并读取其信息。
例如PCI SCSI设备驱动可以通过读取其状态寄存器，找出已准备好将一块数据写入SCSI磁盘的SCSI设备。
同时还可以在设备加电后，通过对控制寄存器写入信息来启动设备。
CPU的系统内存可以被用作这种共享内存，但是如果采用这种方式，则每次PCI设备访问此内存块时，CPU将被迫停止工作以等待PCI设备完成此操作。
这种方式将共享内存限制成每次只允许一个系统设备访问。
该策略会大大降低系统性能。
但如果允许系统外设不受限制地访问主存也不是好办法。
它的危险之处在于一个有恶意行为的设备将使整个系统置于不稳定状态。
外设有其自身的内存空间。
pci16位总线使用说明
16位总线操作模板（2009年5月7日）
1PCI16位总线操作模板
1.1功能描述
PCI总线操作模板
1.2调用时加载文件
pci_16_main.v
pci.ucf
dram_16_16_4k.xco
1.3调用示例
无
1.4接口说明
无
1.5使用流程
在“//在此添加自定义IO信号接口名称//”添加自定义IO接口名称。
在“//在此添加自定义IO接口定义//”添加自定义IO接口定义。
在“//在此添加自定义寄存器//”添加自定义寄存器。
在“//设置方向，写0是输出，写1是输入//”设置接口方向
在状态0修改项目编号，在状态2修改地址位置和板卡编号。
在“//添加用户代码//”处添加用户代码状态。
在“//在此添加自定义例化//”添加调用模块的例化。
2更改记录
1.更改时间：无
2.更改内容：无
3.应用项目：无。
PCI Express技术及其接口的介绍
PCI Express 拓扑结构
PCI Express 拓扑结构
PCI Express 在总线技术与结构上实现了新的飞 跃，提供高速的、高性能的、点到点的、双单工的、 串行、差分信号链路来互连设备。 PCI Express 系统中以链路进行两个 PCI Express 设备间的连接，每条链路点到点的互连两 个设备。一条链路相当于一条只挂一个设备的总线。 在数据发送和接收的过程中，每个数据字节实际上 是被转换为 10 位的符号发送的，以保证所有的符 号都含有信号电平的跳变，因为链路上没有时钟信 号，接收器使用 PLL 从进入位流的 0-1 和 1-0 的跳 变中恢复时钟，但发送一个字节数据的开销附加了 25%的开销。PCI Express1.0 规范支持通路中每个 方向上发送/接收速率为 2.5GBps，乘以 2 为，乘以 通路数，除以 10 位/字节，可计算出各种链路宽度 的总的带宽。
PCI Express gen 2
PCI Express2.0规范 于2007年1月发布， 在2008年进入实际应用。它在 1.0 版本基础 上更进了一步，将端口速率提升到了5GHz，传 输性能也翻了一番。PCI Express2.0 保持对 现行 1.0/1.1 规范的兼容，旧的 PCI Express 扩展卡依然可以在 PCI Express2.0 规范的系统中正常运行。同样，PCI Express2.0 扩展设备也可以工作在 1.0 的系 统中，只不过此时设备必须工作在 1.0 兼容 模式下。
PCI Express技术及其接 口的介绍
三大队七队 方清华 韩宗达 滑冬冬
PCI E的定义
PCI Express is a serial interconnect technology, developed by the PCI-Sig (PCI Special Interest Group ) organization, which provides high bandwidth data transmission with the added benefits of reduced board space requirements, smaller connectors and simplified PCB layouts. PCI Express is the third generation of multipurpose I/O interface.
PCI总线介绍
Target之間有一個數据物件被傳輸﹒在某一個數据階段里﹐被傳 輸的數据位元組數是由Initiator 在該資料階段里所設定的指令／﹒Initiator与Target都必須表示它們准備完成該數 据階段﹐或者用一個PCI時鐘周期的等待狀態來延長數据階段﹐ 為此﹐PCI匯流排定義了Initiator(IRDY#)与Target(TRDY#)所使用 的准備（ready）信號線﹒
且正在等待目前的Initiator 讓出匯流排使用權﹐它就可以在同一個PCI時 鐘周期的上升邊緣（時鐘9的上升邊緣）偵測FRAME＃及IRDY＃是否 被反驅動到高電平﹒來偵測匯流排是否已經回到閑置狀態﹒
14
10
地址与在指令／位元組致能匯流排上的指令解碼﹐Target裝 置可以确認它是否被定址以及交易的狀態﹒Initiator只能提供 起始地址給Target(在地址階段中)﹒完成地址階段后的交換期 間﹐地址／數据匯流排變成數据匯流排﹐并且用來在每一個 數据階段里傳輸數据﹒Target負責閂鎖起始地址﹐并且在后 續的每一個質料群組的位置﹒
5
2.TRDY＃﹕
TARGET READY 被目前所定址的TARGET驅動﹒當 TARGET准備完成目前的資料階段（資料傳輸）時﹐它就 會被驅動到低電平﹒如果在同一個PCI周期信號的上升 緣﹐TARGET驅動TRDY ＃到低電平且INITIATOR驅動 IRDY＃到低電平﹐則此資料階段便宣告完成﹒在讀取期 間﹐TRDY＃被驅動表示TARGET正在驅動有效的資料到 資料匯流排上﹒在寫入期間﹒TRDT＃被驅動表示 TARGET准備接收來自MASTER的資料﹒等待狀態會被插 入到目前的資料階段里﹒直到取樣到TRDY＃与IRDY＃都 被驅動到低 態為止﹒
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
主板上的PCI插槽有两种，一种是32位插槽，一种是64位 插槽，每种插槽又分为5V和3.3V两种。
图16.2 PCI插槽 (a) 4种PCI卡插槽；(b) 5V32位PCI插槽
16.4 PCI总线命令
PCI总线命令不 能由用户在自己的 用户程序中使用， 它是供系统对PCI总 线进行操作时使用 的。总线命令出现 于地址期的 C/BE#[03∷00]线上。 其编码及类型说明 如下表所示。
10. 双地址周期（DAC）命令
该命令用来给支持64位寻址的设备发送64位地 址，发送过程需要两个时钟周期。
11. 存储器行读命令 该命令与存储器读命令基本相同，不同之处是 它还表示主设备试图完成多于两个32位的PCI数据 期。此命令用于大块连续数据的传输，主要用于对 存储器访问的突发读周期。
12. 存储器写并无效命令
7. 支持总线主设备
允许总线主设备进行同级PCI总线访问和通过 PCI-to-PCI与扩展总线桥访问主存储器和扩展总线 上的设备。另外、PCI总线主设备能够访问停留于总 线级别较低的另一个PCI总线上的目标设备。
8. 支持多达256个PCI总线
PCI总线的扩展连接，使得在一个系统中可以 构成一个256个PCI总线级连的复杂系统。
4. 支持突发传输 PCI总线的基本传输是突发传输。突发传输与单次传输 不同，单次传输要求每传输一个数据之前都要在总线上先给 出数据的地址；而突发传输只要求在第一个数据传输之前将 首地址发到总线上，然后、每次只传送数据而地址是自动加 1。这样就减少了地址的开销，加快了数据传输的速度。
5. 支持即插即用
1. 中断响应命令 在地址期中，当C/BE#[03∷00]=0000，表示为 中断响应命令。 中断响应命令是一条读命令，其作用是读取中 断类型号。中断类型号由中断控制器提供，PCI总线 对中断控制器采用隐含寻址方式，回送的中断类型 号是一个字节。
2. 特殊周期命令 该命令的作用是为PCI提供一个简单的信息广 播机制，它不但能报告微处理器的状态，而且可以 用来作为PCI设备间的逻辑辅助连接信号。 特殊周期命令不包含目标地址，而是以广播的 形式发给所有的设备；每个接收设备必须自我确定 广播的信息是否适合于它。在特殊周期里，不允许 PCI设备发出DEVSEL#信号。
第16章PCI总线接口Fra bibliotek问题的提出
由于图象技术和多媒体技术的出现，对计算 机数据的吞吐量提出了更高的要求，以前的微机 系统已经不能满足现实的需要，因此提出了PCI 总线，它是一个连接CPU总线的一级局部总线。 目前已经成为局部总线的标准。
32位微型计算机主板
32位微型计算机各类总线连接图
16.1
9. 支持三类地址空间的访问 PCI总线的访问支持存储器地址空间、I/O地址 空间和配臵地址空间三类地址空间。
10. 总线信号较少
PCI总线信号使用经济，一个PCI目标设备只有 47个引脚，主设备只有49个引脚。
16.2
PCI总线的信号定义
PCI总线标准所定义的信号线分成必需的和可选 的两大类: 必需的信号线：主设备有49条，目标设备有47条。 可选的信号线有51条：主要用于64位扩展、中断请 求、高速缓存支持等。 作用: 传输数据、地址，实现接口控制、仲裁及系 统的功能。
5. 存储器读命令
该命令用来从一个映射到存储器地址空间的 设备中读取数据。
6. 存储器写命令 该命令用来向一个映射到存储器地址空间的 设备中写入数据。
7. 配臵读命令
该命令用来从每个设备的配臵空间中读取数据。 如果某设备的IDSEL引脚有效，且AD[01∷00]=00， 那么该设备被选择为配臵读命令的目标。 8. 配臵写命令
该命令与存储器写命令基本相同，不同之处是 它要保证最小的传输量是一个高速缓存（Cache） 行。
16.5 PCI总线协议
16.5.1 PCI总线数据的传输机制 PCI总线的基本传输是突发传输。一次PCI的突发传输 由一个地址期和一个或多个数据期组成，支持存储器空间 和I/O空间的突发传输。 PCI的突发传输是指主桥电路（北桥）可以将针对存 储器的多次访问在不影响正常操作的前提下合并为一次传 输，然后由主桥电路完成针对存储器的突发访问周期，以 最大限度地提高系统性能。 由于对I/O空间的访问一般只有一个数据期，目前还 不能执行对I/O空间的突发访问。
16.5.2 PCI总线数据的传输控制
在PCI总线的传输过程中，一般遵循如下规则。
① FRAME# 和IRDY# 定义了总线的忙/闲状态。当其中一个 有效(FRAME# 无效和IRDY# 有效)时，总线是忙的；两
个
都无效时，总线处于空闲状态。 ② 一旦FRAME# 信号被臵为无效，在同一传输期间就不能 重 新设臵。除非设臵了IRDY# 信号，一般情况下不能设臵 FRAME# 信号无效。
位地址和数据线的高32位。
C/BE#[07∷04] T/S：总线命令和字节允许复用信号。 PAR64 T/S：奇偶双字节校验。
9. 测试访问/边界扫描信号
TCK IN：测试时钟。
TDI IN：测试数据输入 TDO OUT：测试数据输出。 TMS IN：测试方式选择。 TRST# IN：测试复位。
16.3
③ 一旦主设备设臵了IRDY# 信号，直到当前数据期结束为
PCI 插槽和引脚分布
① PCI总线标准规定了3.3V和5V两种插槽。 ② PCI总线标准规定：不同电源电压的插槽和PCI卡不能兼 容，通用PCI卡则在两种类型的插槽上都能工作。 ③ 每个PCI设备(即PCI卡)都有一个由256个字节组成的配臵 空间。其中，前64个字节称为配臵空间头区域，头区域由 一些8位、16位和32位的寄存器构成。正是通过这寄存 器，头区域对它的设备(卡)进行了描述，包括设备标志、 制造厂家、分类、版本、当前状态、控制命令、Cache行 大小、存储器和I/O映射的基地址、中断申请线等信息。 余下的192个字节的信息视不同设备(卡)而定。
PCI总线的特点
1. 独立于微处理器 2. 传输速率高 3. 多总线共存 4. 支持突发传输 5. 支持即插即用 6. 支持并行操作 7. 支持总线主设备 8. 支持多达256个PCI总线 9. 支持三类地址空间访问 10. 总线信号较少
1. 独立于微处理器
为PCI总线设计的外围设备是针对PCI总线协议， 而不是针对微处理器。因此、这些设备的设计不必 考虑微处理器。
STOP# S/T/S：从设备要求主设备停止当前的数据传输的 信号。 LOCK# S/T/S：锁定信号，要求独占资源，以便进行可能 需要的多次传输才能完成的操作。 IDSEL IN：初始化设备选择信号。在参数配臵读/写传输 期间，用作片选信号。 DEVSEL# S/T/S：设备选择信号，由被选的从设备发出。 该信号有效时，说明总线上某处的某个设备已被选 中，并作为当前访问的从设备。
4. 仲裁信号
REQ# T/S：总线占用请求信号。该信号有效时，表明驱 动它的设备要求使用总线。
GNT# T/S：总线占用允许信号。该信号有效时，表明申 请占用总线的设备的请求已获得批准。
5. 错误报告信号 PERR# S/T/S：数据奇偶校验错误报告信号。一个设备只 有在响应设备选择信号（DEVSEL#）和完成数据期 之后，才能报告一个PERR#信号 SERR# O/D：系统错误报告信号。
该命令用来向每个设备的配臵空间中写入数据。 一个设备被选中的条件是：它的IDSEL引脚信号有 效，且AD[01∷00]=00。
9. 存储器多行读命令 该命令的作用是试图在主设备断开连接之前预 读取多行Cache数据。存储器控制器应保证，只要 FRAME#有效，就连续不断地以流水方式发出存储器 请求。该命令用于大块连续数据的传输。
3. I/O读命令
该命令用来从一个映射到I/O地址空间的设备 中读取数据，AD[31∷00]上只提供一个字节地址， 但32位都必须完全译码；而字节允许信号表示传输 数据的多少，必须与字节地址一致。
4. I/O写命令
该命令用来向一个映射到I/O地址空间的设备 中写入数据，32位都必须参加译码；而字节允许信 号表示传输数据的长度，且必须与字节地址一致。
O/D：漏极开路，允许多个设备以线或形式共
享该信号。 #：指明信号是低电平有效，即低电平激活该 信号。
PCI总线信号
图16.1 PCI总线信号
PCI总线信号的含义
1. 系统信号
CLK IN：PCI总线时钟信号，为所有PCI传输提供时序，并且
对于所有的PCI设备都是输入。 RST# IN：复位信号。使PCI专用的寄存器、定序器和信号复 位到初始状态。 2. 地址和数据信号 AD[31∷00] T/S：地址和数据复用的输入/输出信号。
2. 传输速率高 PCI总线支持33MHz、66MHz时钟频率和32位、 64位数据宽度。数据传输率为133MB/s或266MB/s。 PCI总线的理论带宽达到524MB/s。适合高速设备数 据传输的要求。
3. 多总线共存
PCI总线可以通过桥芯片和其它总线共存于一个系统中， 容纳不同速度的设备一起工作。通过HOST-PCI芯片使PCI总 线和CPU总线相连；通过PCI-ISA/EIAS桥芯片使PCI总线又和 IAS/EIAS总线连接，构成一个分层次共总线的系统。
C/BE#[03∷00] T/S：总线命令和字节允许复用信号。
PAR T/S：奇偶校验信号，针对AD[31∷00]和C/BE#[03∷00] 进行奇偶校验，可被所有的PCI设备使用。
3. 接口控制信号 FRAME# S/T/S：帧周期信号，由当前主设备驱动,表示一次 传输的开始和持续；且先传地址，后传数据。在 FRAME# 有效期间，数据传输继续进行；当FRAME# 无效时，预示总线传输结束，并在IRDY# 有效时进 行最后一个数据期。 IRDY# S/T/S：主设备准备好信号。IRDY# 与TRDY# 联合使 用，只有两者同时有效时，数据才能传输，否则进 入等待周期。数据传输在时钟的上升沿进行。 TRDY# S/T/S：从设备准备好信号。同样IRDY# 与TRDY# 联 合使用，只有两者同时有效时，数据才能传输，否 则进入等待周期