集成电路复习总结
集成电路版图复习课答案总结
1、描述集成电路工艺技术水平的五个技术指标及其物理含义⑴集成度(Integration Level)：以一个IC芯片所包含的元件(晶体管或门/数)来衡量，（包括有源和无源元件）。
⑵特征尺寸 (Feature Size) /（Critical Dimension）：特征尺寸定义为器件中最小线条宽度(对MOS器件而言，通常指器件栅电极所决定的沟道几何长度)，也可定义为最小线条宽度与线条间距之和的一半。
⑶晶片直径(Wafer Diameter)：当前的主流晶圆的尺寸为12寸(300mm)，正在向18寸(450mm)晶圆迈进。
⑷芯片面积(Chip Area)：随着集成度的提高，每芯片所包含的晶体管数不断增多，平均芯片面积也随之增大。
⑸封装（Package）：指把硅片上的电路管脚，用导线接引到外部接头处，以便于其它器件连接。
封装形式是指安装半导体集成电路芯片用的外壳。
2、简述集成电路发展的摩尔定律。
集成电路芯片的集成度每三年提高4倍，而加工特征尺寸缩小倍，这就是摩尔定律。
当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍3、集成电路常用的材料有哪些？集成电路中常用的材料有三类：半导体材料，如Si、Ge、GaAs?以及InP?等；绝缘体材料，如SiO2、SiON?和Si3N4?等；金属材料，如铝、金、钨以及铜等。
4、集成电路按工艺器件类型和结构形式分为哪几类，各有什么特点。
双极集成电路：主要由双极晶体管构成（NPN型双极集成电路、PNP型双极集成电路）。
优点是速度高、驱动能力强，缺点是功耗较大、集成度较低。
CMOS集成电路：主要由NMOS、PMOS构成CMOS电路，功耗低、集成度高，随着特征尺寸的缩小，速度也可以很高。
BiCMOS集成电路：同时包括双极和CMOS晶体管的集成电路为BiCMOS集成电路，综合了双极和CMOS器件两者的优点，但制作工艺复杂。
5、解释基本概念: 微电子、集成电路、集成度、场区、有源区、阱、外延微电子：微电子技术是随着集成电路，尤其是超大型规模集成电路而发展起来的一门新的技术。
总结集成电路培训内容,重点描述最感兴趣、对自身工作指导性最强
总结集成电路培训内容,重点描述最感兴趣、对自身工作指导性最强
1. 基础知识：集成电路的定义、历史、发展进程、基本构成单元、常用工艺、材料及其特性、尺寸、制造流程
2. 设计流程：设计前的准备工作、电路设计原理、模拟/数字设计的基本流程、验证与仿真、版图设计、电性能分析等。
3. 工具使用：常见EDA工具的使用、设计规范、模拟与验证工具的使用、版图设计工具的使用、检查与修复工具的使用等。
4. 应用案例分析：将所学的知识应用到实际的集成电路设计中，分析不同应用场景下的实际设计案例，掌握实践经验和技巧。
对于自身工作指导性最强的内容，一般建议关注以下几个方面：
1. 设计流程和工具使用：集成电路设计需要遵循一定的流程，并使用专业的EDA工具进行设计、验证和仿真。
了解这些步骤和工具的使用，可以有效提高设计效率，降低出错率，并使自身工作更加规范和系统化。
2. 版图设计：版图设计是实现电路设计的最后一步，也是最为关键的一步。
需要注意的是，版图设计中一些微小的错误可能会导致整个电路失效，因此应重视版图设计中的各项规格和流程，以确保电路可以正常工作。
3. 应用案例分析：集成电路设计的应用场景非常广泛，因此了解不同应用场景的需求和设计要求，对于自身的工作指导性也是非常有帮助的。
通过分析实际的设计案例，可以更好地掌握设计技能和经验，提高自身的工作质量和效率。
集成电路复习知识点
填空题：1.集成电路的加工过程主要是三个基本操作，分别是:形成某种材料的薄膜薄层在各种薄膜材料上形成需要的图形，通过掺杂改变材料的电阻率或-杂质类型。
2.M0晶体管的工作原理是利栅极与衬底之间形成的电场，在半导体表面形成_ 反形层使源、漏之间形成导电沟道。
3.用CMO电路设计静态数字逻辑电路，如果设计与非逻辑下拉支路应该是串联，如果设计或非逻辑下拉支路应该是并联。
4. M0存储器主要分为两大类，分别是：ROM和RAM。
5. CMO集成电路是利用NMO和PMO 的互补性来改善电路性能的，因此叫做CMO集成电路。
在P型衬底上用N阱工艺制作CMO 集成电路。
6.等比例缩小理论包括恒定电场等比例缩小定律、恒定电压等比例缩小定律、准恒定电场等比例缩小定律。
7. 1947年巴丁、肖克莱、布拉顿发明了半导体晶体管，并因此获得了1956年的诺贝尔物理学奖，1958年美国德州仪器公司的基尔比发明了第一块集成电路，并获得2000年诺贝尔物理学奖。
8.静态CMO逻辑电路中，一般PMO管的衬底接电源电压，NOM管的衬底接地电压；NMO下拉网络的构成规律是：NMO管串联实现与操作；NMO管并联实现一或操作；PMO 上拉网络则是按对偶原则构成，即PMO管串联实现或操作；PMO管并联实现与操作。
9.集成电路中非易失存储器包括三种，即：不可擦除ROM EPROM E2PROM 10.集成电路产业按照职能划分为设计、制造、封装三业。
11. CMOS-- ----------------------------------------------- ------逻辑电路的功耗由三部分组成:动态功耗Pd开关过程中的短路功耗PSC静态功耗Pso 12.时序电路的输出不仅与当前的输入有关，还与系统原来的状态有关。
13.集成电路的设计方法可分为三种，即：基于PLD的设计方法、半定制设计方法、定制设计方法。
判断题：1. N阱CMO工艺是指在N阱中加工NMO的工艺。
数字集成电路考试 知识点
数字集成电路考试知识点一、数字逻辑基础。
1. 数制与编码。
- 二进制、十进制、十六进制的相互转换。
例如，将十进制数转换为二进制数可以使用除2取余法；将二进制数转换为十六进制数，可以每4位二进制数转换为1位十六进制数。
- 常用编码，如BCD码（8421码、余3码等）。
BCD码是用4位二进制数来表示1位十进制数，8421码是一种有权码，各位的权值分别为8、4、2、1。
2. 逻辑代数基础。
- 基本逻辑运算（与、或、非）及其符号表示、真值表和逻辑表达式。
例如，与运算只有当所有输入为1时，输出才为1；或运算只要有一个输入为1，输出就为1；非运算则是输入和输出相反。
- 复合逻辑运算（与非、或非、异或、同或）。
异或运算的特点是当两个输入不同时输出为1，相同时输出为0；同或则相反。
- 逻辑代数的基本定理和规则，如代入规则、反演规则、对偶规则。
利用这些规则可以对逻辑表达式进行化简和变换。
- 逻辑函数的化简，包括公式化简法和卡诺图化简法。
卡诺图化简法是将逻辑函数以最小项的形式表示在卡诺图上，通过合并相邻的最小项来化简逻辑函数。
二、门电路。
1. 基本门电路。
- 与门、或门、非门的电路结构（以CMOS和TTL电路为例）、电气特性（如输入输出电平、噪声容限等）。
CMOS门电路具有功耗低、集成度高的优点；TTL门电路速度较快。
- 门电路的传输延迟时间，它反映了门电路的工作速度，从输入信号变化到输出信号稳定所需要的时间。
2. 复合门电路。
- 与非门、或非门、异或门等复合门电路的逻辑功能和实现方式。
这些复合门电路可以由基本门电路组合而成，也有专门的集成电路芯片实现其功能。
三、组合逻辑电路。
1. 组合逻辑电路的分析与设计。
- 组合逻辑电路的分析方法：根据给定的逻辑电路写出逻辑表达式，化简表达式，列出真值表，分析逻辑功能。
- 组合逻辑电路的设计方法：根据逻辑功能要求列出真值表，写出逻辑表达式，化简表达式，画出逻辑电路图。
2. 常用组合逻辑电路。
集成电路分析期末复习总结要点
集成电路分析集成工业的前后道技术：半导体（wafer）制造企业里面，前道主要是把mos管，三极管作到硅片上，后道主要是做金属互联。
集成电路发展：按规模划分，集成电路的发展已经历了哪几代？参考答案：按规模，集成电路的发展已经经历了：SSI、MSI、LSI、VLSI、ULSI及GSI。
它的发展遵循摩尔定律解释欧姆型接触和肖特基型接触。
参考答案：半导体表面制作了金属层后，根据金属的种类及半导体掺杂浓度的不同，可形成欧姆型接触或肖特基型接触。
如果掺杂浓度比较低，金属和半导体结合面形成肖特基型接触。
如果掺杂浓度足够高，金属和半导体结合面形成欧姆型接触。
、集成电路主要有哪些基本制造工艺。
参考答案：集成电路基本制造工艺包括：外延生长，掩模制造，光刻，刻蚀，掺杂，绝缘层形成，金属层形成等。
光刻工艺：光刻的作用是什么？列举两种常用曝光方式。
参考答案：光刻是集成电路加工过程中的重要工序，作用是把掩模版上的图形转换成晶圆上的器件结构。
曝光方式：接触式和非接触式25、简述光刻工艺步骤。
参考答案：涂光刻胶，曝光，显影，腐蚀，去光刻胶。
26、光刻胶正胶和负胶的区别是什么？参考答案：正性光刻胶受光或紫外线照射后感光的部分发生光分解反应，可溶于显影液，未感光的部分显影后仍然留在晶圆的表面，它一般适合做长条形状；负性光刻胶的未感光部分溶于显影液中，而感光部分显影后仍然留在基片表面，它一般适合做窗口结构，如接触孔、焊盘等。
常规双极型工艺需要几次光刻？每次光刻分别有什么作用？参考答案：需要六次光刻。
第一次光刻--N+隐埋层扩散孔光刻；第二次光刻--P+隔离扩散孔光刻第三次光刻--P型基区扩散孔光刻；第四次光刻--N+发射区扩散孔光刻；第五次光刻--引线接触孔光刻；第六次光刻--金属化内连线光刻掺杂工艺：掺杂的目的是什么？举出两种掺杂方法并比较其优缺点。
参考答案：掺杂的目的是形成特定导电能力的材料区域，包括N型或P型半导体区域和绝缘层，以构成各种器件结构。
集成电路原理与应用复习总结
Ui Ui I i I1 I
由
U U Ui U o 和 o 3 得 U 3 2U i R2 2 R1 R1 R2 Ui Ui R1 R
所以 I i
因此 Ri
Ui RR1 I i R R1
当 R R1 时， Ri ， I I1 4. 几中常见的积分电路 ①反相积分器 ②同相积分器
第一章 集成运放的基础知识 1. 集成运放是一种高增益直接耦合放大器。 2. 跨导的计算 ①晶体管：������������ = ������������ ������ =
������������
������������
������������������ ������������
������ (
������������ ������������ ) ������������
2
解法一：用两级反相求和电路 ������ ������ = −5(������������2 + ������ ������4 ) − 5(−(������ ������1 + ������ ������3 )) ∴������1 = ������2 = ������3 = ������4 = 20������������ ������������1 = ������������2 = ������5 = 100������������ ������������1 = ������1 ∕∕ ������3 ∕∕ ������������1 ≈ 333.3������������ ������������2 = ������2 ∕∕ ������4 ∕∕ ������5 ∕∕ ������������2 ≈ 6.25������������ 接法二：两个同相求和电路和一个差动放大器 ������ ������ = 5[(������������1 + ������ ������3) − (������ ������2 + ������ ������4 )] ∴������1 = ������2 = ������3 = ������4 = ������������1 = ������������2 = ������6 = 100������������ ������5 = 20������Ω ������������ = 100������Ω， ������������ = 50������Ω 【例 2-3】试分析图 1 所示电路是什么电路，有何
郑州大学半导体集成电路复习总结.doc
郑州大学半导体集成电路复习总结1.基本概念：集成电路：是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半导体有源器件、电阻、电容等元件及它们之间的连接导线全部“集成”在一块半导体单晶片上，封装在一个外壳内，执行特定电路或系统功能的电路。
集成度：每块集成电路芯片中包含的元器件数目。
多项目晶圆技术：多项目晶圆就是将多个使用相同工艺的集成电路设计放在同一晶圆片上流片，制造完成后，每个设计可以得到数十片芯片样品，这一数量对于原型设计阶段的实验、测试已经足够。
而该次制造费用就由所有参加MPW的项目按照芯片面积分摊，成本仅为单独进行原型制造成本的5%-10%，极大地降低了产品开发风险、培养集成电路设计人才的门槛和中小集成电路设计企业在起步时的门槛。
无生产线集成电路设计：代工厂：加工厂的铸造车间，无自己产品。
优良的加工技术(包括设计和制造)及优质的服务为客户提供加工服务。
2.微电子的战略地位：对人类社会的巨大作用3.集成电路分类：按器件结构类型分类：①双极集成电路②金属-氧化物-半导体(MOS)集成电路③双极-MOS(BiMOS)集成电路按集成度分类：①小规模集成电路②中规模集成电路③大规模集成电路④超大规模集成电路⑤特大规模集成电路⑥巨大规模集成电路按使用的基片材料分类：①单片集成电路②混合集成电路按电路的功能结构分类：①数字集成电路②模拟集成电路③数模混合集成电路按应用领域分类：①标准通用集成电路②专用集成电路 4.集成电路按规模划分经历了哪几代？遵循什么定律？小规模集成（SSI）→中规模集成（MSI）→大规模集成（LSI）→超大规模集成电路(VLSI)→特大规模集成电路(ULSI)→GSI(巨大规模集成)→SoC(系统芯片)。
摩尔定律：集成电路芯片的集成度每三年提高4倍，而加工特征尺寸缩小根号2倍。
5.IC（集成电路）、VLSI(超大规模集成电路）、ULSI(特大规模集成电路）6.高K介质：问题：90nm工艺之前，晶体管之间的电流泄露问题并不是很严重，因为晶体管之间有较长的间距。
《集成电路基础学习知识原理与设计》重要资料内容情况总结
集成电路原理与设计重点内容总结第一章绪论摩尔定律：（P4）集成度大约是每18个月翻一番或者集成度每三年4倍的增长规律就是世界上公认的摩尔定律。
集成度提高原因：一是特征尺寸不断缩小，大约每三年缩小一2倍；二是芯片面积不断增大，大约每三年增大1.5倍；三是器件和电路结构的不断改进。
等比例缩小定律：（种类优缺点）（P7-8）1. 恒定电场等比例缩小规律（简称CE定律）a. 器件的所有尺寸都等比例缩小K倍，电源电压也要缩小K倍，衬底掺杂浓度增大K倍,保证器件内部的电场不变。
b. 集成度提高忆倍，速度提高K倍，功耗降低K2倍。
c. 改变电源电压标准，使用不方便。
阈值电压降低，增加了泄漏功耗。
2. 恒定电压等比例缩小规律（简称CV定律）a. 保持电源电压和阈值电压不变，器件的所有几何尺寸都缩小K倍，衬底掺杂浓度增加忆倍。
b. 集成度提高忆倍，速度提高K2倍。
c. 功耗增大K倍。
内部电场强度增大，载流子漂移速度饱和，限制器件驱动电流的增加。
3. 准恒定电场等比例缩小规则（QCE）器件尺寸将缩小K倍，衬底掺杂浓度增加K（1< <K）倍，而电源电压则只变为原来的/K倍。
是CV和CE的折中。
需要高性能取接近于K,需要低功耗取接近于1。
写出电路的网表：A BJT AMPVCC 1 0 6Q1 2 3 0 MQRC 1 2 680RB 2 3 20KRL 5 0 1KC1 4 3 10UC2 2 5 10UVI 4 0 AC 1.MODEL MQ NPN IS=1E-14+BF=80 RB=50 VAF=100.OP.END其中.MODEL为模型语句，用来定义BJT晶体管Q1的类型和参数。
常用器件的端口电极符号器件名称端口付号缩与Q （双极型晶体管） C （集电极），B （基极），E （发射极），S （衬底）M （MO场效应管） D （漏极），G （栅极），S （源极），B （衬底）J （结型场效应管） D （漏极），G （栅极），S （源极）B （砷化镓场效应管） D （漏极），G （栅极），S （源极）电路分析类型.OP直流工作点分析.TRAN瞬态分析• DC直流扫描分析• FOUR傅里叶分析•TF传输函数计算.MC豕特卡罗分析•SENS灵敏度分析•STEP参数扫描分析.AC交流小信号分析•WCASE最坏情况分析• NOISE噪声分析•TEMP温度设置第二章集成电路制作工艺集成电路加工过程中的薄膜：（P15）热氧化膜、电介质层、外延层、多晶硅、金属薄膜。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1、中英名词解释（1）IC（Integrated Circuit）：集成电路，是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照一定的电路互联，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。
（2）摩尔定律（Moore's Law）：芯片上晶体管数目每隔18个月翻一番或每三年翻两番，性能也会增加一倍。
（3）SOC（system on chip）：在一个微电子芯片上将信息的采集、传输、存储、处理等功能集成在一起而构成系统芯片。
（4）EDA（Electronic-System Design Automation）：电子设计自动化（5）能带：能量越高的能级，分裂的能级越多，分裂的能级也就相邻越近，这些邻近的能级看起来就像连续分布，这样的多条相邻近的能级被称为能带（6）本征半导体：是一种完全纯净的、结构完整的半导体晶体。
（经过一定的工艺过程将纯净的半导体制成的单晶体称为本征半导体。
导带中的自由电子与价带中的空穴都能参与导电。
）（7）肖特基接触：金属与半导体接触并且金属的费米能级低于N型半导体或高于P型半导体的费米能级，这种接触为肖特基接触。
（8）MESFET：（Metal-Semiconductor Filed Effect Transistor），即金属-半导体场效应晶体管（9）金属-氧化层半导体场效晶体管，简称金氧半场效晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET）是一种可以广泛使用在模拟电路与数字电路的场效晶体管（field-effect transistor）（10）Spice（Simulation Program with Integrated Circuit Emphasis）：集成电路仿真程序，主要用来在电路硬件实现之前读电路进行仿真分析。
（11）FPGA(Filed Programmable Gate Array)：现场可编程门阵列。
（又称逻辑单元阵列，Logic Cell A）（12）IP（Intellectual Property）：知识产权。
通常讲的IP核是指已经设计优化好。
经过验证、功能复杂、可以嵌入到其他电路中重复使用的集成电路模块。
（13）HBT（Hetro-junction Bipolar Transistor）：异质结双极晶体管（14）短沟道效应：短沟道效应主要是指阈值电压与沟道相关到非常严重的程度。
随着沟道长度变的越来越短，阈值电压与沟长及漏电压有着明显的关系。
而随着沟长的变短，阈值电压与衬底偏压的关系变弱。
P-125 （15）沟通长度调制效应：MOS晶体管中，栅下沟道预夹断后、若继续增大Vds,夹断点会略向源极方向移动导致夹断点到源极之间的沟道长度略有减小，有效沟道电阻也就略有减小，从而使更多电子自源极漂移到夹断点，导致在耗尽区漂移电子增多是Id增大，这种效应称为沟道长度调制效应。
（16）电路仿真：将要分析的电路问题列出数学形式的电路方程，然后对电路方程求解。
就是设计好的电路图通过仿真软件进行实时模拟，模拟出实际功能，然后通过其分析改进，从而实现电路的优化设计。
P-132 （17）电路综合：synthesis 实现在满足设计电路的功能、速度及面积等限制条件下，将行为级描述转化为指定的技术库中单元电路的连接。
（18）ASIC（Application Specific Integrated Circuit）：专用集成电路（19）VDSM（Very Deep Sub-micron）：超深亚微米（20）VLSI（Very Large Scale Integration）：超大规模集成电路（21）DRC：design rule check 设计规则检查，最小线宽、最小图形间距、最小接触孔尺寸、栅和源漏区的最小交叠等。
ERC：Electrical Rules Check 电气规则检查，检测有没有电路意义的连接错误，如短路、开路、孤立布线、非法器件等，介于设计规则与行为级分析之间，不涉及电路行为。
LVS：Layout Versus Schematic 电路与版图一致性验证，从版图提取出的电路网表与从原理图得到的网表进行比较，检查两者是否一致。
主要用于保证进行电路功能和性能验证之前避免物理设计错误。
（22）GDSII：Graphic Data System是一种时序提供格式，用于设计工具、计算机和掩膜制造商之间进行半导体物理制板的数据传输。
tape –out：提交最终GDSII文件加工Foundry：芯片代工厂（23）RTL:Register Transfer Level 寄存器传输级，用于描述同步数字电路操作的抽象级。
DC:Desing Compiler 设计编译器（用于综合）FM:Form Test 形式验证APR: Auto Place and Route 自动布局布线（24）STA:Static Timing Analysis静态时序分析SDF:Standard Delay Format 标准延时格式文件，数字电路后端设计中的一种文件SDC:Synopsys Design Constraints 时序约束简答（40分）（1）集成电路分类按器件结构类型分为双极集成电路、金属-氧化物-半导体集成电路、双极MOS集成电路；按集成度分为小规模集成电路（SSI）、中规模集成电路（MSI）、大规模集成电路（LSI）、超大规模集成电路（VLSI）、特大规模集成电路（ULSI）、巨大规模集成电路（GSI）；按使用的基片材料分为单片集成电路与混合集成电路；按电路功能分为数字集成电路、模拟集成电路、数模混合集成电路；按应用领域分为标准通用集成电路、专用集成电路。
（2）集成电路材料有哪些？分别适合什么样的集成电路1导体，铝、金、钨、铜等金属和镍铬等合金，用于构成低值电阻、构成电容元件的极板、构成电感元件的绕线、构成传输线的导体结构、与轻掺杂半导体构成肖特基结接触、与重掺杂半导体构成半导体器件的电极的欧姆接触、构成元件之间的互连、构成与外界焊接用的焊盘。
2绝缘体，二氧化硅、氮氧化硅、氮化硅等硅的氧化物与氮化物，构成电容的绝缘介质、构成金属-氧化物-半导体器件（MOS）的栅绝缘层、构成元件和互连线之间的横向隔离、构成工艺层面之间的垂直隔离、构成防止表面机械损伤和化学污染的钝化层。
3半导体，利用半导体掺杂以后形成P型和N型半导体，在导体和绝缘体材料的连接或阻隔下组成各种集成电路的元件—-半导体器件。
（3）能带概念，PN节在正反向偏置下能带解释能量越高的能级。
分裂的能级越多，分裂的能级也就相邻越近，这些邻近的能级看起来就像连续分布，这样的多条相邻近的能级被称为能带。
P-18PN节正反偏置P-26零偏压时，P区和N区费米能级持平，电子占据水平相当，没有载流子流动，处于平衡状态。
正向偏压，从能带角度来说阻挡层势垒被削弱，阻挡层的总电场强度降低，PN结两端的能带弯曲变小。
N区的费米能级高于P区的费米能级，电子和空穴容易获得足够的能量越过势垒区到达对方区域。
从而有电流流过势垒区。
反向偏压，从能带角度来说阻挡层势垒被加强，阻挡层的总电场强度增大，PN结两端的能带弯曲变大。
P区的费米能级高于N区的费米能级，电子和空穴不能越过势垒区到达对方区域。
只有漏电流流过势垒区。
（4）MOS管工作原理P-32以NMOS晶体管为例，如果没有任何外加偏置电压，从漏到源是两个背对背的二极管结构。
它们之间所能流过的电流就是二极管的反向漏电流。
如果把源漏和衬底接地，在栅上加一足够高的正电压，正的栅压将要排斥栅下的P型衬底中的空穴而吸引电子。
电子在表面聚集到一定浓度时，栅下的P型层将变成N型层，即呈现反型。
N反型层与源漏两端的N型扩散层连通，就形成以电子为载流子的导电沟道。
如果漏源之间有电位差，将有电流流过。
如果加在栅上的正电压比较小，不足以引起沟道区反型，器件仍处在不导通状态。
引起沟道区产生强表面反型的最小栅电压，称为阈值电压VT。
（5）简述集成电路制造工艺流程。
包括外延生长、掩膜制版、光刻、掺杂、绝缘层形成、金属层形成。
外延层具有很多优良性能。
掺杂、隔离、串通等等。
目前常见的外延技术有：化学汽相沉积（化学汽相沉积生长法是通过汽体化合物之间的化学反应而形成的一种生长外延层的工艺。
通过晶圆表面吸附反应物，在高温下发生反应，生成外延层），金属有机物汽相沉积（由于许多III族元素有机化合物和V族元素氢化物在较低温度下即可成为气态，因此在金属有机物化学沉积过程中反应物不需要高温，只需要在衬底附近存在高温区使得几种反应物能够在衬底附近发生化学沉积反应即可），分子束外延生长（分子束外延是在超高真空下（~10-8 Pa）加热一种或多种原子或分子，这些原子分子束与衬底晶体表面反应从而形成半导体薄膜的技术）。
掩膜制造，掩膜版可分成：整版及单片版。
整版是指晶圆上所有的集成电路芯片的版图都是有该掩膜一次投影制作出来的，各个单元的集成电路可以不同。
单片版是指版图只对应晶圆上的一个单元，其他单元是该单元的重复投影，晶圆上各个芯片是相同的。
早期掩膜制造是通过画图照相微缩形成的。
光学掩膜版是用石英玻璃做成的均匀平坦的薄片，表面上涂一层60~80nm厚的铬，使其表面光洁度更高，这称之为铬版（Crmask），通常也称为光学（掩膜）版。
新的光刻技术的掩膜版与光刻技术有关。
光刻的作用是把掩膜版上的图形映射到晶圆上，并在晶圆上形成器件结构的过程。
对光刻的基本要求有：高分辨率、高灵敏度、精密的套刻对准、大尺寸硅片上的加工、低缺陷。
曝光是在光刻胶上形成预定图案，有光学光刻和非光学光刻。
刻蚀是将图形转移到晶圆上有湿法刻蚀、等离子体刻蚀、反应离子刻蚀等。
光刻基本步骤：涂光刻胶→曝光→显影与后烘→刻蚀→去除光刻胶摻杂的目的是制作N型或P型半导体区域，以构成各种器件结构。
主要方法有：热扩散法掺杂，离子注入法掺杂。
绝缘层形成的方式：热氧化、CVD。
绝缘层的作用：栅极隔离层，局部氧化隔离法隔离（LOCOS），浅沟槽隔离（STI）集成电路工艺中的金属层有三个主要功能：1）形成器件本身的接触线；2）形成器件间的互连线；3）形成焊盘。
金属层的形成主要采用物理汽相沉积（PVD：Pysical Vapor Deposition）技术。
PVD技术有蒸镀和溅镀两种。
金属CVD技术，正在逐渐发展过程中（6）简述以N+硅为衬底的工艺步骤。
双阱CMOS工艺采用的原始材料是在N+或P+衬底上外延一层轻掺杂的外延层，然后用离子注入的方法同时制作N阱和P阱。
使用双阱工艺不但可以提高器件密度，还可以有效的控制寄生晶体管的影响，抑制闩锁现象。