集成电路版图复习课答案总结
1、描述集成电路工艺技术水平的五个技术指标及其物理含义⑴集成度(Integration Level)：以一个IC芯片所包含的元件(晶体管或门/数)来衡量，（包括有源和无源元件）。
⑵特征尺寸 (Feature Size) /（Critical Dimension）：特征尺寸定义为器件中最小线条宽度(对MOS器件而言，通常指器件栅电极所决定的沟道几何长度)，也可定义为最小线条宽度与线条间距之和的一半。
⑶晶片直径(Wafer Diameter)：当前的主流晶圆的尺寸为12寸(300mm)，正在向18寸(450mm)晶圆迈进。
⑷芯片面积(Chip Area)：随着集成度的提高，每芯片所包含的晶体管数不断增多，平均芯片面积也随之增大。
⑸封装（Package）：指把硅片上的电路管脚，用导线接引到外部接头处，以便于其它器件连接。
封装形式是指安装半导体集成电路芯片用的外壳。
2、简述集成电路发展的摩尔定律。
集成电路芯片的集成度每三年提高4倍，而加工特征尺寸缩小倍，这就是摩尔定律。
当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍3、集成电路常用的材料有哪些？集成电路中常用的材料有三类：半导体材料，如Si、Ge、GaAs?以及InP?等；绝缘体材料，如SiO2、SiON?和Si3N4?等；金属材料，如铝、金、钨以及铜等。
4、集成电路按工艺器件类型和结构形式分为哪几类，各有什么特点。
双极集成电路：主要由双极晶体管构成（NPN型双极集成电路、PNP型双极集成电路）。
优点是速度高、驱动能力强，缺点是功耗较大、集成度较低。
CMOS集成电路：主要由NMOS、PMOS构成CMOS电路，功耗低、集成度高，随着特征尺寸的缩小，速度也可以很高。
BiCMOS集成电路：同时包括双极和CMOS晶体管的集成电路为BiCMOS集成电路，综合了双极和CMOS器件两者的优点，但制作工艺复杂。
5、解释基本概念: 微电子、集成电路、集成度、场区、有源区、阱、外延微电子：微电子技术是随着集成电路，尤其是超大型规模集成电路而发展起来的一门新的技术。
微电子技术包括系统电路设计、器件物理、工艺技术、材料制备、自动测试以及封装、组装等一系列专门的技术，微电子技术是微电子学中的各项工艺技术的总和。
微电子学是研究在固体（主要是半导体）材料上构成的微小型化电路、电路及微电子系统的电子学分支。
集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能。
集成度：集成电路的集成度是指单块芯片上所容纳的元件数目。
集成度越高，所容纳的元件数目越多。
场区：在微电子学中，场区是指一种很厚的氧化层，位于芯片上不做晶体管、电极接触的区域，可以起到隔离晶体管的作用。
有源区和场区是互补的，晶体管做在有源区处，金属和多晶硅连线多做在场区上。
有源区：硅片上做有源器件的区域。
（就是有些阱区。
或者说是采用STI等隔离技术，隔离开的区域）。
业内通俗的把有后续杂质注入的地方就都叫做有源区。
阱：CMOS集成电路制造的过程中制备的第一层。
如果在N型衬底上扩散P型区，就叫做P阱区；如果在P型衬底上扩散N型区，就叫做N阱区；外延：外延是半导体工艺当中的一种。
在bipolar工艺中，硅片最底层是P型衬底硅（有的加点埋层）；在单晶衬底（基片）上生长一层有一定要求的、与衬底晶向相同的单晶层，犹如原来的晶体向外延伸了一段，称外延层。
6、解释一些英文缩写词： IC、VLSI、ULSI、CMP、CVD、LPCVD、RIE、SOI、ERC、DRC、EXT等IC(Integrated Circuit)集成电路VLSI（Very-Large-Scale Integration）超大规模集成电路ULSI（Ultra-Large-Scale Integration）特大规模集成电路CMP（Chemical Mechanical polishing）化学机械平坦化CVD (Chemical Vapor Deposition)化学汽相淀积LPCVD （Low Pressure Chemical Vapor Deposition）低压力化学气相沉积法RIE（Reactive Ion Etching）反应离子刻蚀ICP( Inductively-Coupled?Plasma) 电感耦合等离子刻蚀SOI（Silicon-On-Insulator）绝缘衬底上的硅ERC（ Electrical Rules Check ）电气规则检查DRC （design rule check）设计规则检查EXT（版图提取程序）7、集成电路工艺（integrated circuit technology）是把电路所需要的晶体管、二极管、电阻器和电容器等元件用一定工艺方式制作在一小块硅片、玻璃或陶瓷衬底上，再用适当的工艺进行互连，然后封装在一个管壳内，使整个电路的体积大大缩小，引出线和焊接点的数目也大为减少。
集成的设想出现在50年代末和60年代初，是采用硅平面技术和薄膜与厚膜技术来实现的。
电子集成技术按工艺方法分为以硅平面工艺为基础的单片集成电路、以薄膜技术为基础的薄膜集成电路和以丝网印刷技术为基础的厚膜集成电路。
8、集成电路工艺方法分为：双极性工艺、CMOS工艺、BICMOS工艺9、集成电路制造流程集成电路的制造过程：设计工艺加工测试封装其中工艺加工的步骤是：1.硅片准备 2.由氧化、淀积、离子注入或蒸发形成新的薄层或膜层3.曝光4.刻蚀5.用掩膜板重复2~4步骤20~30次10、掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等11、制膜：制作各种材料的薄膜12、光刻三要素：光刻胶、掩膜版和光刻机光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某些特定溶液中的溶解特性改变。
正胶：曝光后可溶负胶：曝光后不可溶13、正胶：分辨率高，在超大规模集成电路工艺中，一般只采用正胶14、负胶：分辨率差，适用于加工线宽大于等于3um的线条15、（a）几种常见的光刻方法接触式光刻：分辨率较高，但是容易造成掩模版和光刻胶膜的损伤。
接近式曝光：在硅片和掩膜版之间有一个很小的间隙（10~25um），可以大大减小掩膜版的损伤，分辨率较低。
投影式曝光：利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法，目前用的最多的曝光方式(b)对光刻的基本要求：（1）高分辨率（2）高灵敏度（3）精密的套刻对准（4）大尺寸硅片上的加工（5）低缺陷16、超细线条光刻技术极远、甚远紫外线(EUV)（very ultraviolet lithography）（22-15nm）电子束光刻（Electron beam lithography）X射线（X ray lithography）离子束光刻（Ion beam lithography）17、刻蚀技术（etching technique）：是在半导体工艺中，按照掩模图形或者设计要求对半导体衬底表面或表面覆盖薄膜进行选择性腐蚀或剥离的技术18、湿法刻蚀：利用液态化学试剂或溶液通过化学反应进行刻蚀的方法湿法腐蚀：湿法化学刻蚀在半导体工艺中有着广泛应用：磨片、抛光、清洗、腐蚀优点是选择性好、重复性好、生产效率高、设备简单、成本低缺点是钻蚀严重、对图形的控制性较差19、干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基（处于激发态的分子、原子及各种原子基团等）与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的溅射与离子束铣蚀：通过高能惰性气体离子的物理轰击作用刻蚀，各向异性性好，但选择性较差等离子刻蚀(Plas ma Etching)：利用放电产生的游离基与材料发生化学反应，形成挥发物，实现刻蚀。
选择性好、对衬底损伤较小，但各向异性较差反应离子刻蚀(Reactive Ion Etching，简称为RIE)：通过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。
具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各向异性和选择性好的优点。
目前，RIE 已成为VLSI工艺中应用最广泛的主流刻蚀技术20、掺杂：将需要的杂质掺入特定的半导体区域中，以达到改变半导体电学性质，形成PN结、电阻、欧姆接触21、磷（P）、砷（As）—N型硅22、硼（B）—P型硅23、掺杂工艺：扩散、离子注入扩散：扩散是由粒子浓度较高的地方向着浓度较低的地方进行，从而使得粒子的分布逐渐趋于均匀；浓度的差别越大，扩散越快；温度越高，扩散也越快。
替位式扩散：杂质离子占据硅原子的位置。
Ⅲ、Ⅴ族元素一般要在很高的温度(950～1280℃)下进行磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中的扩散系数，可以利用氧化层作为杂质扩散的掩蔽层间隙式扩散：杂质离子位于晶格间隙：Na、K、Fe、Cu、Au 等元素扩散系数要比替位式扩散大6～7个数量级离子注入：将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目(剂量)决定掺杂的均匀性好温度低：小于600℃可以精确控制杂质分布可以注入各种各样的元素横向扩展比扩散要小得多。
可以对化合物半导体进行掺杂24、退火：也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为退火激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子，起到杂质的作用消除损伤退火方式：炉退火快速退火：脉冲激光法、扫描电子束、连续波激光、非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、红外设备等)25、集成电路工艺划分前工序：（1）图形转换技术：主要包括光刻、刻蚀等技术（2）薄膜制备技术：主要包括外延、氧化、化学气相淀积、物理气相淀积（如溅射、蒸发）（3）掺杂技术：主要包括扩散和离子注入等技术后工序：划片、封装、测试、老化、筛选26、氧化硅的主要作用（1）在MOS电路中作为MOS器件的绝缘栅介质，器件的组成部分（2）扩散时的掩蔽层，离子注入的（有时与光刻胶Si3N4层一起使用）阻挡层（3）作为及策划年高点了的隔离截止材料（4）作为电容器的绝缘介质材料（5）作为多层金属互连层之间的介质材料（6）作为对器件和电路进行钝化的钝化层材料27、SiO2的制备方法热氧化法a)干氧氧化b)水蒸气氧化c)湿氧氧化d)干氧湿氧干氧（简称干湿干）氧化法e)氢氧合成氧化化学气相淀积法通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程(Chemical Vapor Deposition)CVD技术特点：具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点CVD方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的SiO2、多晶硅、非晶硅、氮化硅、金属(钨、钼)等热分解淀积法溅射法28、集成电路工艺主要分为哪几大类，每一类中包括哪些主要工艺，并简述各工艺的主要作用（1）薄膜制备工艺：包括氧化工艺和薄膜淀积工艺。
3篇3章习题解答浙大版集成电路课后答案
第三章 反馈放大电路及应用题3.3.1 怎样分析电路中是否存在反馈?如何判断正、负反馈；动态、 静态反馈(交、直流反馈)；电压、电流反馈；串、并联反馈?解：根据电路中输出回路和输入回路之间是否存在信号通路，可判断是否存在反馈。
利用瞬时极性法，可以判断正、负反馈：若反馈信号的引入使放大器的净输入量增大， 则为正反馈；反之为负反馈。
在静态条件下(v i =0)将电路画成直流通路，假设因外界条件(如环境温度)变化引起静态输出量变化，若净输入量也随之而变化，则表示放大器中存在静态反馈。
当v i 加入后，将电路画成交流通路，假定因电路参数等因素的变化而引起输出量变化，若净输入也随之而变化，则表示放大器中存在动态反馈。
利用反证法可判断电压、电流反馈。
假设负载短路后，使输出电压为零，若反馈量也随之为零，则是电压反馈；若反馈量依然存在(不为零)，则是电流反馈。
在大多数电路中(不讨论个别例外)，若输入信号和反馈信号分别加到放大电路的二个输入端上，则为串联反馈；若加到同一输入端上，则为并联反馈。
题3.3.2 电压反馈与电流反馈在什么条件下其效果相同，什么条件下效果不同?解：在负载不变的条件下，电压反馈与电流反馈效果相同；当负载发生变化时，则二者效果不同，如电压负反馈将使输出电压恒定，但此时电流将发生更大的变化。
题3.3.3 在图题3.3.3所示的各种放大电路中，试按动态反馈分析：(1)各电路分别属于哪种反馈类型?(正/负反馈；电压/电流反馈；串联/并联反馈)。
(2)各个反馈电路的效果是稳定电路中的哪个输出量?(说明是电流，还是电压) (4)若要求将图(f)改接为电压并联负反馈，试画出电路图(不增减元件)。
解：(1)，(2) : (a)电压并联负反馈，稳定υo 。
(b)电流串联负反馈，稳定i o 。
(c)电流并联负反馈，稳定i o 。
(d)电压串联负反馈，稳定υo 。
(e)电压并联负反馈，稳定υo 。
(f)电压串联负反馈，稳定υo 。
(xin)集成电路专业课课程习题重点总结概括归纳O(∩_∩)O
重新整理一遍——————1、集成电路的发展遵循了什么定律？简述集成电路设计流程。
说明版图设计在整个集成电路设计中所起的作用。
答：摩尔定律：集成电路的集成度，即芯片上晶体管的数目，每隔18个月增加一倍或者每3年翻两番。
版图设计的作用：1、满足电路功能性能指标质量要求2、尽可能节省面积以提高集成度，降低成本3、尽可能缩短连线，以减少复杂度，缩短时间，改善可靠性；2、（1）集成电路设计方法的种类主要有哪些？（2）名词解释：ASIC、SOC、DSP、HDL等常见缩写答：（1）全制定设计方法，半制定设计方法，标准单元设计方法，通用单元设计方法，可编程逻辑电路设计方法。
（2）ASIC（Application Specific Intergrated Circuits）专用集成电路：指特定用户要求和特定电子系统的需要而设计、制造的集成电路SOC(System On Chip)系统及芯片、片上系统：指它是一个产品、是一个有专用目标的集成电路，其中包括完整系统并有嵌入软件的全部内容DSP（Digital Signal Processing）数字信号处理：是一门涉及许多学科而又广泛应用于许多领域的新兴学科HDL(Hardware Description Language)硬件描述语言：指对硬件电路进行行为描述、寄存器传输描述或者结构化描述的一种新兴语言3、（1）描述多晶硅在CMOS工艺中所起的基本作用。
（2）假定某材料的方块电阻值为10 Ω，电阻的长度为30 μm，宽度为10 μm，该电阻阻值为多少？如果其他条件不变，长度变为25 μm，则该电阻的阻值又是多少？答：（1）多晶硅有着与单晶硅相似的特性，并且其特性可随结晶度与杂质原子的改变而改变。
在MOS 及双极型器件中，多晶硅可用来制作栅极、源极与漏极的欧姆接触、基本连线、薄PN 结的扩散源、高值电阻等。
（2）R=Rs*L/W(Rs 为方块电阻，L 为长度，W 为宽度)4、 SOI 材料是怎样形成的，有何特点？肖特基接触和欧姆型接触各有什么特点？答：SOI 绝缘体上硅，可以通过氧隔离或者晶片粘结技术完成。
版图复习题-解答(1)
选择NMOS器件的衬底是型半导体。
（ B ）A. N型 B. P型C. 本征型D. 耗尽型N型半导体材料的迁移率比P型半导体材料的迁移率（C）A. 相等 B. 小C. 大D. 不确定在layout中给金属线加线名标注，即用lable按schematic的Pin的要求对所要标注的金属线进行说明，通常对metal1层加Pin的标注是用下列层次中的哪一层？（b）A. metal1 layerB. mt1txt layerC. metal2 layerD. mt2txt layer在集成电路版图设计中，via1层通常是用来做第一层金属层和下列哪些层次的通孔层的？（A）A. metal2B. activeC. polyD. nmell在集成电路版图设计中，如果想插入一个器件或单元，请问用哪个快捷键？（C）A. a B. cC. iD. k在集成电路版图设计中，如果想把画过的尺子清除掉，请问用哪个快捷键？（D）A. aB. kC. iD. shift k在一个一般的制程中，下列材料集成电阻，方块电阻最大的是（B）A. 扩散电阻 B. 阱电阻C. 多晶硅电阻D. 铝层连线电阻下列关于保护环的说法不正确的是。
（ D ）A. 保护环的目的是给衬底或阱提供均匀的偏置电压。
B. 保护环可以接在VDD或GND上。
C. 保护环可以减少衬底耦合噪声对敏感电路的影响。
D. 保护环无助于闩锁效应的避免。
设计模拟版图时，要考虑的问题比作数字版图多，下列哪个方面不要考虑？（a ）A. 面积要小B．寄生效应（parasitics）C．对称（matching）D．噪声问题（noise issues）关于集成电路中的无源器件说法不正确的是。
（ C ）A. 集成电路无法高效的实现高值无源器件。
B．要精确实现某一特定阻值的电阻几乎是不可能的。
C．由于制造工艺的偏差，无源器件的比例容差（Ratio Tolerance）也必定很大。
D．尽管存在制造工艺上的偏差，但是无源器件的比例容差（Ratio Tolerance）可以控制在很小的范围内。
集成电路版图设计习题答案第二章集成电路制造工艺
集成电路版图设计习题答案第2章 集成电路制造工艺【习题答案】1．硅片制备主要包括（直拉法）、（磁控直拉法）和（悬浮区熔法）等三种方法。
2．简述外延工艺的用途。
答：外延工艺的应用很多。
外延硅片可以用来制作双极型晶体管，衬底为重掺杂的硅单晶（n +），在衬底上外延十几个微米的低掺杂的外延层（n ），双极型晶体管（NPN ）制作在外延层上，其中b 为基极，e 为发射极，c 为集电极。
在外延硅片上制作双极型晶体管具有高的集电结电压，低的集电极串联电阻，性能优良。
使用外延硅片可以解决增大功率和提高频率对集电区电阻要求上的矛盾。
图 外延硅片上的双极型晶体管集成电路制造中，各元件之间必须进行电学隔离。
利用外延技术的PN 结隔离是早期双极型集成电路常采用的电隔离方法。
利用外延硅片制备CMOS 集成电路芯片可以避免闩锁效应，避免硅表面氧化物的淀积，而且硅片表面更光滑，损伤小，芯片成品率高。
外延工艺已经成为超大规模CMOS 集成电路中的标准工艺。
3．简述二氧化硅薄膜在集成电路中的用途。
答：二氧化硅是集成电路工艺中使用最多的介质薄膜，其在集成电路中的应用也非常广泛。
二氧化硅薄膜的作用包括：器件的组成部分、离子注入掩蔽膜、金属互连层之间的绝缘介质、隔离工艺中的绝缘介质、钝化保护膜。
4．为什么氧化工艺通常采用干氧、湿氧相结合的方式？答：干氧氧化就是将干燥纯净的氧气直接通入到高温反应炉内，氧气与硅表面的原子反应生成二氧化硅。
其特点：二氧化硅结构致密、均匀性和重复性好、针孔密度小、掩蔽能力强、与光刻胶粘附良好不易脱胶；生长速率慢、易龟裂不宜生长厚的二氧化硅。
湿氧氧化就是使氧气先通过加热的高纯去离子水（95℃），氧气中携带一定量的水汽，使氧化气氛既含有氧，又含有水汽。
因此湿氧氧化兼有干氧氧化和en +SiO 2n -Si 外延层 n +Si 衬底水汽氧化的作用，氧化速率和二氧化硅质量介于二者之间。
实际热氧化工艺通常采用干、湿氧交替的方式进行。
集成电路设计基础 课后答案
班级：通信二班姓名：赵庆超学号：200712012977，版图设计中整体布局有哪些注意事项？答：1版图设计最基本满足版图设计准则，以提高电路的匹配性能，抗干扰性能和高频工作性能。
2 整体力求层次化设计，即按功能将版图划分为若干子单元，每个子单元又可能包含若干子单元，从最小的子单元进行设计，这些子单元又被调用完成较大单元的设计，这种方法大大减少了设计和修改的工作量，且结构严谨，层次清晰。
3 图形应尽量简洁，避免不必要的多边形，对连接在一起的同一层应尽量合并，这不仅可减小版图的数据存储量，而且版图一模了然。
4 在构思版图结构时，除要考虑版图所占的面积，输入和输出的合理分布，较小不必要的寄生效应外，还应力求版图与电路原理框图保持一致（必要时修改框图画法），并力求版图美观大方。
8，版图设计中元件布局布线方面有哪些注意事项？答：1 各不同布线层的性能各不相同，晶体管等效电阻应大大高于布线电阻。
高速电路，电荷的分配效应会引起很多问题。
2 随器件尺寸的减小，线宽和线间距也在减小，多层布线层之间的介质层也在变薄，这将大大增加布线电阻和分布电阻。
3 电源线和地线应尽可能的避免用扩散区和多晶硅布线，特别是通过较大电流的那部分电源线和地线。
因此集成电路的版图设计电源线和地线多采用梳状布线，避免交叉，或者用多层金属工艺，提高设计布线的灵活性。
4 禁止在一条铝布线的长信号霞平行走过另一条用多晶硅或者扩散区布线的长信号线。
因为长距离平行布线的两条信号线之间存在着较大的分布电容，一条信号线会在另一条信号线上产生较大的噪声，使电路不能正常工作。
、5 压点离开芯片内部图形的距离不应少于20um，以避免芯片键和时，因应力而造成电路损坏。
集成电路版图设计习题答案第九章集成电路版图设计实例
第9章集成电路版图设计实例【习题答案】1．版图设计关于数字地和模拟地的考虑事项是什么？答：一般的模拟集成电路中，通常既有数字信号又有模拟信号，数字信号和模拟信号之间容易发生干扰。
在版图设计过程中，还要考虑地噪声对电路的影响。
即在整体版图的设计中，需着重考虑电路噪声问题，按照尽量降低噪声的原则进行电路的整体布局。
首先，在总体版图的布局上，尽量将数字部分远离模拟部分，如果总体电路中模拟部分偏多，则在版图设计中将数字部分放在靠边的位置，而且把模拟部分中最容易被数字干扰的部分放到离数字部分最远的位置，同时在数字部分和模拟部分中间用接地的衬底接触来进行隔离，反之亦然。
其次，采用隔离环设计，对每个单元模块都用一层接地的衬底接触，一层接电源的N阱构成的隔离环来进行隔离。
对于整个模拟部分和数字也分别采用相同的隔离环隔离，数字电路的隔离环可以吸收数字电路的衬底噪声，从而可以减少通过衬底串扰到模拟电路的衬底噪声。
隔离环包的层数越多，理论上吸收衬底噪声效果越好。
但是要避免数字电路的p隔离环紧靠模拟电路的p型隔离环，因为在这种情况下数字地的噪声会串扰到模拟地。
从而使模拟地受到干扰。
最后，除了数字模块之外的其它单元模块尽量将距离缩短，这样一方面能尽量地减少互连线经过别的区域引入噪声，同时也能降低引线过长引起电压信号的衰减。
2．总结自己的版图设计技巧和经验。
3. 共质心MOS管设计时的注意事项是什么？答：低精度要求可采用一维共质心，高精度要求必须采用二维共质心。
共质心设计时需保证MO管的对称性和电流通路的对称性。
4. 静电保护的种类以及版图设计注意事项。
答：常用的二极管式的静电保护分为两种方式，一种是用MOS晶体管连接成二极管形式的静电保护，一种利用CMOS工艺中二极管的静电保护。
在MOS型静电保护版图设计中，主要考虑以下几点：●MOS管要分成多个管，叉指结构，以便形成多支路共同放电。
●因为放电瞬间流经MOS管的电流特别大，构成整个放电通路的任何导线的宽度一定要有足够保证，而且CMOS工艺对于每个接触孔能通过的电流密度还有要求，因此还要保证放电通路导线上孔的数目应尽量多。
集成电路期末考试知识点答案
集成电路期末考试知识点答案目录集成电路期末考试知识点答案 (1)Part I (2)Part II (5)Part III (11)Part IV (15)Part V (23)Part VI (27)Part VII (33)Part VIII (41)Part I1、哪一年在哪儿发明了晶体管？发明人哪一年获得了诺贝尔奖？1947贝尔实验室肖克来波拉坦巴丁发明了晶体管 1956获诺贝尔奖2、世界上第一片集成电路是哪一年在哪儿制造出来的？发明人哪一年为此获得诺贝尔奖？Jack kilby 德州仪器公司1958年发明 2000获诺贝尔奖3、什么是晶圆？晶圆的材料是什么？晶圆是指硅半导体集成电路制作所用的硅晶片，材料是硅4、目前主流集成电路设计特征尺寸已经达到多少？预计2016 年能实现量产的特征尺寸是多少？主流0.18um 22nm5、晶圆的度量单位是什么？当前主流晶圆的尺寸是多少？英寸12英寸6、摩尔是哪个公司的创始人？什么是摩尔定律？英特尔芯片上晶体管数每隔18个月增加一倍7、什么是SoC？英文全拼是什么？片上系统 System On Chip8、说出Foundry、Fabless 和Chipless 的中文含义。
代工无生产线无芯片9、一套掩模一般只能生产多少个晶圆？1000个晶圆10、什么是有生产线集成电路设计？电路设计在工艺制造单位内部的设计部门进行11、什么是集成电路的一体化(IDM)实现模式？设计制造和封装都集中在半导体生产厂家内进行12、什么是集成电路的无生产线(Fabless)设计模式？只设计电路而没有生产线13、一个工艺设计文件(PDK)包含哪些内容？器件的SPICE参数、版图设计用的层次定义、设计规则和晶体管电阻电容等器件以及通孔焊盘等基本结构版图，与设计工具关联的设计规则检查、参数提取、版图电路图对照用的文件。
14、设计单位拿到PDK 文件后要做什么工作？利用CAD/EDA工具进行电路设计仿真等一系列操作最终生成以GDS-II格式保存的版图文件，然后发给代工单位。
集成电路版图设计习题答案第八章MOS场效应晶体管
集成电路版图设计习题答案第8章 MOS场效应晶体管【习题答案】1．请画出MOS晶体管的结构示意图。
答：2．请简述MOS晶体管各个版图层的作用。
●答：阱层（Well）：阱层定义在衬底上制备阱的区域。
NMOS管制备在P型衬底上，PMOS管制备在N型衬底上。
一块原始的半导体材料，掺入的杂质类型只能有一种，即该衬底不是N型就是P型。
如果不对衬底进行加工处理的话，该衬底只能制备一种MOS晶体管。
CMOS集成电路是把NMOS晶体管和PMOS晶体管制备在同一个硅片衬底上，为了能够制造CMOS集成电路，需要对衬底进行处理，利用掺杂工艺在衬底上形成一个区域，该区域的掺杂类型和衬底的掺杂类型相反，这个区域就称为阱。
●有源区层（Active）：有源区层的作用是在衬底上定义制作有源区的区域，该区域包括源区、漏区和沟道。
在衬底上淀积厚氧化层，利用光刻和刻蚀工艺在衬底上开窗口并把厚氧化层除去就可形成有源区，有源区之外的区域是场区。
显然，MOS管必须而且只能制备在有源区内。
●多晶硅层（Poly）：多晶硅层的作用是定义制作多晶硅材料的区域。
最早的MOS集成电路制造工艺只能制备一层多晶硅，而现在已经有能够制备两层多晶硅的工艺了。
对于双层多晶硅工艺，第一层多晶硅主要用来制作栅极、导线和多晶硅—多晶硅电容的下极板，第二层多晶硅主要用来制作多晶硅电阻和多晶硅－多晶硅电容的上极板。
双层多晶硅工艺具有多晶硅1和多晶硅2这两个版图层。
●P+注入层和N+注入层（P+implant和N+ implant）：P+注入层定义注入P+杂质离子的区域，而N+注入层定义注入N+杂质离子的区域。
由于NMOS晶体管和PMOS晶体管的结构相同，只是源漏区的掺杂类型相反。
同时，有源区层只是定义了源区、漏区和沟道的区域，却没有说明源区和漏区的掺杂类型。
P+注入层和N+注入层说明了注入杂质的类型，也就是说明了有源区的导电类型，实现了NMOS晶体管和PMOS晶体管的区分。
集成电路原理及应用答案
第2章 模拟集成电路的线性应用
2.12 求图4所示电路输出电压与输入电压的表达式，并说 明该电路完成什么功能。
RF RF RF RF uO uo1 uI2 ui1 ui2 R1 R2 R1 R2
R
功能：减法运算
R1 R2 Rf
ui1
R
–A 1 uo1 +
Rp1
ui2
Rp2
–A 2 +
2.8 设计一个运放电路，要求运算关系为， uO 5(ui1 ui2 uI3 ui4 ) 指定接于输入、输出端的反馈电 阻为100k，试选定各信号源与放大器输入端之间的电阻 及平衡电阻。
方案一：用两级反相求和电路
20kΩ 100kΩ R1 u
i1
100kΩ Rf1 –A
uO 5(ui2 ui4 ) 5[(ui1 ui3 )]
Rp1 R1 //R3 //R f1 33.3 kΩ
100k 20k R5
1
ui3
R3
100kΩ 20kΩ Rp1
Rf2 100kΩ –A + Rp2
9.1kΩ
+
ui2
20k R2
ui4 R 20k 4
2
uo 8.3kΩ
Rp2 R2 //R4 //R5 //R f 2 6.25kΩ
uO 5(ui1 ui2 uI3 ui4 )
第2章 模拟集成电路的线性应用
方案二：两个同相求和电路和一个差动放大器
100kΩ R2 ui2 R4 ui4 100kΩ Rp1 100kΩ R1 ui1 R3 ui3 100kΩ Rp2
uO 5[(ui1 ui3 ) (ui2 ui4 )]
集成电路版图设计习题答案第四章电阻
第4章电阻【习题答案】1．请解释方块电阻及其使用方块电阻的意义。
答：电阻的阻值可以用方块电阻乘以方块数得到，其中方块电阻与工艺有关，可通过查工艺手册或设计手册得到。
长和宽相等的电阻包含一个方块，其电阻值为一个方块电阻；长是宽两倍的电阻包含两个方块，其电阻值为两个方块电阻。
方块电阻也称为薄层电阻。
对于相同的集成电路工艺，同一材料的方块电阻是相同的。
有了方块电阻的概念，我们就不必再考虑材料的厚度了，只需关心材料的长度和宽度就可以了。
由于版图设计是利用平面作图方法，因此只考虑长和宽对于电阻的版图设计是非常方便的。
2．集成电路中的电阻主要包括（有源电阻）和（无源电阻）。
3．集成电路中的无源电阻主要包括（多晶硅电阻）、（阱电阻）、（有源区电阻）和（金属电阻）。
4．集成电路中电阻的设计依据主要考虑（误差控制）和（电流密度）两方面。
5. 请解释集成电路中电阻的设计依据。
答：电阻的设计依据主要包括两个方面：误差控制和电流密度。
电阻的误差分析:由于制造工艺误差会导致电阻发生变化，而且总电阻应包括体区电阻、头区电阻和接触电阻。
由于芯片制造厂商能够很好地控制体电阻，而对于头区电阻和接触区电阻的控制却并不理想，因此我们希望，对于一个电阻，体电阻应该在总电阻中起到支配作用，即总电阻应远大于头区电阻和接触电阻。
如果一个电阻体材料的长度接近甚至小于头区材料长度和接触区长度，那么将很难控制该电阻的阻值。
关于电阻尺寸的经验法则为：体区材料的长度至少应为光刻和刻蚀工艺误差的100倍，宽度至少应该为光刻和刻蚀工艺的50倍。
如果需要进一步提高精度，那么长和宽还应该增加，因为线宽控制是不变的，长和宽的增加会提高精度。
电流密度也是电阻设计的一个重要依据。
在这里，电流密度指的是电阻中能够安全可靠通过的电流。
当电阻通过低于电流密度的电流时，电阻能够长期稳定地工作。
在集成电路中电阻的电流密度是比较保守的，可靠性系数通常要达到数万个小时。
有关电流密度的经验法则为：每微米宽度电阻的电流密度为0.5mA。