数字电路课件第六章 时序逻辑电路
合集下载
数字电子技术基础-第六章_时序逻辑电路(完整版)
T0 1
行修改，在0000 时减“1”后跳变 T1 Q0 Q0(Q3Q2Q1)
为1001，然后按
二进制减法计数
就行了。T2 Q1Q0 Q1Q0 (Q1Q2Q3 )
T3 Q2Q1Q0
50
能自启动
47
•时序图 5
分 频
10 分 频c
0
t
48
器件实例：74 160
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
49
②减法计数器
基本原理：对二进 制减法计数器进
——74LS193
异步置数 异步清零
44
（采用T’触发器，即T=1）
CLKi
CLKU
i 1
Qj
j0
CLKD
i 1
Qj
j0
CLK0 CLKU CLKD
CLK 2 CLKU Q1Q0 CLK DQ1Q0
45
2. 同步十进制计数器 ①加法计数器
基本原理：在四位二进制 计数器基础上修改，当计 到1001时，则下一个CLK 电路状态回到0000。
EP ET 工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括C）
X 1 1 X 0 保持（C=0）
1 1 1 1 计数
39
同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 末位减1，若第i位以下皆为 0时，则第i位应翻转。
Y Q2Q3
数字电子技术第6章 时序逻辑电路
RD—异步置0端（低电平有效） 1 DIR—右移串行输入 1 DIL—左移串行输入 S0、S1—控制端 1 D0D1 D2 D3—并行输入
《数字电子技术》多媒体课件
山东轻工业学院
4、扩展：两片74LS194A扩展一片8位双向移位寄存器
《数字电子技术》多媒体课件
山东轻工业学院
例6.3.1的电路 （P276) 74LS194功能 S1S0=00,保持 S1S0=01,右移 S1S0=10,左移 S1S0=11,并入
（5）状态转换图
《数字电子技术》多媒体课件
山东轻工业学院
小结
1、时序逻辑电路的特点、组成、分类及描述方法； 2、同步时序逻辑电路的分析方法； 课堂讨论： 6.1，6.4
《数字电子技术》多媒体课件
山东轻工业学院
6.3 若干常用的时序逻辑电路
寄存器和移位寄存器 时序 逻辑电路 计数器 顺序脉冲发生器 序列信号发生器
移位寄存器不仅具有存储功能，且还有移位功能。 可实现串、并行数据转换，数值运算以及数据处理。 所谓“移位”，就是将寄存器所存各位数据，在每个移 位脉冲的作用下，向左或向右移动一位。
2、类型： 根据移位方向，分成三种：
左移 寄存器 (a) 右移 寄存器 (b) 双向 移位 寄存器 (c)
《数字电子技术》多媒体课件
学习要求 ：
* *
自学掌握
1. 掌握寄存器和移位寄存器的概念并会使用； 2. 掌握计数器概念，熟练掌握中规模集成计数器74161 和74160的功能，熟练掌握用160及161设计任意进制计 数器的方法。
《数字电子技术》多媒体课件
山东轻工业学院
6.3.1寄存器和移位寄存器
一、寄存器
寄存器是计算机的主要部件之一， 它用来暂时存放数据或指令。
《时序逻辑电路分析》课件
优化触发器设计
采用低功耗、高速的触发器设计，减少资源占用。
提高工作速度的优化方法
并行处理
通过并行处理技术，提高电路的工作 速度。
时钟分频与倍频
根据电路的工作频率需求，合理选择 时钟的分频与倍频方案，以优化工作 速度。
THANKS
感谢观看
REPORTING
PART 03
时序逻辑电路的设计
REPORTING
同步设计法
01
同步设计法定义
同步设计法是一种基于时钟信号 的设计方法，用于构建时序逻辑
电路。
03
优点
同步设计法具有较高的可靠性和 稳定性，能够实现复杂的逻辑功
能。
02
工作原理
在同步设计法中，所有操作都严 格在时钟信号的驱动下进行，保 证了电路的稳定性和可靠性。
《时序逻辑电路分析 》PPT课件
REPORTING
• 时序逻辑电路概述 • 时序逻辑电路的分析方法 • 时序逻辑电路的设计 • 时序逻辑电路的应用 • 时序逻辑电路的优化设计
目录
PART 01
时序逻辑电
时序逻辑电路的定义、特点
时序逻辑电路的特点包括
具有记忆功能、具有时钟信号控制、具有输入信号和输出信号等。
时序逻辑电路的基本组成
时序逻辑电路由触发器、组合逻 辑电路和时钟信号源三部分组成 。
组合逻辑电路用于实现输入信号 到输出信号的逻辑变换，主要由 门电路组成。
总结词：时序逻辑电路的基本组 成
触发器是时序逻辑电路中的核心 元件，用于存储状态信息，常见 的触发器有RS触发器、D触发器 、JK触发器和T触发器等。
04
异步时序逻辑电路是指触发器的时钟输入端接在不同的时钟源上，时 钟信号独立作用于各个触发器，实现状态异步转换。
采用低功耗、高速的触发器设计，减少资源占用。
提高工作速度的优化方法
并行处理
通过并行处理技术，提高电路的工作 速度。
时钟分频与倍频
根据电路的工作频率需求，合理选择 时钟的分频与倍频方案，以优化工作 速度。
THANKS
感谢观看
REPORTING
PART 03
时序逻辑电路的设计
REPORTING
同步设计法
01
同步设计法定义
同步设计法是一种基于时钟信号 的设计方法，用于构建时序逻辑
电路。
03
优点
同步设计法具有较高的可靠性和 稳定性，能够实现复杂的逻辑功
能。
02
工作原理
在同步设计法中，所有操作都严 格在时钟信号的驱动下进行，保 证了电路的稳定性和可靠性。
《时序逻辑电路分析 》PPT课件
REPORTING
• 时序逻辑电路概述 • 时序逻辑电路的分析方法 • 时序逻辑电路的设计 • 时序逻辑电路的应用 • 时序逻辑电路的优化设计
目录
PART 01
时序逻辑电
时序逻辑电路的定义、特点
时序逻辑电路的特点包括
具有记忆功能、具有时钟信号控制、具有输入信号和输出信号等。
时序逻辑电路的基本组成
时序逻辑电路由触发器、组合逻 辑电路和时钟信号源三部分组成 。
组合逻辑电路用于实现输入信号 到输出信号的逻辑变换，主要由 门电路组成。
总结词：时序逻辑电路的基本组 成
触发器是时序逻辑电路中的核心 元件，用于存储状态信息，常见 的触发器有RS触发器、D触发器 、JK触发器和T触发器等。
04
异步时序逻辑电路是指触发器的时钟输入端接在不同的时钟源上，时 钟信号独立作用于各个触发器，实现状态异步转换。
6时序逻辑电路微机原理课件
0001 0011 0110
1101 1010
经过4个移位脉冲后，串行输入的数据，并行输出。
串行 输出
Q
3
D
Q2 D
Q1 D
Q0 D
DI（1101）
Q
Q
Q
Q
CP
移位
设初态 Q3Q2Q1Q0 ＝ 0000
脉冲
Q3Q2Q1Q0 D3D2D1D0
D3 ＝ Q2 D2 ＝ Q1 D1 ＝ Q0
D0 ＝ DI
如何写状态转换表或图？
Q* Q
1
1
Q* 2
A
Q Q
1
2
A Q2 Q1 Q2* Q1* Y
00 0 0 1 0
YA Q 1Q 2A Q 1Q 2 0 0 1 1 0 0
Q2Q1
A 00 01 11 10
01 0 01 1
11 0 00 1
0 01/0 10/0 00/1 11/0
10 0 11 1
FF
FF
FF
FF 输出
输 并入－串出 入 多个输入端，一个输出端
输
出
FF
FF
FF
FF
输 并入－并出 入 多个输入端，多个输出端
1. 四位串入 - 串出的左移寄存器
D0 ＝ DI D1 ＝ Q0
D2 ＝ Q1 D3 ＝ Q2
并行输 出
串行
输出 DO
Q 3
D
清零 Q 脉冲 RD
CLR
Q2 D Q
Q1 D Q
右移寄存器：
D0 ＝ Q1
D1 ＝ Q2
D2 ＝ Q3
＝ D3
DIR
左移寄存器：
＝ D0
数电第六章时序逻辑电路
• 根据简化的状态转换图，对状态进行编码，画出编码形式 的状态图或状态表
• 选择触发器的类型和个数 • 求电路的输出方程及各触发器的驱动方程 • 画逻辑电路图，并检查电路的自启动能力 EWB
典型时序逻辑集成电路
• 寄存器和移位寄存器 – 寄存器 – 移位寄存器 –集成移位寄存器及其应用 • 计数器 – 计数器的定义和分类 – 常用集成计数器 • 74LVC161 • 74HC/HCT390 • 74HC/HCT4017 – 应用 • 计数器的级联 • 组成任意进制计数器 • 组成分频器 • 组成序列信号发生器和脉冲分配器
– 各触发器的特性方程组：Q n1 J Q n KQ n CP
2. 将驱动方程组代入相应触发器的特性方程,求出各触发器 的次态方程,即时序电路的状态方程组
n n FF0：Q0 1 Q 0 CP n n n FF1：Q1 1 A Q0 Q1 CP
同步时序逻辑电路分析举例(例6.2.2C)
分析时序逻辑电路的一般步骤
• 根据给定的时序电路图写方程式 – 各触发器的时钟信号CP的逻辑表达式(同步、异步之分) – 时序电路的输出方程组 – 各触发器的驱动（激励）方程组 • 将驱动方程组代入相应触发器的特性方程,求出各触发器 的次态方程,即时序电路的状态方程组 • 根据状态方程组和输出方程组,列出该时序电路的状态 表,画状态图或时序图 • 判断、总结该时序电路的逻辑功能
• 电路中存在反馈
驱动方程、激励方程: E F2 ( I , Q )
状态方程 : Q n1 F3 ( E , Q n ) • 电路状态由当前输入信号和前一时刻的状态共同决定
• 分为同步时序电路和异步时序电路两大类
什么是组合逻辑电路?
数字电子技术 时序逻辑电路的分析与设计 国家精品课程课件
《数字电子技术》精品课程——第6章
FF0
FF1
1J
Q0 1J
Q1
时序逻辑电路的分析与设计
&Z
FF2
1J
Q2
C1
C1
C1
1K
1K
1K
Q0
Q1
Q2
CP
➢驱动方程：
《数字电子技术》精品课程——第6章 时序逻辑电路的分析与设计
② 求状态方程
JK触发器的特性方程：
Qn1 JQ n KQn
将各触发器的驱动方程代入，即得电路的状态方程：
简化状态图（表）中各个状态。 （4）选择触发器的类型。
（5）根据编码状态表以及所采用的触发器的逻辑功能，导出待设计 电路的输出方程和驱动方程。
（6）根据输出方程和驱动方程画出逻辑图。
返回 （7）检查电路能否自启动。
《数字电子技术》精品课程——第6章 时序逻辑电路的分析与设计
2．同步计数器的设计举例
驱动方程： T1 = X T2 = XQ1n
输出方程: Z= XQ2nQ1n
（米利型）
2.写状态方程
T触发器的特性 方程为：
Qn1 TQn TQn
Q 1nQ1QX21nn TX1QQ1n1nXTQX11nQ1n X Q1n
Q1n
Qn1 2
T2 Q2n
T2Qn2
T Q n 将T1、 T2代入则得X到Q两1n Q2n XQ1nQn2
0T1 = X0 0 0 0 0 0
0
求T1、T2、Z
0T2
0
=ZX=01QX1nQ10 2nQ010n
0 0
0 1
1 0
0 0
由状态方程
求Q2n+1 、 Q1n+1
数字电路第6章(1时序逻辑电路分析方法)
数字电路第6章(1时序逻辑电路分析方法)1、第六章时序规律电路本章主要内容6.1概述6.2时序规律电路的分析方法6.3若干常用的时序规律电路6.4时序规律电路的设计方法6.5时序规律电路中的竞争-冒险现象1.时序规律电路的特点2.时序规律电路的分类3.时序规律电路的功能描述方法§6.1概述一、时序规律电路的特点1、功能：任一时刻的输出不仅取决于该时刻的输入；还与电路原来的状态有关。
例:串行加法器:两个多位数从低位到高位逐位相加一、时序规律电路的特点2.电路结构①包含存储电路和组合电路，且存储电路必不行少；②存储电路的输出状态必需反馈到组合电路输入端，与输入变量共同确定组合规律的输出。
yi:输出信号xi:输2、入信号qi:存储电路的状态zi:存储电路的输入可以用三个方程组来描述：Z=G(X,Q)二、时序电路的分类1.依据存储电路中触发器的动作特点不同时序电路存储电路里全部触发器有一个统一的时钟源;触发器状态改变与时钟脉冲同步.同步：异步：没有统一的时钟脉冲，电路中要更新状态的触发器的翻转有先有后，是异步进行的。
二、时序电路的分类2.依据输出信号的特点不同时序电路输出信号不仅取决于存储电路的状态，而且还取决于输入变量。
Y=F(X,Q)米利(Mealy)型：穆尔(Moore)型：输出状态仅取决于存储电路的状态。
犹如步计数器Y=F(Q)三、时序规律电路的功能描述方法描述方法3、规律方程式状态转换表状态转换图时序图三、时序规律电路的功能描述方法(1)规律方程式：写出时序电路的输出方程、驱动方程和状态方程。
输出方程反映电路输出Y与输入X和状态Q之间关系表达式；驱动方程反映存储电路的输入Z与电路输入X和状态Q之间的关系状态方程反映时序电路次态Qn+1与驱动函数Z和现态Qn之间的关系三、时序规律电路的功能描述方法(2)状态〔转换〕表：反映输出Z、次态Qn+1和输入X、现态Qn间对应取值关系的表格。
(3)状态〔转换〕图：(4)时序图：反映时序规律电路状态转换规律及相应输入、输出取值关系的有向图形。
数字电路讲义-第六章w1
外部连接电路直接列出状态转换表，从而判断整个电路的 功能
4 状态图
步骤：
1.观察电路，写出电路存储器中个触发器的激励函数、电路 输出函数
2.由触发器的特征方程和激励函数求出存储器的输出方程， 即新的状态方程
3.列出状态状态转换表 4.画出相应的状态转换图 5.视需要画出电路的输入输出波形图 6. 判断电路的逻辑功能，并评述其优缺点，是否能自启动 对中规模功能块构成的电路，可根据这类器件的功能表和
三、集成异步BCD计数器
异步BCD码计数器74LS290 激励函数
三、集成异步BCD计数器 异步BCD码计数器74LS290
三、集成异步BCD计数器 74LS290数据手册
三、集成异步BCD计数器
构成8421BCD计数器
异步BCD码计数器74LS290
三、集成异步BCD计数器
三、集成异步BCD计数器 级联
级联延时
四、同步二进制计数器
四、同步二进制计数器
异步与同步的区别
例6-4 试分析图6-21的计数电路，列出状态转换真值表及 转换图，并说明其功能
解：1. 触发器的激励方程
3.状态转换真值表
2.触发器状态方程
4.状态图
Q0,Q2:11010发生器，Q1:反码
功能 分析
五、集成同步4位二进制加法计数器 工作原理
J3 = Q2Q1Q0 K3= Q2
步骤：
1.观察电路，写出电路存储器中个触发器的激励函数、电路 输出函数
2.由触发器的特征方程和激励函数求出存储器的输出方程， 即新的状态方程
3.列出状态状态转换表 4.画出相应的状态转换图 5.视需要画出电路的输入输出波形图 6.最后判断电路的逻辑功能，并评述其优缺点 对中规模功能块构成的电路，可根据这类器件的功能表和
4 状态图
步骤：
1.观察电路，写出电路存储器中个触发器的激励函数、电路 输出函数
2.由触发器的特征方程和激励函数求出存储器的输出方程， 即新的状态方程
3.列出状态状态转换表 4.画出相应的状态转换图 5.视需要画出电路的输入输出波形图 6. 判断电路的逻辑功能，并评述其优缺点，是否能自启动 对中规模功能块构成的电路，可根据这类器件的功能表和
三、集成异步BCD计数器
异步BCD码计数器74LS290 激励函数
三、集成异步BCD计数器 异步BCD码计数器74LS290
三、集成异步BCD计数器 74LS290数据手册
三、集成异步BCD计数器
构成8421BCD计数器
异步BCD码计数器74LS290
三、集成异步BCD计数器
三、集成异步BCD计数器 级联
级联延时
四、同步二进制计数器
四、同步二进制计数器
异步与同步的区别
例6-4 试分析图6-21的计数电路，列出状态转换真值表及 转换图，并说明其功能
解：1. 触发器的激励方程
3.状态转换真值表
2.触发器状态方程
4.状态图
Q0,Q2:11010发生器，Q1:反码
功能 分析
五、集成同步4位二进制加法计数器 工作原理
J3 = Q2Q1Q0 K3= Q2
步骤：
1.观察电路，写出电路存储器中个触发器的激励函数、电路 输出函数
2.由触发器的特征方程和激励函数求出存储器的输出方程， 即新的状态方程
3.列出状态状态转换表 4.画出相应的状态转换图 5.视需要画出电路的输入输出波形图 6.最后判断电路的逻辑功能，并评述其优缺点 对中规模功能块构成的电路，可根据这类器件的功能表和
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
m
结构特征: *电路由组合电路和存储电路组成。 *电路存在反馈。
输出方程: 激励方程:
O＝f1(I，S)
表达输出信号与输入信号、状态变量的关系式
E＝f2(I，S)
表达了激励信号与输入信号、状态变量的关系式
状态方程 : Sn+1＝f3(E，Sn)
表达存储电路从现态到次态的转换关系式
Ii
j
组合
O
电路 E 存储电路 S k
0/0
0/0
00
1/0
01
1 23 4 56 7 8 9 1 0
CP ①
A
1/1
1/0
Q0
Q1
11
10
1/0
0/0
0/0
Y
②
例2 试分析如图所示时序电路的逻辑功能。 解： 1.了解电路组成。
电路是由两个JK触发器组成的莫尔型同步时序电路。
2.写出下列各逻辑方程式：
激励方程 J1=K1=1
J2=K2=X Q1
Q1
Y ②
(6) 逻辑功能分析
观察状态图和时序图可知，电路是一个由信号A控制的可控
二进制计数器。当A=0时停止计数，电路状态保持不变；
当A=1时，在CP上升沿到来后电路状态值加1，一旦计数到
11状态，Y 输出1，且电路状态将在下一个CP上升沿回到00。
输出信号Y的下降沿可用于触发进位操作。
Q1Q0 A/Y
0 0 0 1 1 1 0 QQ10
01 10 00 0
1 0 1 1 0 1 0 QQ21
11 00 10 1 Ｙ
1 01 0 10 1 0 11 0 11 0
3. 画出状态图
状态表
Q2n Q1n1Q0n Q2n1Q1n+1Q0n1
000
001
000
001
001
010
010
100
011
110
100
1000001
1011100
1100001
1110100
转换表
Q1n Q0n
00 01 10 11
Q Q n1 n1
1
0
/Y
X
A=0 A=1
00 / 0 10 / 0 0
00 / 1 01 / 0 1
00 / 1 11 / 0 0
00 / 1 01 / 0 0
4.根据转换表得状态表
令4个状态为00=a，01=b，10=c，11=d，得：
6、学会用Virelog HDL设计时序电路及时序可编程逻辑器件的 方法。
6.1 时序逻辑电路的基本概念
6.1.1 时序逻辑电路的模型与分类 6.1.2 时序电路逻辑功能的表达
6.1 时序逻辑电路的基本概念
6.1.1 时序逻辑电路的基本结构与分类
1. 时序电路的基本结构
j
Ii
组合
O
电路 E 存储电路 S k
X
Q1n
Q2n
X
Q1n
Q2n
Q n1 2
X
Q1n
Q2n
3.列出其状态转换表，画出状态转换图和波形图
Qn1 1
Q1n
Q n2 Q1n
00 01 10 11
Q n1 2
X Q1n
Q2n
状态转换表
Q
Q n
X=1
0 1/0 1 0/0 1 1/0 0 0/1
1 1/0 0 0/0 0 1/0 1 0/1
４.确定电路的逻辑功能.
6.2.2 同步时序逻辑电路分析举例
例1 试分析如图所示时序电路的逻辑功能。
A
T0 1T
Q0
Y
C1 Q0
G2
FF0
T1
Q1
1T
CP
G1
C1 Q1
FF1
解： (1)了解电路组成。
电路是由两个T 触发器组成的同步时序电路。
(2) 根据电路列出三个方程组
输出方程组:
Y=AQ1Q0
Ii
组
合
电
E
路k
CP 或 CP
组
合
存储电路 S m
电 路
j O
6.1.2 时序逻辑电路功能的表达
1. 逻辑方程组
输出组合电路
穆尔型输出 X
输出方程
X Q1Q0
Y ( Q0 Q1 )A
米利型输出 Y
激励方程组
D0 ( Q0 Q1 )A
A
D0 FF0 1D
Q0
D1 Q0 A
C1 Q0
状态方程组
Q2n1 D2 Q1n
2.列出其状态表
Q 2n Q1n1 Q 0n
000 001 010 011 100 101 110 111
Q2n1Q1n+1Q0n1
001 010 100 110 001 010 100 110
根据状态转换表，画出波形图。
CP
Q1nQ0n
Q Q n1 n1 10
Y
X
X= 0 X= 1
激励方程组: T0=A T1=AQ0
将激励方程组代入T触发器的特性方程得状态方程组
Qn1 T Qn TQn TQn
Q
n 0
1
A Q0n
Q1n1
(
AQ
n 0
) Q1n
(3) 根据状态方程组和输出方程列出状态表
Q
n1 0
A
Q
n 0
Q1n1
(
AQ
n 0
) Q1n
Y =A Q1Q0
Q1n
Q
n 0
6 . 时序逻辑电路
6.1 时序逻辑电路的基本概念 6.2 同步 时序逻辑电路的分析 6.3 同步 时序逻辑电路的设计 6.4 异步 时序逻辑电路的分析 6.5 若干典型的时序逻辑电路 6.6 简单的时序可编程逻辑器件GAL 6.7 用Verilog描述时序逻辑电路
教学基本要求
1、熟练掌握时序逻辑电路的描述方式及其相互转换。 2、熟练掌握时序逻辑电路的分析方法 3、熟练掌握时序逻辑电路的设计方法 4、熟练掌握典型时序逻辑电路计数器、寄存器、移位 寄存器的逻辑功能及其应用。 5、正确理解时序可编程器件的原理及其应用。
10 10/0 11/0 11 11/0 00/1
11
10
1/0
0/0
0/0
(5) 画出时序图
Q1n
Q
n 0
00 01 10 11
Q1n1Q0n1 / Y
A=0 00/0 01/0 10/0 11/0
A=1 01/0 10/0 11/0 00/1
1 23 4 56 7 8 9 1 0
CP ①
A
Q0
00
01 10 11
电路进行加1计数 •X=1时
00
11 10 01
电路进行减1计数 。
X/Y Q2Q1 00
0/1 1/0
电路功能：可逆计数器
11
Y可理解为进位或借位端。
0/0
1/0
01
1/0 0/0 1/1
0/0
10
例3 分析下图所示的同步时序电路。
1D
Q0
1D
Q1
1D
Q2
CP
＞C1
Q0
＞C1
m
2、异步时序电路与同步时序电路
时序电路
同步： 存储电路里所有触发器有一个统一的时钟源， 它们的状态在同一时刻更新。
异步： 没有统一的时钟脉冲或没有时钟脉冲，电路 的状态更新不是同时发生的。
X
Q1
“1”
1J
Q2 1J
1D
1D
Z
CP
＞ C1
＞ C1
CP ＞
＞
1K
Q1
1K
Q2
Y
Q0 FF0
FF1 Q1
6.2 时序逻辑电路的分析
6.2.1 分析同步时序逻辑电路的一般步骤 6.2.2 同步时序逻辑电路分析举例
6.2 时序逻辑电路的分析
时序逻辑电路分析的任务：
分析时序逻辑电路在输入信号的作用下，其状态和输出 信号变化的规律，进而确定电路的逻辑功能。 分析过程的主要表现形式:
时序电路的逻辑功能是由其状态和输出信号的变化规律呈 现出来的。所以,分析过程主要是列出电路状态表或画出状态 图、工作波形图。
激励组合电路
D1 FF1 1D
Q1
C1
Q1
Q1n1 D
Q0n1 ( Q0n Q1n )A
CP
存储电路
Q1n1 Q0n A
2. 根据方程组列出状态转换真值表
输出方程
X Q1Q0
Y ( Q0 Q1 )A
状态方程组
Q1n1 Q0n A Q0n1 ( Q0n Q1n )A
状态转换真值表
输出方程 Y=Q2Q1
X
Q1
“1”
1J
CP
＞C
1
1K
Q1
FF1
Q2 1J
＞C
1 1K
FF2
Q2 Y
将激励方程代入JK触发器的特性方程得状态方程
FF1 J1=K1=1
FF2 J2=K2=X Q1
Qn1 JQn KQn
Qn1 JQn KQn
Qn1 1
1Q1n
1 Q1n
Q1n
整理得：
Qn1 2
CP Q0
TCP Q1 Q2
000
001
011
110
100
010
101
111
Q2Q1Q0
6.3 同步时序逻辑电路的设计
6.3.1 设计同步时序逻辑电路的一般步骤 6.3.2 同步时序逻辑电路设计举例
6.3 同步时序逻辑电路的设计