高速数字电路设计及EMC设计(华为)
华为布线规范
设计过程A. 创建网络表1. 网络表是原理图与PCB的接口文件，PCB设计人员应根据所用的原理图和PCB设计工具的特性，选用正确的网络表格式，创建符合要求的网络表。
2. 创建网络表的过程中，应根据原理图设计工具的特性，积极协助原理图设计者排除错误。
保证网络表的正确性和完整性。
3. 确定器件的封装（PCB FOOTPRINT）．4. 创建PCB板根据单板结构图或对应的标准板框, 创建PCB设计文件；注意正确选定单板坐标原点的位置，原点的设置原则：A. 单板左边和下边的延长线交汇点。
B. 单板左下角的第一个焊盘。
板框四周倒圆角，倒角半径5mm。
特殊情况参考结构设计要求。
B. 布局1. 根据结构图设置板框尺寸，按结构要素布置安装孔、接插件等需要定位的器件，并给这些器件赋予不可移动属性。
按工艺设计规范的要求进行尺寸标注。
2. 根据结构图和生产加工时所须的夹持边设置印制板的禁止布线区、禁止布局区域。
根据某些元件的特殊要求，设置禁止布线区。
3. 综合考虑PCB性能和加工的效率选择加工流程。
加工工艺的优选顺序为：元件面单面贴装——元件面贴、插混装（元件面插装焊接面贴装一次波峰成型）——双面贴装——元件面贴插混装、焊接面贴装。
4. 布局操作的基本原则A. 遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布局．B. 布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件．C. 布局应尽量满足以下要求:总的连线尽可能短，关键信号线最短;高电压、大电流信号与小电流，低电压的弱信号完全分开;模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分．D. 相同结构电路部分，尽可能采用“对称式”标准布局；E. 按照均匀分布、重心平衡、版面美观的标准优化布局；F. 器件布局栅格的设置，一般IC器件布局时，栅格应为50--100 mil,小型表面安装器件，如表面贴装元件布局时，栅格设置应不少于25mil。
电子电路工程师面试题及答案
电子电路工程师面试题及答案1.介绍一下你在电子电路设计方面的经验。
答：我在电子电路设计领域有8年的经验，曾参与过多个项目，其中包括设计和优化模拟电路、数字电路和混合信号电路。
2.请分享一个你成功解决复杂电路设计问题的案例。
答：在上一份工作中，我负责设计一款高性能放大器。
通过对信号链的分析和模拟，我成功解决了信噪比和失真率的问题，最终取得了出色的性能。
3.谈谈你在电源电路设计中的经验，如何解决电源稳定性和效率的平衡问题？答：在之前的项目中，我设计了一款具有自适应控制的开关电源，通过动态调整工作频率和电压，实现了在负载变化时的高效能稳定性。
4.你对EDA工具的熟悉程度如何，可以分享一下你常用的EDA 工具和其优势？答：我熟练使用CadenceVirtuoso和SPICE工具进行模拟和验证。
这些工具能够提供准确的电路仿真和分析，有助于优化设计并加速开发周期。
5.在电路设计中，如何处理电磁兼容性（EMC）问题？答：我在设计中采用分层布局、差分信号传输、滤波器等方法，以降低电磁辐射和提高系统的抗干扰能力。
曾成功将一个产品的EMC问题从初期设计阶段解决，确保了顺利的认证通过。
6.请详细说明一下你对FPGA（现场可编程门阵列）的了解，以及在项目中的应用经验。
答：我熟悉Xilinx和AlteraFPGA的设计和编程，并在一个项目中成功应用FPGA实现了高速数据处理，提高了系统的性能和灵活性。
7.你对数字信号处理（DSP）的理解如何，可以分享一个在项目中应用DSP的例子吗？答：我在数字滤波、信号调理等方面有深入研究。
在一个通信系统项目中，我使用DSP技术成功实现了复杂信号的提取和处理，提高了系统的抗干扰能力。
8.如何保证电路设计的可靠性和稳定性？答：我注重使用高质量的元器件，进行严格的温度和电压测试，并通过可靠性分析方法（如MTBF分析）评估电路寿命。
在一个医疗设备项目中，我确保了电路设计的高可靠性，符合行业标准。
硬件EMC设计规范
3、信号电路屏蔽罩的接地。
1
3
2
接地点选在放大器等输出端的地线上。 4、对电缆屏蔽层，L < 0.15λ时，一般均在输出端单点接地。L>0.15λ时，
则采用多点接地，一般屏蔽层按 0.05λ或 0.1λ间隔接地。混合接地时， 一端屏蔽层接地，一端通过电容接地。 5、对于射频电路接地，要求接地线尽量要短或者根本不用接线而实现接地。 最好的接地线是扁平铜编织带。当地线长度是λ/4 波长的奇数倍时， 阻抗会很高，同时相当λ/4 天线，向外辐射干扰信号。 6、单板内数字地、模拟地有多个，只允许提供一个共地点。 7、接地还包括应当用导线作电源ห้องสมุดไป่ตู้线、搭接等内容。
六、滤波 1、选择 EMI 信号滤波器滤除导线上工作不需要的高频干扰成份，解决高频 电磁辐射与接收干扰。它要保证良好接地。分线路板安装滤波器、贯通 滤波器、连接器滤波器。从电路形式分，有单电容型、单电感型、L 型、 π型。π型滤波器通带到阻带的过渡性能最好，最能保证工作信号质量。 一个典型信号的频谱：
存储器
模－数转换器 数－模转换器
低频数字 I/O 低频模拟 I/O
带状电缆连接器
1、 晶振尽可能靠近处理器 2、 模拟电路与数字电路占不同的区域 3、 高频放在 PCB 板的边缘，并逐层排列 4、 用地填充空着的区域
三、布线 1、电源线与回线尽可能靠近，最好的方法各走一面。 2、为模拟电路提供一条零伏回线，信号线与回程线数目之比小于 5：1。 3、针对长平行走线的串扰，增加其间距或在走线之间加一根零伏线。 4、手工时钟布线，远离 I/O 电路，可考虑加专用信号回程线。 5、关键线路如复位线等接近地回线。 6、为使串扰减至最小，采用双面＃字型布线。 7、高速线避免走直角。 8、强弱信号线分开。 四、屏蔽 1、屏蔽模型：
高速数字终端PDN的设计
532012年第14期责任编辑：陈雍君********************【摘要】文章针对目前高速数字终端中高速数字电路和高密度电路设计的现状，阐述了电磁兼容设计的三个关键问题，描述了它们共同的物理基础PDN （电源分配网络）的组成，提出通过采取去耦滤波方式，合理地选用滤波网络和元件设计出高速电路的PDN 网络，以满足高速数字终端PDN 网络对电磁兼容性的要求。
【关键词】高速数字终端 电磁兼容 PDN 网络1 概述目前，高速数字终端处理器的处理速度已经达到GHz 级别，几十GHz 的CPU 也即将实用化。
随着手持终端体积越来越小和功能越来越多，要求芯片的处理速度不断提升，芯片集成的器件密度和I/O 接口数量不断增加，电路板设计的密度也不断加大，随之而来的电磁兼容问题也就越来越严重和复杂。
高速数字终端设备的设计面临三个严峻的问题——信号完整性（SI ）、电源完整性（PI ）、电磁完整性（EMI ）。
信号完整性是要确保数字电路各芯片之间信号的准确传递；电源完整性是要确保通信设备各部分电路和芯片的可靠供电和噪声抑制；电磁完整性则是要确保PCB 板电路不干扰其他设备或不被其他设备所干扰。
这三个方面是相互关联的，三者协同设计的物理基础就是PDN （电源分配网络）的设计。
电磁兼容问题产生的原因主要有两个：一个是PDN 上的高频噪声，尤其是电源/地之间的高频噪声；另一个是高频信号回路产生的高次谐波分量，它们通过传导、辐射和耦合的方式传播影响。
为避免产生EMC 问题，除了合理选用数字电路和合理设计印制板外，还必须采取正确的去耦和滤波措施来消除因电磁兼容问题带来的影响。
与传统电磁兼容研究宏观电路电磁辐射为对象有所不同，本文研究的对象为PCB 板级的电磁兼容性问题，即在设计PDN 时，通过正确的去耦网络电路设计来解决电磁兼容问题。
2 数字噪声产生的原理数字电路输出和输入都为0/1状态信号，传输信号时IC 1必须对IC 2的输入进行充放电，由于充放电过程会产生剧烈的电流变化，造成电压的急剧变化，如果不能对其有效控制，及时将其减弱，这种变化就会产生能量辐射，形成高频噪声。
EMC知识总结
EMC知识总结电磁干扰(Electromagnetic Interference)，简称EMI，有传导干扰和辐射干扰两种。
传导干扰主要是电子设备产生的干扰信号通过导电介质或公共电源线互相产生干扰;辐射干扰是指电子设备产生的干扰信号通过空间耦合把干扰信号传给另一个电网络或电子设备。
为了防止一些电子产品产生的电磁干扰影响或破坏其它电子设备的正常工作，各国政府或一些国际组织都相继提出或制定了一些对电子产品产生电磁干扰有关规章或标准，符合这些规章或标准的产品就可称为具有电磁兼容性EMC(Electromagnetic Compatibility)。
电磁兼容性EMC 标准不是恒定不变的，而是天天都在改变，这也是各国政府或经济组织，保护自己利益经常采取的手段。
EMC标准及测试国际标准1、国际电工委员为IEC2、国际标准华组织ISO3、电气电子工程师学会IEEE4、欧盟电信标准委员会ETSI5、国际无线电通信咨询委员CCIR6、国际通讯联盟ITU6、国际电工委员会IEC有以下分会进行EMC标准研究-CISPR：国际无线电干扰特别委员会-TC77：电气设备(包括电网)内电磁兼容技术委员会-TC65：工业过程测量和控制国际标准化组织1、FCC联邦通2、VDE德国电气工程师协会3、VCCI日本民间干扰4、BS英国标准5、ABSI美国国家标准6、GOSTR俄罗斯政府标准7、GB、GB/T中国国家标准EMI测试1、辐射骚扰电磁场(RE)2、骚扰功率(DP)3、传导骚扰(CE)4、谐波电路(Harmonic)5、电压波动及闪烁(Flicker)6、瞬态骚扰电源(TDV)EMS测试1、辐射敏感度试验(RS)2、工频次次辐射敏感度试验(PMS)3、静电放电抗扰度(ESD)4、射频场感应的传导骚扰抗扰度测试(CS)5、电压暂降，短时中断和电压变化抗扰度测试(DIP)6、浪涌(冲击)抗扰度测试(SURGE)7、电快速瞬变脉冲群抗扰度测试(EFT/B)8、电力线感应/接触(Power induction/contact)EMC测试结果的评价A级：实验中技术性能指标正常B级：试验中性能暂时降低，功能不丧失，实验后能自行恢复C级：功能允许丧失，但能自恢复，或操作者干预后能恢复R级：除保护元件外，不允许出现因设备(元件)或软件损坏数据丢失而造成不能恢复的功能丧失或性能降低。
RS485接口EMC电路设计方案
RS485接口EMC电路设计方案一、原理图1. RS485接口6KV防雷电路设计方案图1 RS485接口防雷电路接口电路设计概述：RS485用于设备与计算机或其它设备之间通讯，在产品应用中其走线多与电源、功率信号等混合在一起，存在ＥＭＣ隐患。
本方案从EMC原理上，进行了相关的抑制干扰和抗敏感度的设计，从设计层次解决EMC问题。
2.电路EMC设计说明：（1） 电路滤波设计要点：L1为共模电感，共模电感能够对衰减共模干扰，对单板内部的干扰以及外部的干扰都能抑制，能提高产品的抗干扰能力，同时也能减小通过429信号线对外的辐射，共模电感阻抗选择范围为120Ω/100MHz ~2200Ω/100MHz，典型值选取1000Ω/100MHz；C1、C2为滤波电容，给干扰提供低阻抗的回流路径，能有效减小对外的共模电流以同时对外界干扰能够滤波；电容容值选取范围为22PF~1000pF，典型值选取100pF；若信号线对金属外壳有绝缘耐压要求，那么差分线对地的两个滤波电容需要考虑耐压；当电路上有多个节点时要考虑降低或去掉滤波电容的值。
C3为接口地和数字地之间的跨接电容，典型取值为1000pF， C3容值可根据测试情况进行调整；（2） 电路防雷设计要点：为了达到IEC61000-4-5或GB17626.5标准，共模6KV，差模2KV的防雷测试要求，D4为三端气体放电管组成第一级防护电路，用于抑制线路上的共模以及差模浪涌干扰，防止干扰通过信号线影响下一级电路；气体放电管标称电压VBRW要求大于13V，峰值电流IPP要求大于等于143A；峰值功率WPP要求大于等于1859W；PTC1、PTC2为热敏电阻组成第二级防护电路，典型取值为10Ω/2W；为保证气体放电管能顺利的导通，泄放大能量必须增加此电阻进行分压，确保大部分能量通过气体放电管走掉；D1~D3为TSS管（半导体放电管）组成第三级防护电路，TSS管标称电压VBRW 要求大于8V，峰值电流IPP要求大于等于143A；峰值功率WPP要求大于等于1144W；3.接口电路设计备注：如果设备为金属外壳，同时单板可以独立的划分出接口地，那么金属外壳与接口地直接电气连接，且单板地与接口地通过1000pF电容相连；如果设备为非金属外壳，那么接口地PGND与单板数字地GND直接电气连接。
EMC布线规则
一、地线设计在电子设备中，接地是控制干扰的重要方法。
如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。
电子设备中地线结构大致有系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等。
在地线设计中应注意以下几点：1.正确选择单点接地与多点接地在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。
当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。
当工作频率在1～10MHz 时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。
2.将数字电路与模拟电路分开电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。
要尽量加大线性电路的接地面积。
3.尽量加粗接地线若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。
因此应将接地线尽量加粗，使它能通过三位于印制电路板的允许电流。
如有可能，接地线的宽度应大于3mm.4.将接地线构成闭环路设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。
其原因在于：印制电路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。
二、电磁兼容性设计电磁兼容性是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能力。
电磁兼容性设计的目的是使电子设备既能抑制各种外来的干扰，使电子设备在特定的电磁环境中能够正常工作，同时又能减少电子设备本身对其它电子设备的电磁干扰。
1.选择合理的导线宽度由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的，因此应尽量减小印制导线的电感量。
pcb设计emc注意事项
pcb设计emc注意事项在PCB设计中，EMC（电磁兼容性）是一个非常重要的问题。
如果我们不遵守EMC的规则，可能会导致电磁干扰，影响系统的性能并且可能引起故障。
因此，我们需要注意以下几个方面来确保PCB设计的EMC符合标准。
1. 布局设计在PCB布局中，我们应该尽量避免信号线路过于密集、及时引出接地线和电源线。
尤其是高速信号线路，为了减少反射和串扰，需要增加地线和电源线的数量，保证足够的电容来滤波。
同时，我们需要遵守信号层和地层的交错设计原则，避免信号走线过长，避免线原本的混杂等问题。
2. 射频特性射频电路通常会存在连续谐振和杂波辐射等问题，具有射频特性的器件应按物理原理选择最合适的形状和布线方案，使得射频电路的电源和地线短而连续，并注意防止各种谐振和共振现象的产生。
3. 屏蔽为了防止EMC问题，我们需要在PCB设计过程中适当采用屏蔽措施。
通常是采用金属板或金属盖来屏蔽有害电磁波。
可以使用静电屏蔽材料，以带电荷浸润表面，将静电感应在外围进行分散。
屏蔽材料需要与地面、金属板或金属盖牢固连接，以形成一个封闭的电磁屏蔽环境。
4. 接地并非所有的接地都是完美的，因为各种类型的地电位将磁场成分转移到其它电路的环境中。
近年来，接地方案的选择尤为重要，选择合适的接地方法可以有效减少 PCB 设计的干扰和抗干扰性能。
5. 模拟和数字电路的分离在PCB设计中需要注意分离模拟和数字电路，并合理安排它们的布局。
分离可以避免数字信号对于高分辨率模拟电路的干扰，同时也提高了同步速度和减小噪音，提高调整范围。
需要注意的是，以上几点只是基本原则，具体操作上还应根据具体的电路原理图进行设计。
这些EMC注意事项，细节较多，涉及面还很大，需要进行系统的设计、仿真和优化。
在多年的EMC工作中，我们一直坚持勤奋学习，大力推进EMC技术研究和应用实践，分享数据和信息，积极开展国际合作，在全球范围内推动EMC技术的进步和应用发展。
RS485接口EMC电路设计方案
一、原理图1. RS485接口6KV防雷电路设计方案图1 RS485接口防雷电路接口电路设计概述：RS485用于设备与计算机或其它设备之间通讯，在产品应用中其走线多与电源、功率信号等混合在一起，存在ＥＭＣ隐患。
本方案从EMC原理上，进行了相关的抑制干扰和抗敏感度的设计，从设计层次解决EMC问题。
2.电路EMC设计说明：（1）电路滤波设计要点：L1为共模电感，共模电感能够对衰减共模干扰，对单板内部的干扰以及外部的干扰都能抑制，能提高产品的抗干扰能力，同时也能减小通过429信号线对外的辐射，共模电感阻抗选择范围为120Ω/100MHz~2200Ω/100MHz，典型值选取1000Ω/100MHz；C1、C2为滤波电容，给干扰提供低阻抗的回流路径，能有效减小对外的共模电流以同时对外界干扰能够滤波；电容容值选取范围为22PF~1000pF，典型值选取100pF；若信号线对金属外壳有绝缘耐压要求，那么差分线对地的两个滤波电容需要考虑耐压；当电路上有多个节点时要考虑降低或去掉滤波电容的值。
C3为接口地和数字地之间的跨接电容，典型取值为1000pF，C3容值可根据测试情况进行调整；（2）电路防雷设计要点：为了达到IEC61000-4-5或GB17626.5标准，共模6KV，差模2KV的防雷测试要求，D4为三端气体放电管组成第一级防护电路，用于抑制线路上的共模以及差模浪涌干扰，防止干扰通过信号线影响下一级电路；气体放电管标称电压VBRW要求大于13V，峰值电流IPP要求大于等于143A；峰值功率WPP要求大于等于1859W；PTC1、PTC2为热敏电阻组成第二级防护电路，典型取值为10Ω/2W；为保证气体放电管能顺利的导通，泄放大能量必须增加此电阻进行分压，确保大部分能量通过气体放电管走掉；D1~D3为TSS管（半导体放电管）组成第三级防护电路，TSS管标称电压VBRW要求大于8V，峰值电流IPP要求大于等于143A；峰值功率WPP要求大于等于1144W；3.接口电路设计备注：如果设备为金属外壳，同时单板可以独立的划分出接口地，那么金属外壳与接口地直接电气连接，且单板地与接口地通过1000pF电容相连；如果设备为非金属外壳，那么接口地PGND与单板数字地GND直接电气连接。
EMC仿真设计思路及方法介绍
电压波动和闪变测试
EMC
电缆辐射
辐射
电源骚扰测试 电场辐射免疫测试 磁场辐射免疫测试
快速瞬态电脉冲群猝发测试
EMS
传导
浪涌冲击测试 射频传导免疫测试
电压突降/波动测试
静电放电
静电放电测试
4
© 2017 ANSYS, Inc.
August 3, 2017
ANSYS UGM 2017
EMI/EMC 问题的难点
行业领域复杂
• 航空、航天、 船舶、汽车、 机车、通信、 消费电子……
研究对象繁多
• 复杂系统、 单机设备、 电源、PCB、 芯片封装……
频段覆盖广泛
• 低频、高频 • 频域、时域 • 模拟、数字
5
© 2017 ANSYS, Inc.
August 3, 2017
ANSYS UGM 2017
系统中电子部件众多
23
© 2017 ANSYS, Inc.
August 3, 2017
ANSYS UGM 2017
ANSYS EMC仿真平台
部件级
设备级
Maxwell
场路协同
Simplorer/Designer
场路协同
系统级
HFSS/Savant
开关电源
Q3D
电机
SIwave
场场链接
系统功能及传导
HFSS
场场链接
整车辐射 及屏蔽
17
© 2017 ANSYS, Inc.
August 3, 2017
ANSYS UGM 2017
白盒子
数据全面性： －具备系统内的所有影 响电性能的设备、部件 和互连结构的数据；
仿真目的： －全面分析和预测系统 电磁兼容性；
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1 高速数字电路设计 及EMC设计 2 目 录
1. 高速数字电路设计 ...........................................................................................................................5 1.1何谓高速数字信号？ .................................................................................................................. 5 1.2微带线、带状线的概念 .............................................................................................................. 5 1.2.1微带线（Microstrip） ...................................................................................................... 5 1.2.2带状线（Stripline） ......................................................................................................... 6 1.2.3经验数据 ........................................................................................................................... 6 1.2.4同轴线（coaxial cable） .................................................................................................. 6 1.2.5双绞线（twisted-pair cable） .......................................................................................... 7 1.2.6等间隔的电容负载的影响 ............................................................................................... 7 1.3 常见高速电路 ............................................................................................................................. 8 1.3.1 ECL（Emitter Coupled Logic）电路 .............................................................................. 8 1.3.2 CML（Current Mode Logic）电路 ................................................................................. 9 1.3.3 GTL（Gunning Transceiver Logic）电路 ..................................................................... 10 1.3.4 BTL（Backplane Transceiver Logic）电路................................................................... 10 1.3.5 TTL（Transistor Transistor Logic）电路 ...................................................................... 11 1.3.6 模数转换电路—线接收器 ............................................................................................ 12 1.4 常见电路匹配措施 ................................................................................................................... 12 1.4.1反射 ................................................................................................................................. 12 1.4.2终端匹配 ......................................................................................................................... 13 1.4.3始端匹配 ......................................................................................................................... 15 1.5 高速电路设计一般原则和调试方法 ....................................................................................... 16 1.5.1同步逻辑设计 ................................................................................................................. 16 1.5.2了解选用器件的输入、输出结构，选用恰当的匹配电路；在考虑节省功耗，电路 又能容许的情况下，可适当地引入失配。 .............................................................................. 19 1.5.3对极高速率（300MHz以上）的信号，一般建议选用互补逻辑，以降低对电源的要求。 .......................................................................................................................................... 19 1.5.4了解每一根高速信号电流的流向（电流环） ............................................................. 19 1.5.5信号的布线、电源和地层的分割，是否符合微带线、带状线的要求？高速信号要有回路地相配（不是屏蔽地） .............................................................................................. 19 1.5.6电源滤波 ......................................................................................................................... 19 1.5.7对很高速度的信号要估算其走线延迟。 ..................................................................... 19 1.5.8在满足速度要求的前提下，尽量选用工作速率低的器件。 ..................................... 19 1.5.9差分线尽量靠近走线 ..................................................................................................... 19 1.5.10测试方法：选择有50Ω输入的高速示波器，一般自制一个探头，测量点应尽量靠近所观察的位置或者需要该信号的实际位置。一般不建议测输出端的信号波形，与实际 3
使用的位置有一定差别。 ...................................................................................................... 19 1.5.11 ringing, crosstalk, radiated noise —— 数字系统的三种噪声 .................................... 19 1.5.12数字信号的绝大部分能量（功率谱密度）集中在fknee之内 ................................... 19 1.5.13 延时：FR4 PCB，outer trace: 140~180 ps/inch inner trace: 180 ps/inch .......... 20 1.5.14 集总参数与分布参数系统 .......................................................................................... 20 1.5.15 互感、耦合电容的作用（干扰） .............................................................................. 20 1.5.16 ECL电路的上升时间、下降时间的计算 .................................................................. 20 1.5.17 在数字系统中，耦合电容引起的串扰比起互感引起的串扰要小。 ...................... 21 1.5.18 传输通道包括器件封装、PCB布局、连接器，至少在fknee的范围内要有平坦的频响，以保证信号不失真，否则信号在收端可能会遇到上升时间劣化、过冲、振铃、lump等现象。 .................................................................................................................................. 21 1.5.19 阻容负载对电流变化的作用 ...................................................................................... 21 1.5.20 噪声容限（noise immunity）：以10H189器件为例 ................................................ 22 1.5.21 地反弹（ground bounce） ....................................................................................... 23 1.5.22 寄生电容Stray Capacitance的影响：对于高输入阻抗电路影响尤为严重 ........... 23 1.5.23 示波器探针的电气模型 .............................................................................................. 24 1.5.24 21:1探针： ................................................................................................................... 25 1.5.25 趋肤效应（skin effect）：在高频时导线表面附近的电流密度加大，而中心部分的电流密度减小。趋肤效应使得导线对高频信号的衰减增大。趋肤效应的频率与导体的材料有关。 .................................................................................................................................. 25 1.5.26 对低频信号，电流流经电阻最小的路径；对高频信号，回流路径的电感远比其电阻重要，高频电流流经电感最小的路径，而非电阻最小的路径。最小电感回流路径正好在信号导线的下面，以减小流出和流入电流通路间的环路面积。 .................................. 25 1.5.27 负载电容对上升时间的影响 ...................................................................................... 26 1.5.28 直流匹配和交流匹配的功耗比较 .............................................................................. 27 1.5.29 电源系统设计原则 ...................................................................................................... 27 1.5.30 TTL和ECL的混合系统要注意 ................................................................................. 27 1.5.31 电源线上的电磁辐射防护 .......................................................................................... 28 1.5.32 旁路电容的选取和安装： .......................................................................................... 28 1.5.33 连接器对高速系统的影响 .......................................................................................... 28 1.5.34 总线： .......................................................................................................................... 30