sigmadelta和多电平DAC专业技术
SigmaDelta ADC原理.ppt
现在，如果对噪声成型后的∑-△调制器输出进行数字滤 波，将有可能移走比简单过采样中更多的噪声。这种调制器 (一阶)在每两倍的过采样率下可提供9dB的SNR改善。
在∑-△调制器中采用更多的积分与求和环节，可以提 供更高阶数的量化噪声成形。例如，一个二阶∑-△调制器 在每两倍的过采样率可改善SNR 15dB。
q 1/ 2N
•若输入信号的最小幅度大于量化器的量化阶梯Q, 量化噪声的总功率是一个常数,与采样频率fs无关,
功率密度谱在0~fs/2的频带范围内均匀分布。
•量化噪声电平与采样频率成反比,提高采样频率, 可以降低量化噪声电平,而基带是固定不变的,因 而减少了基带范围内的噪声功率,提高了信噪比。
1 K
。如果直接使用
过采样方法使分辨率提高N位，必须进行 K 22N 倍过
采样。
为使采样速率不超过一个合理的界限，在Σ-ΔADC 中采用Σ-Δ调制器，利用反馈来改变量化噪声在0～ fs / 2 之间的平坦分布，使之成为增函数形式。
设Q为量化噪声，H(S)为模拟滤波器的传递函数，输 入信号为X，输出信号为Y，有
三、量化噪声整形
1、量化误差定义
ADC输入的模拟量是连续的，而输出的数字量是 离散的，用离散的数字量表示连续的模拟量，需要经 过量化和编码，由于数字量只能取有限位，故量化过 程会引入误差，量化误差也称量化噪声。
数字量用N位二进制数表示时最多可有 2N 个不同 编码。在输入模拟信号归一化为0～1之间数值的情 况下，对应输出码的一个最低有效位(LSB)发生变化 的最小输入模拟量的变化量为：
Y (X Y) / S Q
整理得
Y X /(S 1) QS/(S 1)
可见，当频率接近0时，（S→0），输出Y趋于X，且无噪声分量， 当频率增高时，X/(S+1)项的值减小，而噪声分量QS/(S+1)增加， 即Σ-△调制器对输入信号具有低通作用，对内部量化器产生的量
高性能sigmadelta调制器研究及实现
layout of modulator is designed in Virtuoso environment, and it is verified by Calibre.
When adding a sine wave with frequency of 20KHz and amplitude of 0.75V, the
图 1-2 ADC 的结构框图
Nyquist转换器指采样频率是信号频率两倍的转换器，其主要的特征是：采样速率 和转换速率相同。转换速率、分辨率和功耗是ADC中最为重要的性能指标，这三个指 标相互联系、相互制约，因此，很难用某一个指标来衡量ADC性能的好坏。有些文章 [3~4]提出了下述表达式：
FOM
Sigma Delta modulators and the design flow of high-performance modulators are firstly
provided, and then noise transfer function (NTF) of modulator is optimally designed,
application of mixed signal interfaces due to low sensitivity to analog component
imperfections and easy implementation in standard CMOS technologies.
In this thesis, the methodology of Top-Down design is adopted. Basic knowledge of
Noise transfer function
Macro-model
高精度SigmaDelta调制器的研究与设计
●
作品的内容。对本论文所涉及的研究工作做出贡献的其他个人和集
体，均已在文中以明确方式标明。本学位论文原创性声明的法律责任
由本人承担。
学位论文作者签名：
年月
日
南开大学学位论文使用授权书
Ｓｉｇｍａ．Ｄｅｌｔａ ｔｅｃｈｎｏｌｏｇｙ ａｒｅ ｉｎｔｒｏｄｕｃｅｄ ｂｙ ｃｏｍｐａｒｉｎｇ ｗｉｔｈ Ｎｙｑｕｉｓｔ ｒａｔｅ ａｎｄ ｏｖｅｒｓａｍｐｌｉｎｇ ｃｏｎｖｅｒｔｅｒ．Ｔｈｅｎ ａ ｎｅｗ Ｃａｓｃａｄｅｄ Ｓｉｇｍａ—Ｄｅｌｔａ ｍｏｄｕｌａｔｏｒ ｓｔｒｕｃｔｕｒｅ ｕｓｉｎｇ ｍｕｌｔｉ．ｂｉｔ ｑｕａｎｔｉｚｅｒｓ ｃｏｍｂｉｎｅｄ ｗｉｔｈ ｓｉｎｇｌｅ—ｂｉｔ ｆｅｅｄｂａｃｋ ｉｓ ｐｒｅｓｅｎｔｅｄ，ａｎｄ ｓｈｏｗｎ ｔｏ ｈａｖｅ ｓｅｖｅｒａｌ ｓｉｇｎｉｆｉｃａｎｔ ａｄｖａｎｔａｇｅｓ ｔｈａｔ ｍａｋｅ ｉｔ ｓｕｉｔａｂｌｅ ｆｏｒ ｈｉｇｈ ｒｅｓｏｌｕｔｉｏｎ ｏｐｅｒａｔｉｏｎ
ｃｏｎｖｅｒｔｅｒｓ（ＡＤＣ），ａｃｔｉｎｇ ａｓ ａ ｎｅｃｅｓｓａｒｙ ｂｒｉｄｇｅ ｂｅｔｗｅｅｎ ａｎａｌｏｇ ａｎｄ ｄｉｇｉｔａｌ ｗｏｒｌｄ，ａｒｅ ｔａｋｉｎｇ ａ ｍｏｒｅ ａｎｄ ｍｏｒｅ ｉｍｐｏｒｔａｎｔ ｐｏｓｉｔｉｏｎ．Ｈｉｇｈｅｒ ｓｐｅｅｄ ａｎｄ ｒｅｓｏｌｕｔｉｏｎ ａｒｅ ｕｒｇｅｎｔｌｙ ｄｅｍａｎｄｅｄ ｆｏｒ ｅｘｐｌｏｓｉｖｅ ｄｅｖｅｌｏｐｅｄ ｃｏｍｐｕｔｅｒｓ ａｎｄ ｗｉｒｅｌｅｓｓ ｃｏｍｍｕｎｉｃａｔｉｏｎ．
非公开学位论文，保密期限内不向外提交和提供服务，解密后提交和服务同公开论文。 论文电子版提交至校图书馆网站：ｈ０１／ｉｎｄｅｘ．ｈｔｍ。 本人承诺：本人的学位论文是在南开大学学习期间创作完成的作品，并已通过论文答辩； 提交的学位论文电子版与纸质本论文的内容一致，如因不同造成不良后果由本人自负。 本人同意遵守上述规定。本授权书签署一式两份，由研究生院和图书馆留存。
Sigma-Delta-ADC基础知识
Rev.A, 10/08, WK
Page 1 of 12
MT-022
SAMPLING CLOCK ANALOG INPUT + –
∑
DIGITAL OUTPUT
(A) DELTA MODULATIONG CLOCK ANALOG INPUT + – N-BIT FLASH ADC
MT-022 指南
ADC架构III：Σ- 型ADC基础
作者：Walt Kester 简介 Σ- 型ADC是现代语音频带、音频和高分辨率精密工业测量应用所青睐的转换器。高度数 字架构非常适合现代细线CMOS工艺，因而允许轻松添加数字功能，而又不会显著增加成 本。随着此转换器架构的广泛使用，了解其基本原理显得非常重要。 由于该主题长度较长，Σ- 型ADC需要分为两个教程MT-022和MT-023来讨论。本教程 (MT-022)首先讨论Σ- 的历史和过采样、量化噪声整形、数字滤波以及抽取的基本概念。 而教程MT-023讨论的是与Σ- 相关的较高级主题，包括空闲音、多位Σ- 型ADC、多级噪 声整形Σ- 型ADC (MASH)、带通Σ- 型ADC以及一些应用示例。 历史展望 Σ- 型ADC架构源自脉冲码调制(PCM)系统的早期研发阶段，尤其是那些与称为“ 调制”和 “差分PCM”的传输技术相关的。(在参考文献1中，Max Hauser非常清楚地描述了Σ- 型ADC 的历史和概念。) 调制最初由法国ITT实验室的E. M. Deloraine、S. Van Mierlo和B. Derjavitch于1946年发明(参考文献2、3)。 其原理在数年之后由荷兰的飞利浦实验室“重新发现”。该实验室的工程师于1952年和1953 年发表了一位和多位概念的首次大型研究结果(参考文献4、5)。1950年，美国贝尔电话实 验室的C. C. Cutler申请了一项关于差分PCM的重要专利，其中也涵盖了相同的重要概念 (参考文献6)。 调制和差分PCM的重要驱动力是通过传输连续样本之间的数值变化( )而非真实样本自 身，以实现更高的传输效率。 在 调制中，模拟信号通过1位ADC(比较器)进行量化，如图1A所示。比较器输出由1位 DAC转回为模拟信号，并在通过积分器后从输入中减去。模拟信号波形的传送方式如下： "1"表示自上次采样后出现正偏移，而"0"则表示自上次采样之后出现负偏移。
delta-sigma adc原理
delta-sigma adc原理Delta-Sigma ADC是一种常用的模数转换器，其原理基于Δ-Σ调制（Delta-Sigma Modulation）。
它应用广泛，特点是可实现高分辨率、低失真和高动态范围的模数转换。
1.简介Delta-Sigma ADC是将模拟信号转换为数字信号的一种技术。
它使用增量调制技术将输入信号转换为脉冲序列，再通过积分器形成模拟信号。
然后通过数字滤波器对模拟信号进行滤波，最后得到输出数字信号。
2.增量调制增量调制是Delta-Sigma ADC的核心部分。
它通过比较输入信号与量化器输出信号的差值，生成Δ-Σ调制的输出脉冲序列。
在增量调制中，使用一个比较器将输入信号与量化器输出信号进行比较。
当输入信号大于量化器输出信号时，比较器输出1；当输入信号小于量化器输出信号时，比较器输出-1。
这样，通过不断比较输入信号与量化器输出信号，就可以得到Δ-Σ调制的输出脉冲序列。
3.积分器在增量调制过程中，由于比较操作是离散的，会导致增量调制的输出脉冲序列带有高频成分。
为了消除这些高频成分，需要使用积分器将输出脉冲序列转换为模拟信号。
积分器通过对输出脉冲序列进行积分，得到与输入信号相关的模拟信号。
积分器可以使用电容器和运算放大器等元件来实现。
4.数字滤波器模拟信号经过积分器转换为数字信号后，仍然存在一些高频噪声。
为了滤除这些噪声，需要使用数字滤波器对数字信号进行滤波。
最常用的数字滤波器是低通滤波器，可以通过抽取和重插值的方式实现。
5.数据处理通过数字滤波器滤波后得到的输出数字信号可以用于后续的数据处理。
可以对其进行采样、量化和编码等操作，以得到最终的数字输出结果。
6.优势Delta-Sigma ADC具有以下优势：-高分辨率：通过增量调制和数字滤波器，可以实现较高的分辨率。
-低失真：增量调制和数字滤波器的特性可以降低噪声和失真。
-高动态范围：Delta-Sigma ADC可以实现比较大的动态范围，适用于高精度应用场景。
低速高精度Sigma-Delta调制器的研究与设计
低速高精度Sigma-Delta调制器的研究与设计摘要：在科技的不断发展中，数字信号处理在现代电子系统中扮演着重要的角色。
而Sigma-Delta调制器作为一种常用的调制技术，其低速高精度的特点使其在音频设备、传感器等领域得到广泛应用。
本文将对低速高精度Sigma-Delta调制器的研究与设计进行探讨。
关键字：Sigma-Delta调制器；低速；高精度前言Sigma-Delta调制器是一种常用的数字信号处理器件，通过高速采样和数字滤波的方式实现高精度的信号处理与转换。
在低速高精度应用中，Sigma-Delta调制器具有独特的优势，被广泛应用于医疗、通讯等领域。
通过设计低速高精度Sigma-Delta调制器，满足硅微机械陀螺接口模块设计要求。
1 Sigma-Delta调制器的原理Sigma-Delta调制器的技术支持包括两种，一种是过采样技术，另一种是噪声整形技术。
使用过采样技术，模数转换器的信噪比得到较好的改善。
噪声整形技术是通过处理滤波，将频谱上面的噪声分布进行改变，把带内量化噪声分离至带外高频段处，以促进系统信噪比、精度的提升[1]。
Sigma-Delta调制器的核心是一个比较器和一个积分器。
通过不断地对输入信号进行采样和积分，实现了对信号的高精度还原。
该调制器通过负反馈的方式，不断调整输出信号，使其尽可能接近输入信号。
Sigma-Delta调制器的输出信号是一个高频脉冲串，该脉冲串的平均值与输入信号的幅值成正比。
通过低通滤波器对输出信号进行滤波，可以得到与输入信号几乎完全一致的模拟信号。
Sigma-Delta调制器的主要优点是高精度和低成本。
它可以实现高达24位的模数转换精度，并且在集成电路中可以实现。
此外，该调制器对于非线性和噪声具有较高的容忍度，能够有效地提高系统性能。
2低速高精度Sigma-Delta调制器的设计2.1设计原理Sigma-Delta调制器的设计原理主要包括两个关键步骤：过采样和数字滤波。
使用SigmaDeltaADC时容易被忽略的问题
使用SigmaDeltaADC时容易被忽略的问题最近见到不少帖子说，SigmaDelta型ADC不稳定。
其实大多数不是ADC的问题。
而是没有深刻理解SigmaDelta型ADC的原理和内部结构。
∑－△型ADC是一类利用过采样原理来扩展分辨率的模数转换器件，从原理上看，∑－△型ADC利用非常低分辨率的ADC(一般1bit)的ADC通过高速过采样，得到码流后量化得到数字量。
因为1bit ADC 就是一个比较器，1bitDAC也可以用模拟开关来实现；加之滤波和量化工作也是全数字实现的，所以∑－△型ADC更像是数字器件而不是模拟器件。
这最大可能的避免了模拟电路的漂移、批次性问题。
因此∑－△型ADC可以很容易达到高精度和高分辨率。
下面看图4.2：一个带锁存的比较器作为1bitADC，其输出码流分2路，一路给数字滤波和量化用，另一路反馈到减法器。
积分器的作用就是对减法器后的输入信号求平均。
关于∑－△调制和过采样的原理，很多教科书都是搬弄一大堆的公式和定理，证明码流平均值正比输入电压就了事。
没有让读者真正理解，害了不少人。
我觉得，从大家都熟悉的运放负反馈虚短路的知识，很容易理解∑－△调制的原理。
图4.2的整个环路构成典型的负反馈，那么由反馈理论可知，只要比较器（相当于运放）的开环增益足够大，A点会非常接近0V（虚地），即DAC的码流平均值（积分器就是求平均）一定会非常接近输入信号Vin／Vref的值。
数字滤波和量化器功能就是一低通滤波器，就是将码流的平均值（低频量）取出作为ADC转换结果。
上面分析了∑－△型ADC的基本原理。
在实际的∑－△型ADC芯片中，都采用开关电容电路来实现输入、减法器、积分器、基准切换功能。
这样便于纯数字方法实现。
很多∑－△型ADC内置可编程增益放大器（PGA），非常方便与电桥、热电偶等微弱信号传感器连接。
PGA 的实现其实也是靠改变开关电容采样、积分与读出的速度比来实现的，仍然是纯数字电路实现，不存在运算放大器的漂移、失调、上下轨等问题。
SIGMA-DELTA DAC板的设计技术
SIGMA-DELTA DAC板的设计技术
傅菊英;谭永青
【期刊名称】《声学与电子工程》
【年(卷),期】2000()2
【摘要】介绍了一种新型的ＤＡＣ板──ＳＩＧＭＡ－ＤＥＬＴＡＤＡＣ的设计技术，给出了ＤＡＣ板的设计原理框图，详细叙述了ＳＩＧＭＡ－ＤＥＬＴＡＤＡＣ的硬件设计及软件调试结果。
【总页数】4页(P22-24)
【关键词】数模变换;电路设计;声呐;DAC板
【作者】傅菊英;谭永青
【作者单位】第七一五研究所
【正文语种】中文
【中图分类】U666.7;TN702
【相关文献】
1.A low-power triple-mode sigma-delta DAC for reconfigurable （WCDMA/ TD-SCDMA/GSM） transmitters [J], 邱东;易婷;洪志良
2.24-bit Low-Power Low-Cost Digital Audio Sigma-Delta DAC [J], LIU Yuyu; GAO Jun; YANG Xiaodong
3.低功耗小面积Sigma-Delta DAC数字电路的设计与研究 [J], 马彩彩;焦继业;郝振和
4.24-bit Low-Power Low-Cost Digital Audio Sigma-Delta DAC [J], 刘渝瑜;
高峻;杨晓东
5.一种带有DAC失配整形的高精度Sigma-Delta调制器 [J], 刘铭扬;王小松;刘昱因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
sigma-delta 和多电平DAG技术作者: 日期:采用习3和多电平DAC 技术提高音频DAC 信号输出质量采用》3转换技术的音频数字/模拟转换器（DAC ）产品投放市场已有一段时间了，设计人员一 直都在尝试着在不增加产品成本的基础上有效地提咼产品的声音质量。
本文介绍的吝3调制 和多电平DAC 技术能够有效地提高音频DAC 的声音质量。
在音频DAC 中采用2- 3技术很常见，而 Wolfson 微电子公司采用二元加权 DAC 单元阵列 对该技术作了重大改进， 在不增加成本的情况下可以显著提高音乐质量， 这些单元的数量正比于DAC 的比特数。
音频DAC 一般由四个处理部分组成。
首先所输入的音频数据需要经过内插滤波器滤除带外 噪声，然后利用 2- 3调制器对滤除后的数据进行处理，生成的数据比特流由 D/A 单元转换成模拟信号。
最后这些模拟信号通过一个模拟滤波器重现最初的音乐信号（见图1）。
设计一个16比特到24比特的非 2 3 DAC 具有一定困难, 其优点是带外噪声特别低。
但是，如果该转换器处理音频 信号时其工作速率较低（接近于信号的奈奎斯特采样率 ）,如44.1kHz 和48kHz ，则其输出频谱将包含很强的镜像分量。
通过采用内插滤波器来提高 采样率，可以消除这种镜像分量。
最初基于3- 2调制器的音频 DAC 主要是单比特的设计。
由于只需要实现两种电平，任何再 生电平中的误差都会表现为增益与偏差误差，而不会影响整个系统的线性度和噪声性能。
在使用单比特D/A 情况下，滤波器必须能够将这个脉冲串转换成实际的模拟波形，该功能 并不容易实现。
另外，单比特D/A 对时钟抖动比较敏感（见图2），过采样时钟转换中的抖动会直接导致数模转换误差，从而增加了系统噪声，降低 音频D/A 输出的声音质量。
多电平DAC 与3-2调制器结合最近，将多电平DAC 与3-2调制器结合使用的例子越来 越普遍，这种多电平 D/A 具有适当数量的输出电平，能 改进带外噪声与信号质量。
由于系统高频段具有非线性 特点，带外噪声会产生音频段分量，影响系统性能。
多比特2-3 DAC 一般采用多个双电平 D/A 组成（如图3所示）。
对所有输出信号求和得到模拟输出信号， 另外，还有一个量化器用来选择合适的 D/A输出组合以得到良好的线性度，使 D/A 输出信号更接近模拟信号，对输出信号的有效滤波也相对容易。
采用多比特 D/A 还能减少器件对时钟抖动的敏感度，从而能获得更好的音频信号质量。
F- QE MVII ： " * Ail :总■丄 J r通过使用内插滤波器可以衰减PCM输入信号镜像分量，并提高其采样频率。
为了减少所用电平数量，这种高采样率信号需要经过3-工调制。
虽然这样会引入额外的量化噪声，但采用5-工调制器反馈环路能保证进入音频段的噪声非常小。
如果3-X调制器产生的是一个单比特输出信号，那么该信号就会随即直接馈入单比特D/A中。
因此，最好在5工输出部分保持若干比特的裕量，这样可以显著降低带外噪声。
如果采用传统的多比特DAC ,那么任何再生模拟电平的误差都会导致带内噪声和失真，从而在模拟分量上产生偏差。
为了克服这个问题，需要对多比特信号作进一步处理，即把它分解成许多独立的5工调制信号，将这些信号的输出相加得到最终的输出信号。
该过程称为动态单元匹配（DEM）过程，它能减轻对D/A单元的匹配精度要求。
每个独立信号都具备单比特5工调制信号的特性，双电平DEM系统的输出可以用来控制D/A单元的选择。
双电平信号加上D/A单元可以看作是一个双电平DAC，所有双电平DAC输出的总和就是一个完整D/A系统的输出。
大多数这种多电平D/A方案采用相同的加权单元。
例如，一个5比特转换器可能就有31或32个单元。
常用的DEM方案仅对相同加权单元有效，该方案能限制比特的数量，而不会出现控制单元数量变得无法管理的情况。
下面将讨论在不增加大量控制信号的条件下增加D/A电平数量的方法。
增加D/A电平数量我们曾经设计过一款数字滤波器，其性价比较好并具有数据信号通路，包括多比特吝5调制器。
调制器的设计可以自由选择吝5调制器的阶数、多比特D/A的比特数、所用DEM方案的类型和用于实现D/A本身的模拟器件设计。
信号的完整路径如下：首先进入串行音频接口，然后通过数字滤波器进入X- 5调制器，最后通过多比特D/A DEM方案。
信号通过完整信号路径后采用Wolfson公司的建模工具进行仿真。
这些建模工具采用C++编写，因此仿真速度很快。
这一点非常重要，能保证在可接受的时间范围内执行电路性能判断的仿真操作。
一般情况下，为了产生信噪比-幅度的扫描图表，需要运行数千次时域仿真操作，每一步仿真都需要计算信噪比值。
而采用一般的数字仿真工具进行同样的操作所用时间是不可思议的。
这些仿真的精度等级是一比特，采用的电路模型非常接近于芯片的门级模型。
这种仿真允许将仿真结果结果收集起来，随后与实际的电路门级实现进行比较。
在C++模型级完成了数字处理单元的设计后，就可以实现门级电路了。
根据具体电路功能，一般混合采用Verilog和原理图级为主的设计方法。
在门级电路实现后就可以进行综合和产生门级网表，接着采用商用Verilog（或类似产品）仿真工具仿真网表，仿真结果再与从C++模|«目5—*3常型产生的仿真输出逐比特比较。
这些数字仿真包括用于开关电容D/A功能的模型，因此允许进行从串行输入音频数据直到模拟输出波形的全芯片仿真。
模拟电路常采用Spice类工具进行仿真，因此需要将数字仿真的结果转换成Spice格式的分段线性波形，然后再作为输入数据提交给模拟电路的Spice网表。
一般情况是对最大频率的满幅正弦波进行时域仿真，然后对仿真输出的模拟波形进行傅里叶分析以检查失真情况。
执行这些端到端仿真的最大优点在于能仿真到芯片上的每根线、每个连接、每个门和晶体管，因此能把芯片顶层布线失误可能性降至最低，从而得到期望的最佳性能。
另外，还可以采用一些专门技术来改善由于采用多电平D/A和低阶调制器而造成的负面影响。
以下是有关这方面的讨论。
所有DEM技术的原理都是将某个数字输入序列分解成多个输出序列，并用来驱动多个相应的DAC，然后将这些D/A 输出相加得到模拟输出，如图1所示。
在每个采样瞬间这些输出序列的和与输入序列相等。
每个输出信号只能表现为两种电平，因此可K9 SWMJJ以用来判断某个D/A单元的使用状态。
这种双电平信号的频谱与输入信号相反，在低频端只有少量的能量。
这样, 当D/A单元与标称值存在偏差时可以降低低频端误差，线性度得到较大的改善，因为对于任何特殊的输入组值，可以预先控制不用某些D/A单元，对于任何输入序列来说，系统中每个D/A单元所用的频率是大致相同的。
Wolfson公司的新方法能够解决越来越高的电路复杂性与传统DEM方案中多比特D/A的比特数的问题。
在相等加权模式中，D/A单元的数量是以比特数的2次幕增长，但Wolfson公司采用的是二元加权D/A单元阵列，D/A单元数量的增长正比于DAC的比特数。
很明显，当D/A单元采用二元加权值时就不能再使用传统DEM方案，而必须采用另外一种解决方案。
这里提供一种包含有层叠二元加权阵列形式的矢量耦合吝3调制器的解决方案，该多比特阵列中的每一段都是由一对单比特环路组成。
因此，多比特二元加权阵列中的每个比特包含有一对单比特DAC，每个噪声信号都经过第一阶单比特调制器整形。
此时，D/A单元的总数量是2Xn，这里的n表示多比特D/A中的比特数。
二元加权阶段的噪声整形功能能够调整由二元加权阵列中电容不匹配而引起的噪声，因此能够最大限度地避免带内性能的下降。
为了进一步降低带外噪声，要将DAC配置成开关电容滤波器。
多级D/A和滤波器组合的另外一个优点是采样点之间的输出变化很小，从而降低了对时钟抖动的敏感性。
DAC性能评价图4和图5给出了对DAC的测试结果。
图5是不带片外滤波器的宽带输出信号频谱，从图中可以看出，8F s(384kHz)处的镜像分量有较大衰减，这是由于采用了线性内插滤波器而不是采样保持。
典型的音频D/A参数包括在满幅度信号和动态范围（如-60dB的输入信号）下的信号与噪音加失真之比（SINAD）。
这几个数据并不能用于推断器件在输入信号下的性能，也不能显示出误差信号是否与正常信号（谐波）相关，是否具有类似噪声的属性，或者是否集中在与理想信号频率（音调）无关的某些频率点上。
理想情况下误差信号应该类似于噪声，并具有不随输入改变的一些特性。
由于人耳能轻易地从背景噪声中分辨出音乐，因此必须避免产生音调类误差信号。
背景噪声相对扫描交流电平的曲线图能说明背景噪声电平变化时产生的音调性问题。
大多数DEM文章都包含有大量的SNR-信号电平图，从这些图中通常可以看出，大多数信号变坏的情况发生在输入电平为-60dB的时候，但都没有说明原因。
然而，如果采用直流扫描先确定含有较大噪声的输入范围，那么就有可能跟踪并改善甚至消除噪声源。
采用慢速扫描直流电平并测量带内交流噪声功率，此方法比采用扫描交流幅值更能说明问题。
理想的扫描结果是一条平直的线条，显示噪声特性与信号电平无关。
然而，由于存在单元匹配误差的问题，在特定直流电平附近会产生较大的峰值，这些峰值有效地指示出所用特殊类型的动态单元匹配信息，以及任何抖动产生的作用。
在确定了较差性能的区域后，通过仿真或测量等步骤是可以提高性能。
通常在中值附近区域性能会明显降低，这是由3-工调制器或DEM系统中形成的循环模式决定的。
当没有直流输入时，调制器可能是空闲，表现为0和1两种码的交替，如0、1、0、1、0、1、0、1等。
当加入一个很小的正直流偏置后，输出序列中可能会出现更多的1码。
如果直流偏置足够小，并且系统由于抖动而不能完全随机时，这些1码可能以几乎规律性的间隔时间出现，从而产生一种新的音调。
当直流电平值增加时，1码会更频繁地出现，结果会提高这种音调的频率和功率。
进一步提高电平值则会使这种音调频率高出可测量的带宽范围（通常为20kHz），从而能改善带内的噪声与音频功率。
这种现象是对称发生的，以中值为中心的两边会出现噪声带。
通常在-60dB处性能的降低比较明显，这是因为在这个电平点正弦信号的峰值会在较差性能区域有所下降。
强信号在噪声频带中占据较少的时间，而弱信号在中值附近的一对噪声频带之间几乎是零。
带内噪声调制测试非常耗时，数百个甚至上千个点需要确认是否满足所有性能要求。
因此，这种方法非常适合于器件评估和性能描述，但不适用于生产测试。
另外，它也适用于不同DEM方法的比较以及仿真抖动效应。
类似的测试技术也可以应用于S-S A/D转换器。
图6是对WM8740进行直流扫描的结果。