I2C总线协议中文版
i2c总线协议(中文版pdf)
I2C总线规范目录1序言 (3)1.1 版本1.0-1992 (3)1.2 版本2.0-1998 (3)1.3 版本2.1-2000 (3)1.4 购买Philips的I2C总线元件 (3)2I2C总线使设计人员和厂商都得益 (3)2.1 设计人员的得益 (4)2.2 厂商的得益 (5)3介绍I2C总线规范 (6)4I2C总线的概念 (6)5总体特征 (7)6位传输 (7)6.1 数据的有效性 (7)6.2 起始和停止条件 (8)7传输数据 (9)7.1 字节格式 (9)7.2 响应 (9)8仲裁和时钟发生 (10)8.1 同步 (10)8.2 仲裁 (10)8.3 用时钟同步机制作为握手 (11)97位的地址格式 (12)107位寻址 (13)10.1 第一个字节的位定义 (13)10.1.1 广播呼叫地址 (14)10.1.2 起始字节 (15)10.1.3 CBUS的兼容性 (16)11标准模式I2C总线规范的扩展 (16)12快速模式 (17)13Hs模式 (17)13.1 高速传输 (17)13.2 Hs模式的串行数据传输格式 (19)13.3 从F/S模式切换到Hs模式以及返回 (20)13.4 低速模式中的快速模式器件 (21)13.5 串行总线系统的混合速度模式 (21)13.5.1 在混合速度总线系统中的F/S模式传输 (22)13.5.2 在混合速度总线系统中的Hs模式传输 (22)13.5.3 混合速度总线系统中电桥的时序要求 (24)1410位寻址 (24)14.1 头两个字节位的定义 (24)14.2 10位寻址的格式 (24)14.3 广播呼叫地址和10位寻址的起始字节 (26)15I/O级和总线线路的电气规范和时序 (26)15.1 标准和快速模式器件 (26)15.2 Hs模式器件 (28)16I2C总线器件到总线线路的电气连接 (30)16.1 标准模式I2C总线器件电阻R p和R S的最大和最小值 (31)17应用信息 (33)17.1 快速模式I2C总线器件的斜率控制输出级 (33)17.2 快速模式I2C总线器件的开关上拉电路 (34)17.3 总线线路的配线方式 (34)17.4 快速模式I2C总线器件电阻R p和R S的最大和最小值 (35)17.5 Hs模式I2C总线器件的电阻R p和R S的最大和最小值 (35)18F/S模式I2C总线系统的双向电平转换器 (35)18.1 连接逻辑电平不同的器件 (36)18.1.1 电平转换器的操作 (36)19Philips提供的开发工具 (37)20支持的文献 (37)1序言1.1 版本1.0-19921992 I2C总线规范的这个版本有以下的修正• 删除了用软件编程从机地址的内容因为实现这个功能相当复杂而且不被使用• 删除了低速模式实际上这个模式是整个I2C总线规范的子集不需要明确地详细说明• 增加了快速模式它将位速率增加4倍到达400kbit/s快速模式器件都向下兼容即它们可以在0~100kbit/s的I2C总线系统中使用• 增加了10位寻址允许1024个额外的从机地址• 快速模式器件的斜率控制和输入滤波改善了EMC性能注意100kbit/s的I2C总线系统或100kbit/s器件都没有改变1.2 版本2.0-1998I2C总线实际上已经成为一个国际标准在超过100种不同的IC上实现而且得到超过50家公司的许可但是现在的很多应用要求总线速度更高电源电压更低这个更新版的I2C总线规范满足这些要求而且有以下的修正• 增加了高速模式Hs模式它将位速率增加到3.4Mbit/s Hs模式的器件可以和I2C总线系统中快速和标准模式器件混合使用位速率从0~3.4Mbit/s• 电源电压是2V或更低的器件的低输出电平和滞后被调整到符合噪声容限的要求而且保持和电源电压更高的器件兼容• 快速模式输出级的0.6V 6mA要求被删除• 新器件的固定输入电平被总线电压相关的电平代替• 增加了双向电平转换器的应用信息1.3 版本2.1-2000I2C总线规范的V2.1版有以下微小的修改• 在Hs模式的重复起始条件后可以延长时钟信号SCLH见13.2节的图2225和32• Hs模式中的一些时序参数变得更随意见表6和表71.4 购买Philips的I2C总线元件购买Philips的I2C元件同时传递了一个在Philips的I2C专利下在I2C系统使用元件使系统符合由Philips定义的I2C规范的许可证2I2C总线使设计人员和厂商都得益在消费者电子电讯和工业电子中看上去不相关的设计里经常有很多相似的地方例如几乎每个系统都包括• 一些智能控制通常是一个单片的微控制器• 通用电路例如LCD驱动器远程I/O口RAM EEPROM或数据转换器• 面向应用的电路譬如收音机和视频系统的数字调谐和信号处理电路或者是音频拨号电话的DTMF发生器为了使这些相似之处对系统设计者和器件厂商都得益而且使硬件效益最大电路最简单Philips开发了一个简单的双向两线总线实现有效的IC之间控制这个总线就称为Inter IC或I2C总线现在Philips 包括超过150种CMOS和双极性兼容I2C总线的IC可以执行前面提到的三种类型的功能所有符合I2C 总线的器件组合了一个片上接口使器件之间直接通过I2C总线通讯这个设计概念解决了很多在设计数字控制电路时遇到的接口问题下面是I2C总线的一些特征• 只要求两条总线线路一条串行数据线SDA一条串行时钟线SCL• 每个连接到总线的器件都可以通过唯一的地址和一直存在的简单的主机从机关系软件设定地址主机可以作为主机发送器或主机接收器• 它是一个真正的多主机总线如果两个或更多主机同时初始化数据传输可以通过冲突检测和仲裁防止数据被破坏• 串行的8位双向数据传输位速率在标准模式下可达100kbit/s快速模式下可达400kbit/s高速模式下可达3.4Mbit/s• 片上的滤波器可以滤去总线数据线上的毛刺波保证数据完整• 连接到相同总线的IC数量只受到总线的最大电容400pF限制图1是两个I2C总线应用的例子2.1 设计人员的得益符合I2C总线的IC允许系统设计快速向前推进直接从功能结构图到原型此外由于它们直接剪贴到I2C总线没有任何额外的外部接口所以允许简单地通过从或者向总线剪贴或不剪贴IC 来修改或升级原型系统符合I2C总线的IC还有一些功能特别吸引设计人员• 结构图的功能模块与实际的IC对应设计快速从结构图向最后的原理图推进• 不需要设计总线接口因为I2C总线接口已经集成在片上• 集成的寻址和数据传输协议允许系统完全由软件定义• 相同类型的IC经常用于很多不同的应用• 由于设计人员快速熟悉了用兼容I2C总线的IC表示经常使用的功能模块使设计时间减少• 在系统中增加或删除IC不会影响总线的其他电路• 故障诊断和调试都很简单故障可被立即寻迹• 通过聚集一个可再使用的软件模块的库减少软件开发时间除了这些优点外符合I2C总线的CMOS IC还向设计者在特别吸引的可移植装置和电池供电系统方面提供了特殊的功能它们都有• 极低的电流消耗• 抗高噪声干扰• 电源电压范围宽• 工作的温度范围广图1 I2C应用的两个例子a高性能的高度集成电视b DECT无绳电话基站2.2 厂商的得益符合I2C总线的IC不只帮助了设计者它们也使设备厂商得到很多益处因为• 简单的两线串行I2C总线将互联减到最小因此IC的管脚更少而且PCB的线路也减少结果使PCB更小和更便宜• 完全完整的I2C总线协议不需要地址译码器和其他胶合逻辑• I2C总线的多主机功能允许通过外部连接到生产线快速测试和调整最终用户的设备• 符合I2C总线的IC提供SO小型VSO超小型以及DIL封装甚至减少了IC的空间要求这些只是一些益处另外兼容I2C总线的IC通过允许简单地构造设备变量和保持设计是最新的简易升级功能增加了系统设计的灵活性这样整个装置系列可以围绕一个基本的模型开发新设备的升级或者功能增强的模型即扩展的存储器远程控制等等可以简单地通过剪贴相应的IC到总线上产生如果需要更大的ROM只需要从我们广泛的IC中选择一个有更大ROM的微控制器就可以了由于新的IC要取代旧的增加新功能到装置或者提升它的性能只要简单地从总线上移去过时的IC然后换上它的后续IC 就可以了3介绍I2C总线规范对于面向8位的数字控制应用譬如那些要求用微控制器的要建立一些设计标准• 一个完整的系统通常由至少一个微控制器和其他外围器件例如存储器和I/O扩展器组成• 系统中不同器件的连接成本必须最小• 执行控制功能的系统不要求高速的数据传输• 总的效益由选择的器件和互连总线结构的种类决定产生一个满足这些标准的系统需要一个串行的总线结构尽管串行总线没有并行总线的数据吞吐能力但它们只要很少的配线和IC连接管脚然而总线不仅仅是互连的线还包含系统通讯的所有格式和过程串行总线的器件间通讯必须有某种形式的协议避免所有混乱数据丢失和妨碍信息的可能性快速器件必须可以和慢速器件通讯系统必须不能基于所连接的器件否则不可能进行修改或改进应当设计一个过程决定哪些器件何时可以控制总线而且如果有不同时钟速度的器件连接到总线必须定义总线的时钟源所有这些标准都在I2C总线的规范中4I2C总线的概念I2C总线支持任何IC生产过程NMOS CMOS双极性两线――串行数据SDA和串行时钟SCL线在连接到总线的器件间传递信息每个器件都有一个唯一的地址识别无论是微控制器LCD驱动器存储器或键盘接口而且都可以作为一个发送器或接收器由器件的功能决定很明显LCD驱动器只是一个接收器而存储器则既可以接收又可以发送数据除了发送器和接收器外器件在执行数据传输时也可以被看作是主机或从机见表1主机是初始化总线的数据传输并产生允许传输的时钟信号的器件此时任何被寻址的器件都被认为是从机表1 I2C总线术语的定义术语描述发送器发送数据到总线的器件接收器从总线接收数据的器件主机初始化发送产生时钟信号和终止发送的器件从机被主机寻址的器件多主机同时有多于一个主机尝试控制总线但不破坏报文仲裁是一个在有多个主机同时尝试控制总线但只允许其中一个控制总线并使报文不被破坏的过程同步两个或多个器件同步时钟信号的过程I2C总线是一个多主机的总线这就是说可以连接多于一个能控制总线的器件到总线由于主机通常是微控制器让我们考虑以下数据在两个连接到I2C总线的微控制器之间传输的情况见图2这突出了I2C总线的主机从机和接收器发送器的关系应当注意的是这些关系不是持久的只由当时数据传输的方向决定传输数据的过程如下1假设微控制器A要发送信息到微控制器B• 微控制器A主机寻址微控制器B从机• 微控制器A主机发送器发送数据到微控制器B从机接收器• 微控制器A终止传输2如果微控制器A想从微控制器B接收信息• 微控制器A主机寻址微控制器B从机• 微控制器A 主机接收器从微控制器B 从机发送器接收数据 •微控制器A 终止传输甚至在这种情况下主机微控制器A也产生定时而且终止传输连接多于一个微控制器到I 2C 总线的可能性意味着超过一个主机可以同时尝试初始化传输数据为了避免由此产生混乱发展出一个仲裁过程它依靠线与连接所有I 2C 总线接口到I 2C总线如果两个或多个主机尝试发送信息到总线在其他主机都产生的情况下首先产生一个1的主机将丢失仲裁仲裁时的时钟信号是用线与连接到SCL 线的主机产生的时钟的同步结合关于仲裁的更详细信息请参考第8章图2 使用两个微控制器的I 2C 总线配置举例在I 2C 总线上产生时钟信号通常是主机器件的责任当在总线上传输数据时每个主机产生自己的时钟信号主机发出的总线时钟信号只有在以下的情况才能被改变慢速的从机器件控制时钟线并延长时钟信号或者在发生仲裁时被另一个主机改变5总体特征SDA 和SCL 都是双向线路都通过一个电流源或上拉电阻连接到正的电源电压见图3当总线空闲时这两条线路都是高电平连接到总线的器件输出级必须是漏极开路或集电极开路才能执行线与的功能I 2C 总线上数据的传输速率在标准模式下可达100kbit/s 在快速模式下可达400kbit/s 在高速模式下可达3.4Mbit/s 连接到总线的接口数量只由总线电容是400pF 的限制决定关于高速模式主机器件的信息请参考第13章6位传输由于连接到I 2C 总线的器件有不同种类的工艺CMOS NMOS 双极性逻辑0低和1高的电平不是固定的它由V DD 的相关电平决定见第15章的电气规范每传输一个数据位就产生一个时钟脉冲6.1 数据的有效性SDA 线上的数据必须在时钟的高电平周期保持稳定数据线的高或低电平状态只有在SCL 线的时钟信号是低电平时才能改变见图4DEVICE 1DEVICE 2图3 标准模式器件和快速模式器件连接到I 2C 总线data line stable;data validchange of data allowedSDASCL图4 I 2C 总线的位传输6.2 起始和停止条件 在I 2C 总线中唯一出现的是被定义为起始S 和停止P 条件见图5的情况其中一种情况是在SCL 线是高电平时SDA 线从高电平向低电平切换这个情况表示起始条件当SCL 是高电平时SDA 线由低电平向高电平切换表示停止条件起始和停止条件一般由主机产生总线在起始条件后被认为处于忙的状态在停止条件的某段时间后总线被认为再次处于空闲状态总线的空闲状态将在第15章详细说明如果产生重复起始Sr条件而不产生停止条件总线会一直处于忙的状态此时的起始条件S和重复起始Sr条件在功能上是一样的见图10因此在本文档的剩余部分符号S 将作为一个通用的术语既表示起始条件又表示重复起始条件除非有特别声明的Sr如果连接到总线的器件合并了必要的接口硬件那么用它们检测起始和停止条件十分简便但是没有这种接口的微控制器在每个时钟周期至少要采样SDA 线两次来判别有没有发生电平切换SDASCLPSTOP conditionSDASCLSSTART condition图5 起始和停止条件7传输数据7.1 字节格式发送到SDA线上的每个字节必须为8位每次传输可以发送的字节数量不受限制每个字节后必须跟一个响应位首先传输的是数据的最高位MSB见图6如果从机要完成一些其他功能后例如一个内部中断服务程序才能接收或发送下一个完整的数据字节可以使时钟线SCL保持低电平迫使主机进入等待状态当从机准备好接收下一个数据字节并释放时钟线SCL后数据传输继续在一些情况下可以用与I2C总线格式不一样的格式例如兼容CBUS的器件甚至在传输一个字节时用这样的地址起始的报文可以通过产生停止条件来终止此时不会产生响应见10.1.3节7.2 响应数据传输必须带响应相关的响应时钟脉冲由主机产生在响应的时钟脉冲期间发送器释放SDA线高在响应的时钟脉冲期间接收器必须将SDA线拉低使它在这个时钟脉冲的高电平期间保持稳定的低电平见图7当然必须考虑建立和保持时间在第15章详细说明通常被寻址的接收器在接收到的每个字节后除了用CBUS地址开头的报文必须产生一个响应见10.1.3节当从机不能响应从机地址时例如它正在执行一些实时函数不能接收或发送从机必须使数据线保持高电平主机然后产生一个停止条件终止传输或者产生重复起始条件开始新的传输如果从机接收器响应了从机地址但是在传输了一段时间后不能接收更多数据字节主机必须再一次终止传输这个情况用从机在第一个字节后没有产生响应来表示从机使数据线保持高电平主机产生一个停止或重复起始条件如果传输中有主机接收器它必须通过在从机不产生时钟的最后一个字节不产生一个响应向从机发送器通知数据结束从机发送器必须释放数据线允许主机产生一个停止或重复起始条件图6 I2C总线的数据传输图7 I 2C 总线的响应8仲裁和时钟发生8.1 同步所有主机在SCL 线上产生它们自己的时钟来传输I 2C 总线上的报文数据只在时钟的高电平周期有效因此需要一个确定的时钟进行逐位仲裁时钟同步通过线与连接I 2C 接口到SCL 线来执行这就是说SCL 线的高到低切换会使器件开始数它们的低电平周期而且一旦器件的时钟变低电平它会使SCL 线保持这种状态直到到达时钟的高电平见图8但是如果另一个时钟仍处于低电平周期这个时钟的低到高切换不会改变SCL 线的状态因此SCL 线被有最长低电平周期的器件保持低电平此时低电平周期短的器件会进入高电平的等待状态C LK 1CLK 2SCLstart counting图8 仲裁过程中的时钟同步当所有有关的器件数完了它们的低电平周期后时钟线被释放并变成高电平之后器件时钟和SCL 线的状态没有差别而且所有器件会开始数它们的高电平周期首先完成高电平周期的器件会再次将SCL 线拉低这样产生的同步SCL 时钟的低电平周期由低电平时钟周期最长的器件决定而高电平周期由高电平时钟周期最短的器件决定8.2 仲裁主机只能在总线空闲的时侯启动传输两个或多个主机可能在起始条件的最小持续时间t HD;STA内产生一个起始条件结果在总线上产生一个规定的起始条件当SCL 线是高电平时仲裁在SDA 线发生这样在其他主机发送低电平时发送高电平的主机将断开它的数据输出级因为总线上的电平与它自己的电平不相同仲裁可以持续多位它的第一个阶段是比较地址位有关的寻址信息请参考第10章和第14章如果每个主机都尝试寻址相同的器件仲裁会继续比较数据位如果是主机发送器或者比较响应位如果是主机接收器因为I 2C 总线的地址和数据信息由赢得仲裁的主机决定在仲裁过程中不会丢失信息丢失仲裁的主机可以产生时钟脉冲直到丢失仲裁的该字节末尾由于Hs 模式的主机有一个唯一的8位主机码因此一般在第一个字节就可以结束仲裁见第13章 如果主机也结合了从机功能而且在寻址阶段丢失仲裁它很可能就是赢得仲裁的主机在寻址的器件因此丢失仲裁的主机必须立即切换到它的从机模式图9显示了两个主机的仲裁过程当然可能包含更多的内容由连接到总线的主机数量决定此时产生DATA1的主机的内部数据电平与SDA 线的实际电平有一些差别如果关断数据输出这就意味着总线连接了一个高输出电平这不会影响由赢得仲裁的主机初始化的数据传输DATA 1DATA 2SDASCL图9 两个主机的仲裁过程由于I2C 总线的控制只由地址或主机码以及竞争主机发送的数据决定没有中央主机总线也没有任何定制的优先权必须特别注意的是在串行传输时当重复起始条件或停止条件发送到I 2C 总线的时侯仲裁过程仍在进行如果可能产生这样的情况有关的主机必须在帧格式相同位置发送这个重复起始条件或停止条件也就是说仲裁在不能下面情况之间进行• 重复起始条件和数据位 • 停止条件和数据位 • 重复起始条件和停止条件从机不被卷入仲裁过程8.3 用时钟同步机制作为握手 时钟同步机制除了在仲裁过程中使用外还可以用于使能接收器处理字节级或位级的快速数据传输在字节级的快速传输中器件可以快速接收数据字节但需要更多时间保存接收到的字节或准备另一个要发送的字节然后从机以一种握手过程见图6在接收和响应一个字节后使SCL 线保持低电平迫使主机进入等待状态直到从机准备好下一个要传输的字节在位级的快速传输中器件例如对I 2C 总线有或没有限制的微控制器可以通过延长每个时钟的低电平周期减慢总线时钟从而任何主机的速度都可以适配这个器件的内部操作速率在Hs 模式中握手的功能只能在字节级使用见第13章97位的地址格式数据的传输遵循图10所示的格式在起始条件S后发送了一个从机地址这个地址共有7位紧接着的第8位是数据方向位R/W0表示发送写1表示请求数据读数据传输一般由主机产生的停止位P终止但是如果主机仍希望在总线上通讯它可以产生重复起始条件Sr和寻址另一个从机而不是首先产生一个停止条件在这种传输中可能有不同的读写格式结合图10 完整的数据传输可能的数据传输格式有• 主机发送器发送到从机接收器传输的方向不会改变见图11• 在第一个字节后主机立即读从机见图12在第一次响应时主机发送器变成主机接收器从机接收器变成从机发送器第一次响应仍由从机产生之前发送了一个不响应信号A的主机产生停止条件• 复合格式见图13传输改变方向的时侯起始条件和从机地址都会被重复但R/W位取反如果主机接收器发送一个重复起始条件它之前应该发送了一个不响应信号A注意1复合格式可以用于例如控制一个串行存储器在第一个数据字节期间要写内部存储器的位置在重复起始条件和从机地址后数据可被传输2自动增加或减少之前访问的存储器位置等所有决定都由器件的设计者决定3每个字节都跟着一个响应位在序列中用A或A模块表示4兼容I2C总线的器件在接收到起始或重复起始条件时必须复位它们的总线逻辑甚至在这些起始条件没有根据正确的格式放置它们也都期望发送从机地址5起始条件后面立即跟着一个停止条件报文为空是一个不合法的格式图11 主机发送器用7位地址寻址从机接收器传输方向不变图12 在第一个字节后主机立即读从机图13 复合格式107位寻址I2C总线的寻址过程是通常在起始条件后的第一个字节决定了主机选择哪一个从机例外的情况是可以寻址所有器件的广播呼叫地址使用这个地址时理论上所有器件都会发出一个响应但是也可以使器件忽略这个地址广播呼叫地址的第二个字节定义了要采取的行动这个过程将在10.1.1节详细介绍有关10位寻址的信息请参考第14章10.1 第一个字节的位定义第一个字节的头7位组成了从机地址见图14最低位LSB是第8位它决定了报文的方向第一个字节的最低位是0表示主机会写信息到被选中的从机1表示主机会向从机读信息当发送了一个地址后系统中的每个器件都在起始条件后将头7位与它自己的地址比较如果一样器件会任务它被主机寻址至于是从机接收器还是从机发送器都由R/W位决定图14 起始条件后的第一个字节从机地址由一个固定和一个可编程的部分构成由于很可能在一个系统中有几个同样的器件从机地址的可编程部分使最大数量的这些器件可以连接到I2C总线上器件可编程地址位的数量由它可使用的管脚决定例如如果器件有4个固定的和3个可编程的地址位那么相同的总线上共可以连接8个相同的器件I2C总线委员会协调I2C地址的分配进一步的信息可以从最后列出的Philips代理商处获得保留的两组8位地址0000XXX和1111XXX的用途见表2从机地址的11110XX位组合保留给10位寻址见第14章。
i2c中文版
I2C总线规范目录1 序言 (3)1.1 版本1.0-1992 (3)1.2 版本2.0-1998 (3)1.3 版本2.1-2000 (3)1.4 购买Philips 的I2C 总线元件 (3)2 I2C 总线使设计人员和厂商都得益 (3)2.1 设计人员的得益 (4)2.2 厂商的得益 (5)3 介绍I2C 总线规范 (6)4 I2C 总线的概念 (6)5 总体特征 (7)6 位传输 (7)6.1 数据的有效性 (7)6.2 起始和停止条件 (8)7 传输数据 (9)7.1 字节格式 (9)7.2 响应 (9)8 仲裁和时钟发生 (10)8.1 同步 (10)8.2 仲裁 (10)8.3 用时钟同步机制作为握手 (11)9 7 位的地址格式 (12)10 7 位寻址 (13)10.1 第一个字节的位定义 (13)10.1.1 广播呼叫地址 (14)10.1.2 起始字节 (15)10.1.3 CBUS 的兼容性 (16)11 标准模式I2C 总线规范的扩展 (16)12 快速模式 (17)13 Hs 模式 (17)13.1 高速传输 (17)13.2 Hs 模式的串行数据传输格式 (19)13.3 从F/S 模式切换到Hs 模式以及返回 (20)13.4 低速模式中的快速模式器件 (21)13.5 串行总线系统的混合速度模式 (21)13.5.1 在混合速度总线系统中的F/S 模式传输 (22)13.5.2 在混合速度总线系统中的Hs 模式传输 (22)13.5.3 混合速度总线系统中电桥的时序要求 (24)14 10 位寻址 (24)14.1 头两个字节位的定义 (24)14.2 10 位寻址的格式 (24)14.3 广播呼叫地址和10 位寻址的起始字节 (26)15 I/O 级和总线线路的电气规范和时序 (26)15.1 标准和快速模式器件 (26)15.2 Hs 模式器件 (28)16 I2C 总线器件到总线线路的电气连接 (30)16.1 标准模式I2C 总线器件电阻R p 和R S 的最大和最小值 (31)17 应用信息 (33)17.1 快速模式I2C 总线器件的斜率控制输出级 (33)17.2 快速模式I2C 总线器件的开关上拉电路 (34)17.3 总线线路的配线方式 (34)17.4 快速模式I2C 总线器件电阻R p 和R S 的最大和最小值 (35)17.5 Hs 模式I2C 总线器件的电阻R p 和R S 的最大和最小值 (35)18 F/S 模式I2C 总线系统的双向电平转换器 (35)18.1 连接逻辑电平不同的器件 (36)18.1.1 电平转换器的操作 (36)19 Philips 提供的开发工具 (37)20 支持的文献 (37)1 序言1.1 版本 1.0-19921992 I 2C 总线规范的这个版本有以下的修正 • 删除了用软件编程从机地址的内容 因为实现这个功能相当复杂 而且不被使用 • 删除了 低速模式 实际上这个模式是整个 I 2C 总线规范的子集 不需要明确地详细说明 • 增加了快速模式 它将位速率增加 4 倍到达 400kbit/s 快速模式器件都向下兼容 即它们可以在 0~100kbit/s 的 I 2C 总线系统中使用 • 增加了 10 位寻址 允许 1024 个额外的从机地址•快速模式器件的斜率控制和输入滤波改善了 EMC 性能 注意 100kbit/s 的 I 2C 总线系统或 100kbit/s 器件都没有改变1.2 版本2.0-1998I 2C 总线实际上已经成为一个国际标准 在超过 100 种不同的 IC 上实现而且得到超过 50 家公司的许 可 但是 现在的很多应用要求总线速度更高 电源电压更低 这个更新版的 I 2C 总线规范满足这些要求 而且有以下的修正 • 增加了高速模式 Hs 模式 它将位速率增加到 3.4Mbit/s Hs 模式的器件可以和 I 2C 总线系统 中快速和标准模式器件混合使用 位速率从 0~3.4Mbit/s • 电源电压是 2V 或更低的器件的低输出电平和滞后被调整到符合噪声容限的要求 而且保持和电 源电压更高的器件兼容 • 快速模式输出级的 0.6V 6mA 要求被删除 •新器件的固定输入电平被总线电压相关的电平代替 •增加了双向电平转换器的应用信息1.3 版本2.1-2000I 2C 总线规范的 V2.1 版有以下微小的修改 • 在 Hs 模式的重复起始条件后 可以延长时钟信号 SCLH 见 13.2 节的图 22 25 和 32 •Hs 模式中的一些时序参数变得更随意见表 6 和表 71.4 购买 Philips 的 I 2C 总线元件购买 Philips 的 I 2C 元件同时传递了一个在 Philips 的 I 2C 专利下在 I 2C 系统使用元件使系统符合由Philips 定义的 I 2C 规范的许可证2 I 2C 总线使设计人员和厂商都得益在消费者电子 电讯和工业电子中 看上去不相关的设计里经常有很多相似的地方 例如几乎每个系 统都包括 •一些智能控制 通常是一个单片的微控制器 • 通用电路 例如 LCD 驱动器 远程 I/O 口 RAM EEPROM 或数据转换器•面向应用的电路 譬如收音机和视频系统的数字调谐和信号处理电路 或者是音频拨号电话的 DTMF 发生器 为了使这些相似之处对系统设计者和器件厂商都得益 而且使硬件效益最大电路最简单 Philips 开发 了一个简单的双向两线总线 实现有效的 IC 之间控制 这个总线就称为 Inter IC 或 I 2C 总线 现在 Philips 包括超过 150 种 CMOS 和双极性兼容 I 2C 总线的 IC 可以执行前面提到的三种类型的功能 所有符合 I 2C总线的器件组合了一个片上接口 使器件之间直接通过 I 2C 总线通讯 这个设计概念解决了很多在设计数 字控制电路时遇到的接口问题下面是 I 2C 总线的一些特征 • 只要求两条总线线路 一条串行数据线SDA 一条串行时钟线SCL•每个连接到总线的器件都可以通过唯一的地址和一直存在的简单的主机从机关系软件设定地址 主机可以作为主机发送器或主机接收器 • 它是一个真正的多主机总线 如果两个或更多主机同时初始化数据传输可以通过冲突检测和仲裁 防止数据被破坏 • 串行的 8 位双向数据传输位速率在标准模式下可达 100kbit/s 快速模式下可达 400kbit/s 高速 模式下可达 3.4Mbit/s •片上的滤波器可以滤去总线数据线上的毛刺波 保证数据完整 • 连接到相同总线的 IC 数量只受到总线的最大电容400pF 限制 图 1 是两个 I 2C 总线应用的例子2.1 设计人员的得益符合 I 2C 总线的 IC 允许系统设计快速向前推进 直接从功能结构图到原型 此外 由于它们直接剪 贴 到 I 2C 总线 没有任何额外的外部接口 所以允许简单地通过从或者向总线剪贴 或 不剪贴 IC 来修改或升级原型系统 符合 I 2C 总线的 IC 还有一些功能特别吸引设计人员 • 结构图的功能模块与实际的 IC 对应 设计快速从结构图向最后的原理图推进 • 不需要设计总线接口 因为 I 2C 总线接口已经集成在片上 • 集成的寻址和数据传输协议允许系统完全由软件定义 • 相同类型的 IC 经常用于很多不同的应用• 由于设计人员快速熟悉了用兼容 I 2C 总线的 IC 表示经常使用的功能模块 使设计时间减少 • 在系统中增加或删除 IC 不会影响总线的其他电路• 故障诊断和调试都很简单 故障可被立即寻迹 •通过聚集一个可再使用的软件模块的库减少软件开发时间 除了这些优点外 符合 I 2C 总线的 CMOS IC 还向设计者在特别吸引的可移植装置和电池供电系统方 面提供了特殊的功能 它们都有 •极低的电流消耗 • 抗高噪声干扰 • 电源电压范围宽 •工作的温度范围广SDA SC LSDA SCL(a) (b)图1 I2C 应用的两个例子 a 高性能的高度集成电视 b DECT 无绳电话基站2.2 厂商的得益符合I 2C 总线的IC 不只帮助了设计者它们也使设备厂商得到很多益处因为•简单的两线串行I2C 总线将互联减到最小因此IC 的管脚更少而且PCB 的线路也减少结果使PCB 更小和更便宜•完全完整的I2C 总线协议不需要地址译码器和其他胶合逻辑•I2C 总线的多主机功能允许通过外部连接到生产线快速测试和调整最终用户的设备•符合I2C 总线的IC 提供SO 小型VSO 超小型以及DIL 封装甚至减少了IC 的空间要求这些只是一些益处另外兼容I2C 总线的IC 通过允许简单地构造设备变量和保持设计是最新的简易升级功能增加了系统设计的灵活性这样整个装置系列可以围绕一个基本的模型开发新设备的升级或者功能增强的模型即扩展的存储器远程控制等等可以简单地通过剪贴相应的IC 到总线上产生如果需要更大的ROM 只需要从我们广泛的IC 中选择一个有更大ROM 的微控制器就可以了由于新的IC 要取代旧的 增加新功能到装置或者提升它的性能只要简单地从总线上移去过时的 IC 然后换上它的后续 IC 就可以了3 介绍 I 2C 总线规范对于面向 8 位的数字控制应用 譬如那些要求用微控制器的 要建立一些设计标准 • 一个完整的系统通常由至少一个微控制器和其他外围器件例如存储器和 I/O 扩展器组成 • 系统中不同器件的连接成本必须最小•执行控制功能的系统不要求高速的数据传输 • 总的效益由选择的器件和互连总线结构的种类决定 产生一个满足这些标准的系统需要一个串行的总线结构 尽管串行总线没有并行总线的数据吞吐能力 但它们只要很少的配线和 IC 连接管脚 然而 总线不仅仅是互连的线 还包含系统通讯的所有格式和过程 串行总线的器件间通讯必须有某种形式的协议避免所有混乱 数据丢失和妨碍信息的可能性 快速器件必须可以和慢速器件通讯 系统必须不能基于所连接的器件 否则不可能进行修改或改进 应当设计一 个过程决定哪些器件何时可以控制总线 而且 如果有不同时钟速度的器件连接到总线 必须定义总线的 时钟源 所有这些标准都在 I 2C 总线的规范中4 I 2C 总线的概念I 2C 总线支持任何 IC 生产过程 NMOS CMOS 双极性 两线――串行数据 SDA 和串行时钟 SCL 线在连接到总线的器件间传递信息 每个器件都有一个唯一的地址识别无论是微控制器 LCD 驱动器 存储器或键盘接口而且都可以作为一个发送器或接收器由器件的功能决定很明显 LCD驱动器只是一个接收器 而存储器则既可以接收又可以发送数据 除了发送器和接收器外 器件在执行数 据传输时也可以被看作是主机或从机见表 1主机是初始化总线的数据传输并产生允许传输的时钟信号的器件 此时 任何被寻址的器件都被认为是从机 表1 I 2C 总线术语的定义但只允许其中一个控制总线并使报文不被破坏I 2C 总线是一个多主机的总线 这就是说可以连接多于一个能控制总线的器件到总线 由于主机通常是 微控制器 让我们考虑以下数据在两个连接到 I 2C 总线的微控制器之间传输的情况 见图2 这突出了 I 2C 总线的主机 从机和接收器 发送器的关系 应当注意的是 这些关系不是持久的 只由当时数据传输的方向决定 传输数据的过程如下 1假设微控制器 A 要发送信息到微控制器 B • 微控制器 A 主机寻址微控制器 B 从机 • 微控制器 A 主机 发送器发送数据到微控制器 B 从机 接收器•微控制器 A 终止传输2如果微控制器 A 想从微控制器 B 接收信息 • 微控制器 A 主机寻址微控制器 B 从机• 微控制器 A 主机 接收器从微控制器 B 从机 发送器接收数据• 微控制器 A 终止传输甚至在这种情况下 主机微控制器 A 也产生定时而且终止传输连接多于一个微控制器到 I 2C 总线的可能性意味着超过一个主机可以同时尝试初始化传输数据 为了避免由此产生混乱 发展出一个仲裁过程 它依靠线与连接所有 I 2C 总线接口到 I 2C 总线 如果两个或多个主机尝试发送信息到总线 在其他主机都产生 0 的情况下 首先产生一个 1 的 主机将丢失仲裁 仲裁时的时钟信号是用线与连接到 SCL 线的主机产生的时钟的同步结合关于仲裁的更 详细信息请参考第8 章MICRO -CONTROL LER ALCD DRIVERSTATIC RAM OR EEPROMSD ASC LGATE ARRAYADCMICRO -CONTROL LER B图 2 使用两个微控制器的 I 2C 总线配置举例在 I 2C 总线上产生时钟信号通常是主机器件的责任 当在总线上传输数据时 每个主机产生自己的时钟信号 主机发出的总线时钟信号只有在以下的情况才能被改变 慢速的从机器件控制时钟线并延长时钟信号 或者在发生仲裁时被另一个主机改变5 总体特征 SDA 和 SCL 都是双向线路 都通过一个电流源或上拉电阻连接到正的电源电压见图 3当总线空闲时 这两条线路都是高电平 连接到总线的器件输出级必须是漏极开路或集电极开路才能执行线与的功 能 I 2C 总线上数据的传输速率在标准模式下可达 100kbit/s 在快速模式下可达 400kbit/s 在高速模式下 可达 3.4Mbit/s 连接到总线的接口数量只由总线电容是 400pF 的限制决定 关于高速模式主机器件的信息请参考第 13 章6 位传输 由于连接到 I 2C 总线的器件有不同种类的工艺 CMOS NMOS 双极性 逻辑 0 低 和 1高的电平不是固定的 它由 V DD 的相关电平决定见第 15 章的电气规范每传输一个数据位就产生 一个时钟脉冲6.1 数据的有效性SDA 线上的数据必须在时钟的高电平周期保持稳定 数据线的高或低电平状态只有在 SCL 线的时钟 信号是低电平时才能改变见图 4DEVICE 1D E V I C E 2图 3 标准模式器件和快速模式器件连接到 I 2C 总线SDASCLd a t a li ne stable; data val i dch a n g e of d at a allowed图 4 I 2C 总线的位传输6.2 起始和停止条件在 I 2C 总线中 唯一出现的是被定义为起始 S 和停止 P 条件 见图 5 的情况 其中一种情况是在 SCL 线是高电平时 SDA 线从高电平向低电平切换 这个情况表示起始条件 当 SCL 是高电平时 SDA 线由低电平向高电平切换表示停止条件 起始和停止条件一般由主机产生 总线在起始条件后被认为处于忙的状态 在停止条件的某段时间后 总线被认为再次处于空闲状态 总线的空闲状态将在第 15 章详细说明如果产生重复起始Sr 条件而不产生停止条件 总线会一直处于忙的状态此时的起始条件S和重复起始Sr 条件在功能上是一样的见图 10因此在本文档的剩余部分符号 S 将作为一个通用的术语既表示起始条件又表示重复起始条件 除非有特别声明的 Sr 如果连接到总线的器件合并了必要的接口硬件 那么用它们检测起始和停止条件十分简便 但是 没有这种接口的微控制器在每个时钟周期至少要采样SDA 线两次来判别有没有发生电平切换S D ASDAS C LSS TA R T co n d iti o nPS T OP co n d iti o nSCL图 5 起始和停止条件7 传输数据 7.1 字节格式发送到 SDA 线上的每个字节必须为 8 位 每次传输可以发送的字节数量不受限制 每个字节后必须跟一个响应位 首先传输的是数据的最高位MSB 见图 6如果从机要完成一些其他功能后例如一个 内部中断服务程序才能接收或发送下一个完整的数据字节 可以使时钟线 SCL 保持低电平迫使主机进入 等待状态 当从机准备好接收下一个数据字节并释放时钟线 SCL 后 数据传输继续在一些情况下 可以用与 I 2C 总线格式不一样的格式 例如兼容 CBUS 的器件 甚至在传输一个字 节时 用这样的地址起始的报文可以通过产生停止条件来终止 此时不会产生响应见 10.1.3 节7.2 响应数据传输必须带响应 相关的响应时钟脉冲由主机产生 在响应的时钟脉冲期间 发送器释放 SDA 线 高 在响应的时钟脉冲期间 接收器必须将 SDA 线拉低 使它在这个时钟脉冲的高电平期间保持稳定的低 电平见图 7当然 必须考虑建立和保持时间在第15 章详细说明 通常 被寻址的接收器在接收到的每个字节后 除了用 CBUS 地址开头的报文 必须产生一个响应 见 10.1.3 节 当从机不能响应从机地址时例如它正在执行一些实时函数不能接收或发送从机必须使数据线保持高电平 主机然后产生一个停止条件终止传输或者产生重复起始条件开始新的传输如果从机 接收器响应了从机地址但是在传输了一段时间后不能接收更多数据字节 主机必须再一次 终止传输 这个情况用从机在第一个字节后没有产生响应来表示 从机使数据线保持高电平 主机产生一 个停止或重复起始条件 如果传输中有主机接收器 它必须通过在从机不产生时钟的最后一个字节不产生一个响应 向从机发送器通知数据结束 从机 发送器必须释放数据线 允许主机产生一个停止或重复起始条件图 6 I 2C 总线的数据传输图 7 I 2C 总线的响应8 仲裁和时钟发生 8.1 同步所有主机在 SCL 线上产生它们自己的时钟来传输 I 2C 总线上的报文 数据只在时钟的高电平周期有效 因此 需要一个确定的时钟进行逐位仲裁 时钟同步通过线与连接 I 2C 接口到 SCL 线来执行 这就是说 SCL 线的高到低切换会使器件开始数它 们的低电平周期 而且一旦器件的时钟变低电平 它会使 SCL 线保持这种状态直到到达时钟的高电平见 图8但是 如果另一个时钟仍处于低电平周期 这个时钟的低到高切换不会改变 SCL 线的状态 因此SCL 线被有最长低电平周期的器件保持低电平 此时 低电平周期短的器件会进入高电平的等待状态start countingCLK 1C L K 2S C L图 8仲裁过程中的时钟同步当所有有关的器件数完了它们的低电平周期后 时钟线被释放并变成高电平 之后 器件时钟和 SCL 线的状态没有差别 而且所有器件会开始数它们的高电平周期 首先完成高电平周期的器件会再次将 SCL 线拉低 这样 产生的同步SCL 时钟的低电平周期由低电平时钟周期最长的器件决定 而高电平周期由高电平 时钟周期最短的器件决定8.2 仲裁主机只能在总线空闲的时侯启动传输 两个或多个主机可能在起始条件的最小持续时间t HD;STA 内产生一个起始条件 结果在总线上产生一个规定的起始条件 当 SCL 线是高电平时 仲裁在 SDA 线发生 这样 在其他主机发送低电平时 发送高电平的主机将 断开它的数据输出级 因为总线上的电平与它自己的电平不相同仲裁可以持续多位它的第一个阶段是比较地址位有关的寻址信息请参考第10 章和第14 章如果每个主机都尝试寻址相同的器件仲裁会继续比较数据位如果是主机发送器或者比较响应位如果是主机接收器因为I2C 总线的地址和数据信息由赢得仲裁的主机决定在仲裁过程中不会丢失信息丢失仲裁的主机可以产生时钟脉冲直到丢失仲裁的该字节末尾由于Hs 模式的主机有一个唯一的8 位主机码因此一般在第一个字节就可以结束仲裁见第13 章如果主机也结合了从机功能而且在寻址阶段丢失仲裁它很可能就是赢得仲裁的主机在寻址的器件因此丢失仲裁的主机必须立即切换到它的从机模式图9 显示了两个主机的仲裁过程当然可能包含更多的内容由连接到总线的主机数量决定此时产生DA TA1 的主机的内部数据电平与SDA 线的实际电平有一些差别如果关断数据输出这就意味着总线连接了一个高输出电平这不会影响由赢得仲裁的主机初始化的数据传输D A TA1D A TA2 S D A S C Lmaster 1 lose s a rbit ra ti o nDATA 1S D AS图9 两个主机的仲裁过程由于I2C 总线的控制只由地址或主机码以及竞争主机发送的数据决定没有中央主机总线也没有任何定制的优先权必须特别注意的是在串行传输时当重复起始条件或停止条件发送到I2C 总线的时侯仲裁过程仍在进行如果可能产生这样的情况有关的主机必须在帧格式相同位置发送这个重复起始条件或停止条件也就是说仲裁在不能下面情况之间进行•重复起始条件和数据位•停止条件和数据位•重复起始条件和停止条件从机不被卷入仲裁过程8.3 用时钟同步机制作为握手时钟同步机制除了在仲裁过程中使用外还可以用于使能接收器处理字节级或位级的快速数据传输在字节级的快速传输中器件可以快速接收数据字节但需要更多时间保存接收到的字节或准备另一个要发送的字节然后从机以一种握手过程见图6在接收和响应一个字节后使SCL 线保持低电平迫使主机进入等待状态直到从机准备好下一个要传输的字节在位级的快速传输中器件例如对I2C 总线有或没有限制的微控制器可以通过延长每个时钟的低电平周期减慢总线时钟从而任何主机的速度都可以适配这个器件的内部操作速率在Hs 模式中握手的功能只能在字节级使用见第13 章号9 7 位的地址格式数据的传输遵循图 10 所示的格式 在起始条件S 后 发送了一个从机地址 这个地址共有 7 位 紧接着的第 8 位是数据方向位R/ W 0 表示发送写 1 表示请求数据读数据传输一般由主机产生的停止位P 终止 但是 如果主机仍希望在总线上通讯 它可以产生重复起始条件Sr和寻址另一个从机 而不是首先产生一个停止条件 在这种传输中 可能有不同的读写格式结合图 10 完整的数据传输可能的数据传输格式有 • 主机 发送器发送到从机 接收器 传输的方向不会改变见图 11 •在第一个字节后 主机立即读从机见图 12在第一次响应时 主机 发送器变成主机 接收 器 从机 接收器变成从机 发送器 第一次响应仍由从机产生 之前发送了一个不响应信 A 的主机产生停止条件• 复合格式见图 13传输改变方向的时侯 起始条件和从机地址都会被重复 但 R/ W 位取反如果主机接收器发送一个重复起始条件 它之前应该发送了一个不响应信号 A注意 1复合格式可以用于例如控制一个串行存储器 在第一个数据字节期间 要写内部存储器的位置 在重复起始条件和从机地址后 数据可被传输 2自动增加或减少之前访问的存储器位置等所有决定都由器件的设计者决定3每个字节都跟着一个响应位 在序列中用 A 或 A 模块表示 4 兼容 I 2C 总线的器件在接收到起始或重复起始条件时必须复位它们的总线逻辑 甚至在这些起始 条件没有根据正确的格式放置 它们也都期望发送从机地址 5起始条件后面立即跟着一个停止条件报文为空是一个不合法的格式图 11 主机 发送器用 7 位地址寻址从机接收器 传输方向不变图12 在第一个字节后主机立即读从机图13 复合格式10 7 位寻址I2C 总线的寻址过程是通常在起始条件后的第一个字节决定了主机选择哪一个从机例外的情况是可以寻址所有器件的广播呼叫地址使用这个地址时理论上所有器件都会发出一个响应但是也可以使器件忽略这个地址广播呼叫地址的第二个字节定义了要采取的行动这个过程将在10.1.1 节详细介绍有关10 位寻址的信息请参考第14 章10.1 第一个字节的位定义位组成了从机地址见图14最低位LSB是第8 位它决定了报文的方向第一个字节的头7第一个字节的最低位是0器件会任务它被主机寻址至于是从机接收器还是从机发送器都由R/ W 位决定M S B LSBR/Wsl a ve a d d re s s图14 起始条件后的第一个字节从机地址由一个固定和一个可编程的部分构成由于很可能在一个系统中有几个同样的器件从机地址的可编程部分使最大数量的这些器件可以连接到I2C 总线上器件可编程地址位的数量由它可使用的管脚决定例如如果器件有4 个固定的和3 个可编程的地址位那么相同的总线上共可以连接8 个相同的器件I2C 总线委员会协调I2C 地址的分配进一步的信息可以从最后列出的Philips 代理商处获得保留的两组8 位地址0000XXX 和1111XXX的用途见表2 从机地址的11110XX 位组合保留给10 位寻址见第14 章。
I2C总线中文讲解,详尽通俗
一． I2C总线简介I2C管理总线:（Intel－Integrated Circuit bus）I2C总线是一种由飞利浦Philip公司开发的串行总线，产生于80年代，最初为音频和视频设备开发，现主要在服务器管理中使用。
是两条串行的总线，它由一根数据线（SDA）和一根时钟线（SDL）组成。
◆I2C总线的数据传输过程基本过程为：●主机发出开始信号。
●主机接着送出1字节的从机地址信息，其中最低位为读写控制码（1为读、0为写），高7位为从机器件地址代码。
●从机发出认可信号。
●主机开始发送信息，每发完一字节后，从机发出认可信号给主机。
●主机发出停止信号。
I2C数据传输图◆I2C总线上各信号的具体说明：●开始信号：在时钟线（SCL）为高电平其间，数据线（SDA）由高变低，将产生一个开始信号。
●停止信号：在时钟线（SCL）为高电平其间，数据线（SDA）由低变高，将产生一个停止信号。
●应答信号：既认可信号，主机写从机时每写完一字节，如果正确从机将在下一个时钟周期将数据线（SDA）拉低，以告诉主机操作有效。
在主机读从机时正确读完一字节后，主机在下一个时钟周期同样也要将数据线（S DA）拉低，发出认可信号，告诉从机所发数据已经收妥。
（注：读从机时主机在最后1字节数据接收完以后不发应答，直接发停止信号）。
注意：在I2C通信过程中，所有的数据改变都必须在时钟线SCL为低电平时改变,在时钟线SCL为高电平时必须保持数据SDA信号的稳定,任何在时钟线为高电平时数据线上的电平改变都被认为是起始或停止信号。
◆I2C总线数据格式：I2C数据格式图I2C支持两种数据格式:_ 7-bit/10-bit 寻址数据格式_ 7-bit/10-bit 寻址和重复开始信号的数据格式✧S ―I2C 开始标识✧Slava address ―从设备地址。
有两种从地址类型：1）固定的从地址，I2C总线只能接一个同类型的固定的从地址设备。
2）半固定的从地址，前半部分地址是固定的，后半部分地址是可编程的，I2C总线只能接多个同类型的半固定的从地址设备。
i2c总线协议中文版
i2c总线协议中文版i2c总线协议（中文版）双方基本信息：甲方：________（本协议中简称“甲方”）乙方：________（本协议中简称“乙方”）甲乙双方在平等自愿、公平诚信的基础上，达成以下协议：第一条：各方身份及权利义务1. 甲方：具有独立法人资格的企业/机构/个人，有权利利用i2c总线协议的技术进行数据传输。
2. 乙方：具有独立法人资格的企业/机构/个人，需经甲方授权并遵守本协议规定，方可使用i2c总线协议进行数据传输。
3. 甲方的权利和义务：（1）甲方有权利根据自身业务需求授权乙方使用i2c总线协议。
（2）甲方有义务提供符合要求的i2c总线协议技术使用授权，并提供技术支持、服务维护等后续工作。
（3）甲方需遵守国家相关法律法规，确保i2c总线协议技术的合法性和安全性。
（4）甲方需确保i2c总线协议技术的稳定性，同时积极处理技术问题，保障乙方的正常使用。
4. 乙方的权利和义务：（1）乙方有权利使用甲方授权的i2c总线协议技术进行数据传输。
（2）乙方有义务确保使用i2c总线协议技术时严格遵守本协议及国家、地方的相关法律法规。
（3）乙方须按照甲方要求缴纳使用费用或提供合理的使用补偿。
（4）乙方有义务根据i2c总线协议技术规范进行合法使用、正确操作，同时承担因非法操作而造成的损失和所有法律责任。
第二条：履行方式及期限1. 甲乙双方应在协议签署后尽快履行自身的权利和义务，确保i2c总线协议技术的顺利实施。
2. 甲方应根据乙方需求及使用情况，提供技术支持和维护服务，保障i2c总线协议技术的功能和稳定性。
3. 乙方应在使用i2c总线协议技术前，审慎阅读本协议，了解相关规定和责任，并按照要求进行支付或补偿等合法操作。
第三条：违约责任1. 甲乙双方如有违反合同约定的行为，将承担相应的违约责任。
2. 若甲方未按照协议规定向乙方提供技术支持和维护服务，或因技术问题造成乙方无法正常使用，甲方应承担相应的赔偿责任。
I2C总线协议
#include<reg52.h>#include<intrins.h>#define uint unsigned int#define uchar unsigned char#define data 1000sbit LEDCLK=P3^4;sbit LEDDIN=P2^3;uchar code ledtable[]={0x03,0x9F,0x25,0x0D,0x99,0x49,0x41,0x1F,0x01,0x09,0x11,0xC1,0x63,0x85,0x61,0x71,0xFD}; uchar dispbuf[8];uint msecond=0;uchar wei=0;uchar WR1,RD1;#define NOP3() _nop_();_nop_();_nop_()sbit SDA=P3^7;//串行数据/地址控制端sbit SCL=P3^6;//串行时钟/************************************************延时函数*功能: 可随意设置延时时间,延时时间为tt ms.晶振为12MHz*************************************************/void delay1ms(unsigned int tms){unsigned char i;while(tms--)for(i=123;i>0;i--);}/******************************************启动I2C总线函数******************************************/void Start(){SDA=1;SCL=1;NOP3();SDA=0;NOP3();SCL=0;}/******************************************I2C停止******************************************/void Stop(){SDA=0;SCL=1;NOP3();SDA=1;NOP3();}/****************************************** I2C应答检测函数******************************************/ void I2C_ACK(){SDA=0;NOP3();SCL=1;NOP3();SCL=0;NOP3();SDA=1;}/****************************************** I2C非应答检测函数******************************************/ void I2C_NACK(){SDA=1;NOP3();SCL=1;NOP3();SCL=0;NOP3();SDA=0;}/****************************************** I2C初始化******************************************/ void Init_24cxx(){SDA=1;NOP3();SCL=1;NOP3();}/****************************************** 读I2C函数******************************************/ uchar I2C_Read(){uchar i,temp;SDA=1;for(i=0;i<8;i++){temp=temp<<1;SCL=1;NOP3();if(SDA==1){temp++;}NOP3();SCL=0;}return temp;}/****************************************** 写I2C函数******************************************/ I2C_Write(uchar date1){uchar i,temp;temp=date1;for(i=0;i<8;i++){SDA=(bit)(temp&0x80);SCL=1;NOP3();SCL=0;temp=temp<<1;}SDA=1;NOP3();}/****************************************** 写相应地址的数据void Write_add(uint address,uchar date1){uchar addrh,addrl;addrh=address>>8;addrl=address%256;EA=0;Start();I2C_Write(0xa0);//发送命令字+芯片编号+P0+W I2C_ACK();I2C_Write(addrh);//发高位地址I2C_ACK();I2C_Write(addrl);//发低位地址I2C_ACK();I2C_Write(date1);//发送数据I2C_ACK();Stop();//停止EA=1;}/****************************************** 读相应地址的数据******************************************/ uchar Read_add(uint address){uchar addrh,addrl,temp;addrh=address>>8;addrl=address%256;EA=0;Start();I2C_Write(0xa0);//发送命令字+芯片编号+P0+W I2C_ACK();I2C_Write(addrh);//发高位地址I2C_ACK();I2C_Write(addrl);//发低位地址I2C_ACK();Start();I2C_Write(0xa1);//发送命令字+芯片编号+P0+RI2C_ACK();temp=I2C_Read();I2C_NACK();Stop();EA=1;return temp;}更新数据******************************************/ update(){dispbuf[0]=RD1%10;dispbuf[1]=RD1%100/10;dispbuf[2]=16;dispbuf[3]=1;dispbuf[4]=0;dispbuf[5]=16;dispbuf[6]=WR1%10;dispbuf[7]=WR1%100/10;}/****************************************** 动态扫描******************************************/ display(){LEDCLK=0;if(wei==0){LEDDIN=0;}else{LEDDIN=1;}LEDCLK=1;P0=ledtable[dispbuf[wei]];LEDCLK=0;wei++;if(wei>8){wei=0;}}/****************************************** 定时器1中断******************************************/ void time1_int() interrupt 3{msecond++;update();display();TH1=(65536-data)>>8;TL1=(65536-data)%256;}/****************************************** MCU初始化******************************************/ init_mcu(){TMOD=0x01;TH1=(65536-data)>>8;TL1=(65536-data)%256;ET1=1;TR1=1;EA=1;}/****************************************** 主函数******************************************/ main(){init_mcu();Init_24cxx();WR1=101;RD1=0x00;while(1){Write_add(101,WR1);delay1ms(500);RD1=Read_add(101);delay1ms(500);}}。
I2C总线中英文对照表
TXP；TXPIC 图文图像(对比度)
TXT 文本;图文;屏显
TYPE 类型
UCBOW 上部偏中弓形失真
UCC 对比度控制中心
UCP 上角枕形失真
UCW 单色控制范围
UHF ONLY Y/N 可选择一路UHF接收获全接收
ULN 上部场线性
UNKNOWN 不能确定
BAND OUT 波段输出
BASIC 基本(型)
BASS 低音;副低音
BB;BC;BCF;B - CO; 蓝枪截止点;显像管暗平衡蓝枪调整
BCT;BCUT;BCUT OFF;B-
CUTOFF
BCW 亮度控制范围
BD;BDR;B-DRIVE;BDRV; 蓝激励;显像管亮平衡蓝激励调整
TNTN；TNTX 副色调最小(最大)值
TONE 音调
TRAP 陷波
TPC；TR；TRAP；TRP 梯形失真
TRAPEZIUM；TRAPEZOID 梯形失真
TRE；TREBLE 高音
TSC 图文对比度
TUNER 调谐器;高频头
TV SYSTEMS 电视制式
TXCN；TXCX 屏显对比度最小(最大)值
TEST SIGNAL 测试信号
TEXT CONTRAST 文本对比度
TEXT.H;TEXT.V 屏显水平(垂直)位置
TEXT/MIX 文本/混合
TINT 色调
TINTC 色调中心值
TLT 倾斜失真(梯形失真)
TMN；TMX 色调控制最小(最大)值
TN 高频头
TNTC 副色调中间值
SUB R-CUTOFF 在彩色降噪接通时的红枪截止点校正
I2C总线通讯协议
I2C总线通讯协议I2C总线通讯协议1. I2C总线简介I2C是Inter-Integrated Circuit的简称，读作：I-squared-C。
由飞利浦公司于1980年代提出，为了让主板、嵌⼊式系统或⼿机⽤以连接低速周边外部设备⽽发展。
主要⽤途：SOC和周边外设间的通信（如：EEPROM，电容触摸芯⽚，各种Sensor等）。
1.1 物理接⼝I2C总线只使⽤两条双向漏极开路的信号线（串⾏数据线：SDA，及串⾏时钟线：SCL），并利⽤电阻上拉。
I2C总线仅仅使⽤SCL、SDA两根信号线，就实现了设备间的数据交互，极⼤地简化了对硬件资源和PCB板布线空间的占⽤。
I2C总线⼴泛应⽤在EEPROM、实时时钟、LCD、及其他芯⽚的接⼝。
I2C允许相当⼤的⼯作电压范围，典型的电压基准为：+3.3V或+5V。
SCL（Serial Clock）：串⾏时钟线，传输CLK信号，⼀般是主设备向从设备提供SDA（Serial Data）：串⾏数据线，传输通信数据I2C总线接⼝内部结构如下图所⽰：I2C使⽤⼀个7bit的设备地址，⼀组总线最多和112个节点通信。
最⼤通信数量受限于地址空间及400pF的总线电容。
常见的I2C总线以传输速率的不同分为不同的模式：标准模式（100Kbit/s）、低速模式（10Kbit/s）、快速模式（400Kbit/s）、⾼速模式（3.4Mbit/s），时钟频率可以被下降到零，即暂停通信。
该总线是⼀种多主控总线，即可以在总线上放置多个主设备节点，在停⽌位（P）发出后，即通讯结束后，主设备节点可以成为从设备节点。
主设备节点：产⽣时钟并发起通信的设备节点从设备节点：接收时钟并响应主设备节点寻址的设备节点1）I2C通信双⽅地位不对等，通信由主设备发起，并主导传输过程，从设备按I2C协议接收主设备发送的数据，并及时给出响应。
2）主设备、从设备由通信双⽅决定（I2C协议本⾝⽆规定），既能当主设备，也能当从设备（需要软件进⾏配置）。
中文译文,I2C总线规范2.1
I2C总线规范2.12000年1月11.标准模式I2C总线规范的扩展标准模式I2C总线规范在80年代的初期已经存在，它规定数据传输速率可高达100kbit/s而且7位寻址。
这个概念在普及中迅速成长，今天它已经作为一个标准被全世界接受，而且Philips Semiconductors和其他供应商提供了几百种不同的兼容IC电路。
为了符合更高速度的要求以及制造更多可使用的从机地址给数量不断增长的新器件，标准模式I2C总线规范不断升级，到今天它提供了以下的扩展：快速模式速率高达400kbit/s。
高速模式Hs模式速率高达3.4Mbit/s。
10位寻址允许使用高达1024个额外的从机地址。
扩展I2C总线规范主要有两个原因：现在很多应用需要传输大量的串行数据，要求的速率远远超过100kbit/s （标准模式），甚至是400kbit/s快速模式。
半导体技术持续改进的结果使I2C 总线器件现在可以使用高达3.4Mbit/s（Hs模式）的速率，而且接口电路的生产成本没有任何明显的提高。
由于使用7位寻址策略的大多数地址能被立即分配，很显然要求更多地址结合来防止为新器件分配从机地址的问题。
这个问题可以用新的10位寻址策略解决，它允许可使用的地址成10倍增长。
带有快速或Hs模式I2C总线接口的新从机器件可以有7位或10位的从机地址。
如果可能的话，首选7位地址，因为它是最便宜的硬件解决方案，而且报文长度最短。
有7位和10位地址的器件可以在相同的I2C总线系统中混合使用，不需要考虑它是F/S模式还是Hs模式的系统。
现有的和未来的主机都能产生7位或10位地址。
12.快速模式已经在标准模式I2C总线规范提出的协议、格式、逻辑电平和SDA以及SCL 线的最大电容负载，在快速模式I2C总线规范都没有修改。
带I2C总线接口的新器件必须至少符合快速模式或Hs模式规范的最小要求（见第13章）。
快速模式器件可以在400kbit/s下接收和发送。
I2c总线协议
1.I2C协议2条双向串行线，一条数据线SDA，一条时钟线SCL。
SDA传输数据是大端传输，每次传输8bit，即一字节。
支持多主控(multimastering)，任何时间点只能有一个主控。
总线上每个设备都有自己的一个addr，共7个bit，广播地址全0.系统中可能有多个同种芯片，为此addr分为固定部分和可编程部份，细节视芯片而定，看datasheet。
1.1 I2C位传输数据传输：SCL为高电平时，SDA线若保持稳定，那么SDA上是在传输数据bit；若SDA发生跳变，则用来表示一个会话的开始或结束（后面讲）数据改变：SCL为低电平时，SDA线才能改变传输的bit1.2 I2C开始和结束信号开始信号：SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据。
结束信号：SCL为高电平时，SDA由低电平向高电平跳变，结束传送数据。
1.3 I2C应答信号Master每发送完8bit数据后等待Slave的ACK。
即在第9个clock，若从IC发ACK，SDA会被拉低。
若没有ACK，SDA会被置高，这会引起Master发生RESTART或STOP流程，如下所示：1.4 I2C写流程写寄存器的标准流程为：1. Master发起START2. Master发送I2C addr（7bit）和w操作0（1bit），等待ACK3. Slave发送ACK4. Master发送reg addr（8bit），等待ACK5. Slave发送ACK6. Master发送data（8bit），即要写入寄存器中的数据，等待ACK7. Slave发送ACK8.第6步和第7步可以重复多次，即顺序写多个寄存器9. Master发起STOP写一个寄存器写多个寄存器1.5 I2C读流程读寄存器的标准流程为：1. Master发送I2C addr（7bit）和w操作1（1bit），等待ACK2. Slave发送ACK3. Master发送reg addr（8bit），等待ACK4. Slave发送ACK5. Master发起START6. Master发送I2C addr（7bit）和r操作1（1bit），等待ACK7. Slave发送ACK8. Slave发送data（8bit），即寄存器里的值9. Master发送ACK10.第8步和第9步可以重复多次，即顺序读多个寄存器读一个寄存器读多个寄存器2. PowerPC的I2C实现Mpc8560的CCSR中控制I2C的寄存器共有6个。
I2C总线协议介绍(易懂)
I2C总线协议介绍（易懂）目录CONTENTS•I2C总线协议产生背景•I2C总线协议内容介绍•I2C总线协议总结一、I2C总线协议产生背景1电视机内IC 之间相互连接，IC 芯片体积增大功耗增大 成本增加 IC 芯片应用不便飞利浦公司为了硬件电路最简化，效益最大化，给芯片设计制造者和芯片应用者带来极大益处。
2 I2C 总线Logo3飞利浦公司将这种集成电路互连通信电路命名为Inter-Integrated Circuit，简称为Inter-IC，或I2C（数字“2”为上标）。
因为I2C中的两根导线（SDA和SCL）构成了两根Bus，实现了Bus的功能；由于I2C电路能实现Bus的功能，故把I2C 电路称为 I2C-Bus，中文叫I2C总线（I2C总线是一个两线总线）。
4在正式的书面场合，全称写作Inter-Integrated Circuit，简写Inter-IC(IIC)或者I2C（数字“2”书写为上标，，英文读作“I squared C”，中文读作“I平方C”）5I2C总线术语及定义，如表（1）所示：表（1） I2C总线术语及定义6最初，I2C总线的运行速度被限制在100 Kbit /s。
随着技术的发展，对该规范进行了多次补充与更新，现在有五种运行速度模式，如表（2）所示：表（2）I2C总线传输速度模式二、I2C总线协议内容1I2C Bus 只要求两条双向线路：串行数据线(serial data SDA)与串行时钟线SCL(serialclock SCL)，两条线都是双向传输的。
每个连接到总线的器件都有唯一的地址，主控制器发出的控制信息分为地址码和控制量两部分，地址码用来选择需要控制的I2C设备，控制量包含类别（写与读）2I2C总线是一种多控制器总线，总线上可以连接多个控制器和多个从机，这些控制器都可以发起对总线的控制，通过仲裁机制，同一个时刻，只能有一个控制器获得控制权，其他控制器轮流获取总线的控制权。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
I2C总线协议中文版
I2C（Inter-Integrated Circuit）总线是一种串行通信协议，用于
在不同的集成电路之间进行通信。
它是由飞利浦公司（现在的恩智浦半导体）开发并于1982年发布。
I2C总线协议主要应用于各种数字设备之间
的通信，例如传感器、存储设备、显示器和其他外围设备。
I2C总线协议使用两个线路进行通信：时钟线（SCL）和数据线（SDA）。
SCL线由主设备控制，用于对通信进行时钟同步。
SDA线用于传
输数据，可以由主设备或从设备进行控制。
每个设备在总线上都有一个唯
一的地址，以便在通信时进行识别。
在I2C总线中，通信被称为传输。
每个传输由一个起始条件和一个停
止条件组成。
起始条件表明一个传输的开始，而停止条件表示传输的结束。
传输还包括设备地址、数据和确认位。
I2C总线协议定义了两种设备角色：主设备和从设备。
主设备在总线
上产生时钟信号，并控制数据传输的发起。
从设备被动响应主设备的请求，并提供所需的数据。
主设备有权选择从设备，并在传输开始时向其发送设
备地址。
从设备通过识别其唯一的设备地址来判断传输是否与自己有关。
I2C总线协议支持两种传输模式：主设备模式和从设备模式。
主设备
模式下，主设备发送起始条件，并在通信中负责产生时钟信号。
主设备可
以向一个或多个从设备发送数据，并在传输结束时发送停止条件。
从设备
模式下，从设备只提供响应并在所需时提供数据。
在每个传输中，主设备发送数据位，并等待从设备返回一个ACK（应答）位。
ACK位用于确认数据的接收。
如果从设备成功接收了数据，它会
返回一个ACK位。
如果从设备无法接收或处理数据，它可以返回一个NACK（非应答）位，表示传输的结束。
I2C总线协议还支持数据的读取和写入。
在写入模式下，主设备将数据发送给从设备，并等待ACK位的返回。
在读取模式下，主设备提供一个设备地址，并请求从设备发送数据。
从设备接收到请求后，会将数据发送给主设备，并等待ACK位的返回。
为了确保通信的可靠性和完整性，I2C总线协议还提供了错误检测和纠正功能。
如果在传输过程中检测到错误，主设备可以请求重新传输或采取其他恢复措施。
总之，I2C总线协议是一种常用的串行通信协议，用于在不同的集成电路之间进行通信。
它提供了灵活、简单和可靠的数据传输方式，适用于各种数字设备之间的通信。
通过使用I2C总线协议，设备可以高效地进行数据交换，并实现与其他设备的互联互通。