半导体器件物理8章MOS器件短沟道效应
MOS的物理机制讲解
MOS的表面能带弯曲•说明:qψS ( 表面势能) = ( 半导体内的E i ) – ( 表面处的E i );V GS 可使表面势ψs 变化( 基本是线性变化关系) ;Q n(y) 是沟道中的少数载流子面电荷密度.•半导体的Fermi势ψB和表面状态:在半导体表面处的载流子浓度决定于表面能带的弯曲程度:n P0 = n i exp[(E F-E i)/kT] >> n i ;p P0 = n i exp[(E i-E F)/kT] << n i .在半导体内的Fermi势能(qψB = E i-E F ) 可用半导体内的参量来表示:∵半导体内的平衡多子浓度p P0 = n i exp[(E i-E F)/kT] = n i exp(qψB/kT) ≈ N A ,∴ψB =( E i-E F )/q = (kT/q) ln(N A / n i ).可见: 在ψs = ψB时, 表面处的多子浓度将小于体内的多子浓度, 而少子浓度将多于体内的少子浓度，即表面呈现为弱反型的表面;在ψs = 2ψB时, 表面处的多子浓度将远小于体内的多子浓度,而少子浓度将远多于体内的少子浓度，为强反型表面.理想MOSFET的阈值电压:•说明:①MOSFET是“理想”的含义:在MOS系统中不含有任何电荷状态(除栅电压在半导体表面产生的空间电荷以外, 不考虑表面态电荷和M-S功函数差).→在栅电压V GS = 0 时, 半导体表面的能带不发生弯曲(平带状态) .②在讨论V T时忽略了反型层中的电荷:因为刚达到强反型时, 正好沟道中的电子浓度= p-衬底内的空穴浓度; 而且反型层仅限于表面极薄的一层,其中的电荷Q n, 比耗尽层中的电荷Q B少得多(在刚强反型时, 耗尽层宽度最大). 所以可忽略反型层中的电荷Q n .MOS的非饱和特性•说明:沟道的长度(y方向)为L ;沟道的宽度(z方向)为Z ;沟道的厚度(x方向)为X(y) ;沟道的截面积为A ;沟道的电子浓度为n .•理想MOSFET的输出伏安特性计算~沟道电流I D是沟道中的面电荷密度Q n(y)漂移运动的结果:I D= Z X q n μn E(y) = Q n(y) Z μn E(y) ,代入Q n(y)与电压的关系, 并把E(y)用电压来表示为dV(y)/dy, 即有I D= Z μn C i [V GS - V T - V(y)] dV(y)/dy ,积分之∫I D dy = Z μn C i ∫[V GS - V T - V(y)] dV(y) ,[ 积分限: y= 0~L , V= 0~V DS ]则得到I D= ( Z μn C i / L ) {(V GS - 2ψB - V D/2) V DS－(2γ/ 3)×[ (V DS+ 2ψB)3/2 - (2ψB)3/2 ] },I D≈( m Z μn C i / L ) { (V GS - V T ) V DS - V DS2 }= m β{ (V GS - V T ) V DS - V DS2 } (Sah方程) ,其中γ≡( 2εε0 q N A )1/2 /C i称为衬偏系数; 对较小的N A , m = 1/2 .β = Z μn C i / L .①当V DS 较小时, 有线性特性:I D= ( Z μn C i / L ) {V GS - 2ψB - [2εε0 q N A(2ψB)]1/2 / C i } V DS= β (V GS - V T ) V DS∝V DS ,当V GS= 2ψB - [2εε0 q N A (2ψB)]1/2 / C i ≡V T 时, I D = 0, 即沟道夹断, 这时的栅电压就是阈值电压(夹断电压) .线性区的跨导为g m= ( Z μn C i / L ) V DS .系数( Z μn C i / L ) 称为器件的增益因子(或导电因子).②饱和区:由dI D / dV DS= 0 = β[(V GS - V T ) – V DS ] ,得到饱和电压V DSat = V GS - V T.把V DSat代入到I D表示式中, 求得饱和电流为I DSat= (β/2) (V GS - V T ) 2 ∝V GS2 .可见, 饱和电流与V DS无关, 而与V GS有抛物线关系; 而且饱和电压V DSat随着V GS 的增大而升高.•长沟道MOSFET的电流饱和机理:随着V DS的增加, 夹断点逐渐从漏端移向源端(夹断区扩大); 所增加的电压(V DS - V D sat ) 就降落在夹断区上(使电场↑), 而未夹断的沟道上的电压基本上维持在V D sat ; 当电子从源端漂移到夹断点时, 就被夹断区中的强电场拉到漏极, 则漏极电流基本上由未夹断的沟道区(有效沟道长度)决定, 而有效沟道上的电压基本不变, 故电流饱和(实际上, 由于有效沟道长度随V DS而变, 类似BJT中的Early效应, 所以电流并不完全饱和, g D≠0).饱和电流与V GS有抛物线关系; 饱和电压与V GS之间有线性关系.实际mos的VT•对于实际的MOSFET，需要考虑金属与半导体功函数之差、Si-SiO2系统中电荷的影响。
第八章 MOS场效应晶体管
上图中， 表面势， 上图中， S 称为 表面势，即从硅表面处到硅体内平衡处的 φ 电势差， 电势差，等于能带弯曲量除以 q 。COX 表示单位面积的栅氧化 层电容， COX = 层电容，
εOX ，T 为氧化层厚度。 OX 为氧化层厚度。
TOX
(3)实际 MOS结构当 VG = VFB 时的能带图 实际 结构当 当 VG = VFB ≡ φMS −
① 线性区 很小时， 当 VDS 很小时，沟道就象一个其阻值与 VDS 无关的固定 电阻， 成线性关系， 段所示： 电阻，这时 ID 与 VDS 成线性关系，如图中的 OA 段所示：
② 过渡区 随着V 的增大，漏附近的沟道变薄，沟道电阻增大， 随着 DS 的增大，漏附近的沟道变薄，沟道电阻增大，曲 线逐渐下弯。 增大到V 饱和漏源电压） 线逐渐下弯。当VDS 增大到 D sat（饱和漏源电压）时，漏处的 可动电子消失，这称为沟道被夹断，如图中的AB 段所示。 可动电子消失，这称为沟道被夹断，如图中的 段所示。 非饱和区， 线性区。 线性区与过渡区统称为 非饱和区，有时也统称为 线性区。
QOX 时， 就可以使能带恢复为平带 COX
状态， 硅表面呈电中性。 平带电压。 状态，这时 φ = 0，硅表面呈电中性。VFB 称为 平带电压。 S
(4)实际 MOS结构当 VG = VT 时的能带图 实际 结构当 要使表面发生强反型，应使表面处的 EF − Eis = qφFP ，这时 要使表面发生强反型， 能带总的弯曲量是 2qφFP 。
3 、转移特性曲线 曲线。 转移特性曲线是指 VDS 恒定时的 VGS ～ID 曲线。 N 沟 MOSFET当： 当 VT > 0 时，称为 增强型，为常关型。 增强型，为常关型。 VT < 0 时，称为 耗尽型，为常开型。 耗尽型，为常开型。 ID ID
半导体集成电路
1、什么是器件的亚阈值特性，对器件有什么影响？器件的亚阈值特性是指在分析MOSFET时，当Vgs影响：亚阈值导电会导致较大的功率损耗，在大型电路中，如内存中，其信息能量损耗可能使存储信息改变，使电路不能正常工作。
2、MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？短沟道效应是指：当MOS晶体管的沟道长度变短到可以与源漏的耗尽层宽度相比拟时，发生短沟道效应，栅下耗尽区电荷不再完全受栅控制，其中有一部分受源、漏控制，产生耗尽区电荷共享，并且随着沟道长度的减小，受栅控制的耗尽区电荷不断减少的现象。
影响：由于受栅控制的耗尽区电荷不断减少，只需要较少的栅电荷就可以达到反型，使阈值电压降低；沟道变短使得器件很容易发生载流子速度饱和效应。
3、请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。
4、什么是沟道长度调制效应，对器件有什么影响？5、为什么MOS晶体管会存在饱和区和非饱和区之分（不考虑沟道调制效应）？6、简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？7、什么是集成双极晶体管的无源寄生效应？8、什么是MOS晶体管的有源寄生效应？9、什么是MOS晶体管的闩锁效应，其对晶体管有什么影响？10、消除“latch-up”效应的方法？版图设计时：为减小寄生电阻Rs和Rw，版图设计时采用双阱工艺、多增加电源和地接触孔数目，加粗电源线和地线，对接触进行合理规划布局，减小有害的电位梯度；工艺设计时：降低寄生三极管的电流放大倍数：以N阱CMOS为例，为降低两晶体管的放大倍数，有效提高抗自锁的能力，注意扩散浓度的控制。
为减小寄生PNP管的寄生电阻胁，可在高浓度硅上外延低浓度硅作为衬底，抑制自锁效应。
工艺上采用深阱扩散增加基区宽度可以有效降低寄生NPN管的放大倍数。
11、如何解决MOS器件的场区寄生MOSFET效应？12、如何解决MOS器件中的寄生双极晶体管效应？13、双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？14、集成电路中常用的电容有哪些。
mos管沟道长度调制效应
mos管沟道长度调制效应1. 引言嘿，朋友们！今天我们来聊聊一个看似有点复杂，但其实相当有趣的主题——MOS管的沟道长度调制效应。
听起来像是一种高科技的魔法，实际上它就是我们日常生活中不可或缺的小帮手，尤其是在电子设备中。
想想看，手机、电脑，甚至是家里的微波炉，没了MOS管，估计都得“休假”了！那么，今天就让我们一探究竟，搞清楚这个调制效应到底是怎么回事。
2. MOS管的基本概念2.1 什么是MOS管？首先，得让大家对MOS管有个基本的认识。
MOS管，全名是金属氧化物半导体场效应晶体管，听起来是不是很高大上？实际上，它就像是电子元件界的小超人，负责控制电流的流动。
简单来说，就是在一堆电子产品中，它负责开关的工作。
如果说电子元件是一个大家庭，MOS管就是那位不可或缺的“操控者”。
2.2 沟道长度的重要性接下来，我们得聊聊“沟道长度”。
这个名字一听就让人觉得深奥，但其实就是指MOS管中电子流动的通道长度。
沟道越短，电流通过的速度就越快，效率也越高；沟道越长，电流通过的速度就慢了。
所以，在设计MOS管的时候，工程师们可得好好考虑这个问题，不然可能就会“掉链子”。
3. 沟道长度调制效应3.1 什么是调制效应？好啦，进入正题！那么，什么是沟道长度调制效应呢？简单来说，这是一种在不同的工作条件下，MOS管的有效沟道长度会发生变化的现象。
想象一下，假设你在一个狭窄的过道里走，转身都困难，更别提快步走了。
如果这个过道变宽了，那你自然就能加快速度，走得更快了！同样的道理，MOS管的有效沟道长度也会受到电压的影响。
3.2 调制效应的影响调制效应的影响可大可小，跟你的电子设备使用情况息息相关。
比如，当我们提高了栅极电压时，沟道的有效长度会短一点，这就意味着电流可以更顺畅地通过，整个电路的效率也会随之提高。
反之，如果电压下降，沟道长度就会变长，电流流动就会受阻，这对设备的性能可是个不小的打击！所以说，搞明白这个效应，真的是事关重大。
半导体器件物理常见问题与答案
1.1半导体的导电性能与哪些因素有关？ 跟温度和掺杂浓度有关1.2 载流子的寿命/扩散系数/迁移率如何定义？他们与哪些因素有关？1.载流子的寿命：是指非平衡载流子中非平衡电子衰减到原来数值的1/e 所需的时间。
载流子的寿命于复合率有关，复合率越大，寿命越短。
2.扩散系数：我们定义在单位时间内通过单位面积的载流子数目为扩散流密度F. 则dxdN DF −=,其中D 就是扩散系数，N 是载流子密度。
扩散系数与半导体中的密度差异有关。
3.电子迁移率：2**τe m q Un = 空穴迁移率：2**τp m q Up =。
Me*,Mp*为电子、空穴有效质量，τ为平均自由时间。
影响迁移率的因素：（1）晶格散射。
温度越高，晶格散射越强烈，迁移率越低。
（2）电离杂质散射。
载流子经过带电的电离杂质受库仑力作用，会改变运动的轨迹。
（3）其它散射。
中性杂质、位错或其它对载流子均有散射作用。
1.3 半导体器件的哪些重要参数与载流子的迁移率有关？如果要同时考虑2个或2个以上因素对迁移率的影响，他们将遵守什么样的规律？沟道内µ是常数，考虑二级效应时µ与E 有关。
LWC nx µβ0= 称为增益因子。
úûùêëé−−=221)(DS DS T G DSV V V V I β 这是可调电阻区的直流特性方程， P65可调区和饱和区的电流公式()221T G DSSV V I −=β P65µn 越大，σ大，I DSS 也大，但要注意µn 的影响。
跨导g m P80在线性工作区，V DS < V Dsat 时DSGDS DS T G m βV V V V V V βg =∂úûùêëé−−∂=221)(g m 随V DS 线性增加，上式似乎与V G 无关，但实际测试结果是当V G 增大时，g m 减小，这是由于V G 增大时µ下降。
mos管中沟道长度调制效应
mos管中沟道长度调制效应你有没有想过，为什么现在的电子设备越来越小巧，功能却越来越强大？这一切的背后，都离不开我们这些看不见摸不着的小东西——MOS管。
说到MOS管，你可能觉得它离自己有点远，搞半导体的那些人会拿它当饭吃，可对咱普通人来说，它可能是个陌生的名字。
MOS管就在你日常生活中的各种电子设备里，比如手机、电视、电脑等，几乎每一个“智能”设备里都有它的身影。
今天咱们聊聊一个MOS管里非常有意思的现象——沟道长度调制效应。
听起来高大上对吧？不过别怕，我保证讲得通俗易懂，让你一听就明白。
先从MOS管的基本构造说起。
咱们知道，MOS管就像一个开关，它控制电流的流动。
简单来说，当你给它一个电压，它就决定电流走不走。
没错，就是这么神奇。
可问题来了，随着电子产品的不断缩小，MOS管的“沟道”也越来越短。
这个沟道，其实就好比咱们的“电流通道”，电流通过它就像汽车开过一条路。
如果这条路很短，汽车开起来就更快速，电流也更容易通过。
但有个问题，随着沟道长度变短，原本可以稳定控制的电流开始变得有点“顽皮”，难以控制了。
这就涉及到一个非常“顽皮”的现象——沟道长度调制效应。
啥意思呢？其实就是说，当沟道长度变得越来越短，电流的控制就不那么精准了。
正常情况下，MOS管的电流应该是可以随心所欲地控制的。
可是，当沟道越短，这个电流就开始受一些干扰，甚至会出现一些“不可预见”的情况。
这个现象像什么呢？就好像你开车走一条路，突然遇到一个坑，车子就开始抖了起来。
这种“颠簸”就是沟道长度调制效应的表现。
再具体一点讲，当你给MOS管施加一个电压时，本来电流应该与电压成正比。
但由于沟道变短，电流并不会按预期的方式增加，反而会有一些不规则的波动。
你可能会想，嘿，电流怎么变得这么不靠谱了？这就是沟道长度调制效应让电流“脱离轨道”的原因。
它让我们原本可以精确控制的电流变得不那么容易掌控，就像你的手机电池，明明应该充满电了，可它偏偏就是充不满。
11-MOS-4-短沟道效应
The methods of avoiding latch-up: a) Reducing the current gains parasitic BJT b) A deeper well structure c) Using a heavily doped substrate d) With the trench isolation scheme
栅氧化层厚度
为降低SCE效应，栅氧化层要尽可能薄， 但需要考虑可靠性。 最大电场取 Fowler-Nordheim (F-N)隧 穿开启电场的 80%。即 5 MV/cm的 80%，为 4 MV/cm 例如：
工作电压2.5V 最大电场4 MV/cm 所以氧化层厚度
Xox = 2.5 V/4MV/cm = 65Å
x j − 1 L
For 5 µ, effect is negligible. But at 0.5 µ, VT0 reduced to 0.43 from 0.76 volts (∆VT0=0.33V)
0.8
Threshold Voltage (V)
0.7 0.6 0.5 0.4 0 1 2 3 4 5 6
CS ε s tox 1 QS =1+ =1+ =1+ COX 2VS 2COX 2ε ox xd max
N由tox、xd max决定，在长沟道MOS器件中，N是常数。
Al 栅 N 沟 MOS N x t ox V V
DS BS j A
，
− 3
= 10
15
cm
= 1 .5 µ m = 80 nm = 0 . 1V = 0V
(
)
(δVT
δVD )是漏致势垒降低效应（DIBL)
半导体集成电路复习题及答案
半导体集成电路复习题及答案第8章动态逻辑电路填空题对于⼀般的动态逻辑电路，逻辑部分由输出低电平的⽹组成，输出信号与电源之间插⼊了栅控制1、极为时钟信号的 ,逻辑⽹与地之间插⼊了栅控制极为时钟信号的。
【答案：NMOS, PMOS, NOMS】对于⼀个级联的多⽶诺逻辑电路，在评估阶段：对PDN⽹只允许有跳变，对 PUN⽹只允许有跳变，2、PDN与PDN相连或PUN与PUN相连时中间应接⼊。
【答案：】解答题从逻辑功能，电路规模，速度3⽅⾯分析下⾯2电路的相同点和不同点。
从⽽说明CMOS动态组合逻辑1、电路的特点。
【答案：】图A是CMOS静态逻辑电路。
图B是CMOS动态逻辑电路。
2电路完成的均是NAND的逻辑功能。
图B的逻辑部分电路使⽤了2个MOS管，图A使⽤了4个MOS管，由此可以看出动态组合逻辑电路的规模为静态电路的⼀半。
图B的逻辑功能部分全部使⽤NMOS管，图A即使⽤NMOS也使⽤PMOS，由于NMOS的速度⾼于PMOS，说明动态组合逻辑电路的速度⾼于静态电路。
2、分析下⾯的电路，指出它完成的逻辑功能，说明它和⼀般动态组合逻辑电路的不同,说明其特点。
【答案：】该电路可以完成OUT=AB的与逻辑。
与⼀般动态组合逻辑电路相⽐，它增加了⼀个MOS管M kp,这个MOS 管起到了电荷保持电路的作⽤，解决了⼀般动态组合逻辑电路存在的电荷泄漏的问题。
3、分析下列电路的⼯作原理，画出输出端OUT的波形。
【答案：】答案：4、结合下⾯电路，说明动态组合逻辑电路的⼯作原理。
【答案：】动态组合逻辑电路由输出信号与电源之间插⼊的时钟信号PMOS,NMOS逻辑⽹和逻辑⽹与地之间插⼊的时钟信号NMOS组成。
当时钟信号为低电平时，PMOS导通，OUT被拉置⾼电平。
此时电路处于预充电阶段。
当时钟信号为低电平时，PMOS截⾄，电路与V DD的直接通路被切断。
这时NOMS导通，当逻辑⽹处于特定逻辑时，电路输出OUT被接到地，输出低电平。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第8章 MOSFET 的短沟道效应MOSFET 的沟道长度小于3um 时发生的短沟道效应较为明显。
短沟道效应是由以下五种因素引起的，这五种因素又是由于偏离了理想按比例缩小理论而产生的。
它们是：（1） 由于电源电压没能按比例缩小而引起的电场增大；（2） 内建电势既不能按比例缩小又不能忽略； （3） 源漏结深不能也不容易按比例减小； （4） 衬底掺杂浓度的增加引起载流子迁移率的降低；（5） 亚阈值斜率不能按比例缩小。
（A ） 亚阈值特性我们的目的是通过MOSFET 的亚阈值特性来推断阈值电压到底能缩小到最小极限值。
对于长沟道器件而言，亚阈值电流由下式给出2exp 1exp ......(8.1)GS T DS D n d t t t V V V W I C V L V V μξ⎛⎫⎛⎫--=- ⎪⎪⎝⎭⎝⎭也可以写成如下的形式20exp 1exp exp 1exp ......(8.2)GS T DS D n d t t t GS DS D t t V V V WI C V L V V V V I V V μξξ⎛⎫⎛⎫--=- ⎪⎪⎝⎭⎝⎭⎛⎫⎛⎫-=- ⎪⎪⎝⎭⎝⎭式中的dC为单位面积耗尽区电容。
sddCxε===tkTVq=是热电压，1/d oxC Cξ=+，在DS V大于几个热电压时有2exp......(8.4)GS TD n d ttV VWI C VL Vμξ⎛⎫-≈ ⎪⎝⎭对上式两边取对数()2ln ln......(8.5)GS TD n d ttV VWI C VL Vμξ-⎛⎫=+⎪⎝⎭上式也可以写成2ln......(8.6)GS TDtn d tV VIW VC VLξμ⎛⎫⎪-=⎪⎪⎝⎭从式（8.4）中可以看出，当0GS TV V-=时，即当栅－源电压等于亚阈值电压时有亚阈值电流：()20......(8.7)D GS T n d tWI V V C VLμ-==为了使GS TV V<时，器件可以关断，我们可以令（8.4）中的0GSV=，则有()20exp......(8.8)TD GS n d ttVWI V C VL Vμξ⎛⎫-== ⎪⎝⎭如果规定关断时（当0GSV=）的电流比在（当GS TV V=）的电流小5个数量级，式(8.7)和式(8.8)的两边相除则有()()5exp10......(8.9)D GS T TD GS tI V V VI V Vξ-====得到亚阈值电压的最小值为5ln10......(8.10)T t V V ξ=如果1/10.76 1.76dox CC ξ=+=+=则亚阈值电压的最小值是5ln105 1.6726 2.3500T t V V mV mV ξ==⨯⨯⨯=。
如果还想将阈值电压降低到400mV 左右，那么就要减小1/dox CC ξ=+的值，使1/ 1.34d ox C C ξ=+=。
考虑到温度对阈值电压的影响，按比例缩小阈值电压将更加困难。
阈值电压的温度系数1/TdVmV K dT=-。
导致阈值电压在温度范围（0－85℃）内的变化是85mV 。
制造工艺引起的最小变化也在50mV 之间。
工艺和温度引起的变化合计为135mV 左右。
因此，对增强型的MOS 器件其阈值电压一般都控制在0.50.9TV VV <<之间。
（B ） 短沟道效应使阈值电压减小对理想MOSFET 器件，我们是利用电荷镜像原理导出阈值电压的表达式。
见下图。
()()'''max 8.11mT ss SD Q Q Q +=式中忽略了沟道中的反型层电荷密度'nQ ， ()'max SDa dTQ eNx=为最大耗尽层单位面积电荷密度。
这个电荷密度都由栅的有效面积控制。
并忽略了由于源/漏空间电荷区进入有效沟道区造成的对阈值电压值产生影响的因素。
图8.2a 显示了长沟道的N 沟MOSFET 的剖面图。
在平带的情况下，且源－漏电压为零，源端和漏端的空间电荷区进入了沟道区，但只占沟道长度的很小一部分。
此时的栅电压控制着沟道区反型时的所有反型电荷和空间电荷，如图8.2b 所示。
随着沟道长度的减小，沟道区中由栅压控制的电荷密度减小。
随着漏端电压的增大，漏端的空间电荷区更严重地延伸到沟道区，从而栅电压控制的体电荷会变得更少。
由于栅极控制的沟道电荷区中的电荷数量()'max SD Q会对阈值电压造成影响，如式（8.12）所示。
()()()''max 28.12ox TN ss ms Fp SD ox t V Q Q φφε⎛⎫=-++ ⎪⎝⎭我们可以用图8.3所示的模型，定量的计算出短沟道效应对阈值电压造成的影响。
假设源/漏结的扩散横向与纵向相等，都为jx 。
这种假设对扩散工艺形成的结来说是合理的，但对例子注入形成的结则不那么准确。
我们首先考虑源端、漏端和衬底都接地的情况。
在短沟道情况下，假定栅极梯形区域中的电荷有栅极控制。
在阈值反型点，降落在沟道区的空间电荷区上的势差为2Fpφ，源和漏结的内建电势差也约为2Fpφ，这表明这三个空间电荷区的宽度大体相等。
如图8.3a 。
()8.13s d dTx x x ==假定梯形区内的单位面积平均电荷密度为'BQ ，则有()'''228.142dT B a dT a L L x Q WL eN Wx L eN W ⎛⎫-⨯ ⎪=+⨯⎪ ⎪⎪⎝⎭上式可以写成()''8.152Ba dT L L Q eN x L ⎛⎫+= ⎪⎝⎭由图8.3b 可以看出，有如下关系：()'28.15L L a =-()8.16j a x +=()18.17j j a x x ⎫==⎪⎪⎭由（8.15）式()()'218.1822L L a L L aL L L+-+==-将（8.17）带入（8.18）()'118.192jx L L L L⎫+=-⎪⎪⎭带入（8.15）式()'118.20jBa dT x Q eN x L ⎡⎤⎫⎢⎥=-⎪⎪⎢⎥⎭⎣⎦与长沟道器件相比，短沟道器件阈值电压表达式应该写成()()''28.21ox TN B ss ms Fp ox t V Q Q φφε⎛⎫=-++ ⎪⎝⎭()()()18.22j a dTTNoxTN TN x eN xV V V C L ⎡⎤⎫⎢⎥∆=-=-⎪⎪⎢⎥⎭⎣⎦短沟道长沟道考虑短沟道效应后，MOSFET 器件的阈值电压会降低。
在这个模型的假设下，只有减小源/漏结的深度和增大单位面积栅电容oxC ，才能降低阈值电压的偏移量。
另外，式（8.22）是建立在源、沟道、漏的空间电荷区都相等的假设基础上推导出来的，如果漏端电压增大，这会使栅控制的沟道电荷数量减少，'L 变短，使阈值电压变成了漏极电压的函数，随着漏极电压增大，N 沟器件的阈值电压也会减小。
()()1631472716101/214310,30,0.80.3 3.98.85410 1.15110/3010310ln 0.0259ln 0.3781.5104411.78.85410a ox j TN oxox oxa Fp t i s Fp dTa N N cm t nm L m x m V C F cm t N V Vn x eN μμεφεφ-----=⨯===∆⨯===⨯⨯⨯==⨯=⨯⎛⎫⨯⨯⨯⨯== ⎪⎝⎭习题：假定沟器件的参数是。
求阈值电压的减小量解：1/2519161916570.378 1.806100.181.61031011.610310 1.806100.311.151100.80.7530.1810.136ja dTTNoxcm mx eN xV C L Vμ-----⎛⎫=⨯= ⎪⨯⨯⨯⎝⎭⎡⎤⎫⎢⎥∆=-⎪⎪⎢⎥⎭⎣⎦⎡⎤⎫⨯⨯⨯⨯⨯=-⎢⎥⎪⎪⨯⎢⎥⎭⎣⎦=-⨯=-MOSFET 的窄沟道效应()()018.23B B B a dT a dT dT dT a dT Q Q Q eN WLx eN Lx x x eN WLx W ζζ=+∆=+⎛⎫=+ ⎪⎝⎭()8.24a dT dT TN ox eN x x V C W ζ⎛⎫∆=⎪⎝⎭MOSFET结构的表面空间电荷区电荷、电场、电容为了更详细地分析表面空间电荷层的性质，可以通过求解泊松方程，定量地求出表面层中的电场强度、电势分布。
为此，我们取x轴垂直于半导体的表面并指向体内，规定x轴的原点在表面处。
表面空间电荷区中的电荷密度、电场强度和电势都是x的函数。
在利用泊松方程求解之前，我们先做如下假设：（1）半导体的表面是无限大表面（表面尺寸远大于空间电荷区的宽度，尽管这种假设会带来误差，但其误差及其微小，可以忽略不计）；这样我们可以利用一维的泊松方程求解。
（2）为了讨论更一般的情况，半导体中的掺杂为补偿掺杂（这一假设更符合实际，因为NMOS器件的沟道大都是经过了补偿掺杂，以得到合适的阈值电压值；PMOS器件的衬底N阱的形成也是在P型原始衬底经过补偿掺杂获得的）。
（3）在半导体内部，假定表面空间电荷电离杂质为一常数，且与体内相等，电中性条件成立，所以空间电荷区的净浓度()0ρ=x（4）其净掺杂表现为P型半导体。
空间电荷区的净浓度可以写成如下形式：()()()......(8.25)d a p p x q N N p n ρ+-⎡⎤=-+-⎣⎦其中,daNN +-分别表示电离的施主杂质和电离的受主杂质浓度；如果在常温下杂质完全电离，则有0dp N n +=（这是因为我们假设其掺杂为补偿掺杂），0ap N p -=；,p p p n 分别表示x 点处的P 型半导体空穴（多子）浓度和电子（少子）浓度。
在上述假设下，一维泊松方程的表达式：()()22()......(8.26)d a p p s sd V x q N N p n dx ρεε+-⎡⎤=-=--+-⎣⎦ 将0dp Nn +=和0a p N p -=带入上式可以写成()()2002()......(8.27)p p p p s s d V x qn n p p dx ρεε⎡⎤=-=---+-⎣⎦ 上式中的sε是半导体的介电常数、括弧中的第一项是0()p p n n -是P 型衬底的过剩少子浓度，第二项0()pp pp -P型衬底的多子增量。
其表达式分别由下式表示：()()0000()exp 18.28exp 18.29()p p p t p t p p V p p p V V n V n n ⎡⎤⎛⎫--=-⎢⎥⎪⎝⎭⎣⎦⎡⎤⎛⎫=-⎢⎥⎪⎝⎭⎣⎦-将(8.28)和(8.29)两式带入式(8.27)的泊松方程：2002exp 1exp 1......(8.30)p p s t t d V q V Vp n dx V V ε⎧⎫⎡⎤⎡⎤⎛⎫⎛⎫-⎪⎪=----⎨⎬⎢⎥⎢⎥ ⎪ ⎪⎝⎭⎝⎭⎪⎪⎣⎦⎣⎦⎩⎭将上式两边同乘以dV ，左边可以写成22......(8.31)dV d d V dV dVdx dV dV d EdE dx dxdx dx⎛⎫⎪⎛⎫⎝⎭=== ⎪⎝⎭上式的E 是电压为V 时的电场强度。