基于电路逻辑设计的图像处理
基于MATLAB与FPGA的图像处理教程
这本书的作者韩彬、林海全和姜宇奇都是电子工业社的专家，他们深入浅出地 讲解了基于MATLAB和FPGA的图像处理原理和应用。其中，MATLAB作为一种强 大的数学计算和算法开发工具，被广泛用于算法设计和验证。而FPGA（现场可 编程门阵列）则是一种灵活的硬件加速引擎，可以用于实现高性能的并行处理 和计算。
当谈到MATLAB在图像处理中的应用时，作者强调：“MATLAB是一个强大的科 学计算工具，它提供了丰富的图像处理工具箱，使得用户可以轻松地实现各种 复杂的图像处理算法。”
对于如何结合MATLAB和FPGA进行图像处理，作者解释道：“通过将MATLAB算 法部署到FPGA上，我们可以实现高速、实时的图像处理。这是因为FPGA具有 高并行性和高效率的特点，可以大大提高算法的执行速度。”
在理解了图像处理算法的理论基础之后，本书通过MATLAB软件将这些算法进 行实现和验证。这部分内容详细介绍了如何使用MATLAB进行图像处理的各种 操作，包括图像的读取、处理和显示等。通过这部分内容，读者可以深入理解 图像处理算法在软件层面的实现方法。
这一部分是本书的核心内容，它详细介绍了如何将前面所学的图像处理算法通 过FPGA进行并行硬件加速。这部分内容涉及到了FPGA的基本知识、硬件设计 流程以及具体的实现案例。通过这部分内容，读者可以了解到FPGA在图像处理 领域的应用以及如何将算法移植到FPGA上进行硬件加速。
内容摘要
这些实例涵盖了多种图像处理算法，包括图像滤波、边缘检测、形态学操作等。通过这些实例， 读者可以深入了解FPGA图像处理的实现细节。 《基于MATLAB与FPGA的图像处理教程》是一本理论与实践相结合的教程，适合对图像处理和嵌 入式系统开发感兴趣的读者阅读。通过本书的学习，读者可以掌握使用MATLAB和FPGA进行图像 处理的核心技能，为实际项目的开发提供有力的支持。
可编程逻辑器件及应用 小叶
可编程逻辑器件及应用小叶一、简介可编程逻辑器件（Programmable Logic Device，PLD）是一种被广泛应用于数字电路设计的器件。
它可以根据用户的需求进行编程，从而实现不同的逻辑功能。
PLD具有灵活性高、可重复使用等特点，因此在数字电路设计中得到了广泛应用。
二、PLD的分类1. PAL（Programmable Array Logic）：PAL是一种由可编程与门阵列和固定或可编程的输出寄存器构成的PLD。
PAL通常用于实现较小规模的逻辑电路。
2. PLA（Programmable Logic Array）：PLA是一种由可编程与门阵列和可编程或固定的输入寄存器构成的PLD。
与PAL相比，PLA具有更高的灵活性和更大规模。
3. CPLD（Complex Programmable Logic Device）：CPLD是一种复杂可编程逻辑器件，它通常由多个PAL或PLA组成，并且还包括输入/输出接口、时钟管理单元等功能模块。
CPLD可以实现更加复杂和精细化的逻辑设计。
4. FPGA（Field-Programmable Gate Array）：FPGA是一种现代化、高度灵活且规模巨大的可编程逻辑器件。
它由大量基本逻辑单元、存储单元和可编程互连网络构成，可以实现复杂的数字电路设计。
三、PLD的应用1. 逻辑电路设计：PLD可以用于实现各种逻辑电路，如计数器、状态机等。
2. 数字信号处理：PLD可以用于实现数字信号处理算法，如FIR滤波器、FFT等。
3. 通信系统：PLD可以用于实现各种通信协议，如PCIe、USB等。
4. 控制系统：PLD可以用于实现控制系统中的各种逻辑控制功能，如PID控制器等。
5. 图像处理：PLD可以用于实现图像处理算法，如图像压缩、图像增强等。
四、PLD的设计流程1. 确定需求：首先需要明确所需的逻辑功能和性能指标。
2. 选择器件：根据需求选择合适的PLD芯片，并了解其规格书和开发工具。
《基于FPGA的边缘检测系统设计》范文
《基于FPGA的边缘检测系统设计》篇一一、引言随着计算机视觉技术的飞速发展，边缘检测已成为图像处理领域中一个重要的研究方向。
边缘检测可以有效地提取图像中的轮廓信息，为后续的图像处理和分析提供重要的依据。
传统的边缘检测系统通常基于通用处理器（如CPU）实现，但面对复杂的图像处理任务时，其处理速度和效率往往无法满足实时性的要求。
因此，本文提出了一种基于FPGA（现场可编程门阵列）的边缘检测系统设计，旨在提高边缘检测的效率和速度。
二、系统设计概述本系统设计以FPGA为核心，通过硬件加速的方式实现边缘检测算法。
系统主要包括图像输入模块、预处理模块、边缘检测模块、后处理模块和图像输出模块。
其中，FPGA负责协调各模块的工作，实现图像的实时处理和输出。
三、模块设计1. 图像输入模块：负责接收原始图像数据。
该模块可以通过相机、网络等方式获取图像数据，并将其转换为FPGA可以处理的格式。
2. 预处理模块：对原始图像进行预处理，包括去噪、灰度化等操作，为后续的边缘检测提供良好的输入数据。
3. 边缘检测模块：本系统的核心模块，采用硬件加速的方式实现边缘检测算法。
该模块可以根据具体的算法需求，定制硬件逻辑，实现高效的边缘检测。
4. 后处理模块：对检测到的边缘信息进行后处理，包括阈值处理、连通域分析等操作，以提高边缘检测的准确性和鲁棒性。
5. 图像输出模块：将处理后的图像数据输出，可以通过显示器、网络等方式进行展示和传输。
四、FPGA实现在FPGA实现方面，本系统采用硬件描述语言（HDL）进行电路设计。
首先，根据边缘检测算法的需求，设计相应的硬件逻辑电路。
然后，通过FPGA开发工具进行电路编译、综合和布局布线等操作，生成可在FPGA上运行的二进制文件。
最后，将二进制文件烧录到FPGA芯片中，实现边缘检测系统的硬件加速。
五、实验与分析为了验证本系统的性能和效果，我们进行了大量的实验。
实验结果表明，基于FPGA的边缘检测系统具有以下优点：1. 高效率：由于采用硬件加速的方式实现边缘检测算法，本系统的处理速度远高于传统的CPU实现方式。
基于FPGA和USB3.0的高速视频图像采集处理系统设计
摘要随着机器视觉的广泛应用，以及工业4.0和“中国制造2025”的提出，在数字图像的采集、传输、处理等领域也提出了越来越高的要求。
传统的基于ISA接口、PCI接口、串行和并行等接口的图像采集卡已经不能满足人们对于高分辨率、实时性的图像采集的需求了。
一种基于FPGA和USB3.0高速接口，进行实时高速图像采集传输的研究越来越成为国内外在高速图像采集研究领域的一个新的热点。
针对高速传输和实时传输这两点要求，通过采用FPGA作为核心控制芯片与USB3.0高速接口协调工作的架构，实现高帧率、高分辨率、实时性的高速图像的采集和传输，并由上位机进行可视化操作和数据的保存。
整体系统采用先硬件后软件的设计方式进行设计，并对系统各模块进行了测试和仿真验证。
通过在FPGA 内部实现滤波和边缘检测等图像预处理操作，验证了FPGA独特的并行数据处理方式在信号及图像处理方面的巨大优势。
在系统硬件设计部分，采用OV5640传感器作为采集前端，选用Altera的Cyclone IV E系列FPGA作为系统控制芯片，由DDR2存储芯片进行数据缓存，采用Cypress公司的USB3.0集成型USB3.0芯片作为数据高速接口，完成了各模块的电路设计和采集卡PCB实物制作。
系统软件设计，主要分为FPGA逻辑程序部分、USB3.0固件程序部分和上位机应用软件部分。
通过在FPGA上搭建“软核”的方式，由Qsys系统完成OV5640的配置和初始化工作。
由GPIF II接口完成FPGA和FX3之间的数据通路。
通过编写状态机完成Slave FIFO的时序控制，在Eclipse中完成USB3.0固件程序的设计和开发。
上位机采用VS2013软件通过MFC方式设计，从而完成整体图像采集数据通路，并在上位机中显示和保存。
整体设计实现预期要求，各模块功能正常，USB3.0传输速度稳定在320MB/s，通过上位机保存至PC机硬盘的图像分辨率大小为1920*1080，与传感器寄存器设置一致，采集卡图像采集帧率为30fps，滤波及边缘检测预处理符合要求，采集系统具有实际应用价值和研究意义。
基于FPGA的实时红外图像处理系统
图２ 增加像 素前 插值方法如图 ４所示 ：
图３ 增加像素后
匿
翟
图 ４插值处理 电路结构 ３ ． ３中值滤波 图象边界处理与盲点插值相 同。 中值滤波方法如图 ５ ：
排序输出中间值
图ｌ 系统硬件结构图 ３系统主要算法 ． 基于 Ｆ Ｇ Ｐ Ａ的实时红外 图像 处理系统 的算法 主要 有非均 匀校正 、 盲点插值 、 中值滤波和直方图均衡 等组成 。 ３１ ． 非均匀校正 非均匀校正为点操作 ， 逐点读 人图象 ， 按下式计算各点输出 ｅ ，： ｏ） Ｊ
表１
Ｄ３ 一一 ６ ｌ Ｄ１ Ｄ１ －－ ５ Ｄ０
Ｒ（， ００ ）
Ｒ（， ０１ ）
ｏｏｏ （，）
ｏｏ１ （，）
３ ． ２盲点插值 若 Ｐ ｏ 则是盲点 ， 四领域平均值替代 。 ＝， 用 图象边界采用加 。方法 ， 即增加一像 素的 。边界 。如 图 ２ 图 ３ ，
系统硬件结构如图 １所示 ， 本系统利用红外探测器采用 Ｓｆ ｄｒ ｏ ａｉ公 ｒ 司 ３ ０ ５ 红外探测器 ， ２ ２ ６ ｘ 采用 Ａ ｅ 公司 的超大规模可 编程逻辑器件 ｈｒ ａ Ｃ ｃｏｅＩ系列 的 Ｅ ２ ３ ｙｌｎ Ｉ Ｐ Ｃ ５为核心器件 ， 结合美 国 Ｔ 公 司的新一代数字 Ｉ 处理器 Ｃ ０ ０系列 Ｔ ３ ０ ６ ０ Ｂ芯片构成红外 图像处理 系统 ，可满 ６０ ＭＳ ２ Ｃ ２ ３ 足系统体积小 、 功耗低 、 实时高速的要求 。 系统工作原理 ：红外探测器接收物体发 出的辐射通量将其转换成 电信号 ， 该信号经 过放大滤波预处理后 ， １ 由 ４位高速 ＭＤ转换成数 字 图像信号 ， Ｐ Ａ采集数字信号并合成图像 。接收 Ｄ Ｐ的控制 ， ＦＧ Ｓ 产生 系 统控制 信号并完成 图像处理 ， 即非 均匀性校正 、 盲点插 值 、 中值滤 波和 直方 图均衡 ，最终再将处理后 的数字 图像通过视频转化 芯片转 化成模 拟信号输 出。
基于FPGA的网络图像采集处理系统设计
基于FPGA的网络图像采集处理系统设计作者：王永欣, 佟立飞,唐艺灵来源：《现代电子技术》2011年第20期摘要：介绍一种基于FPGA的网络图像采集处理系统设计，该系统采用单片FPGA，实现了图像的采集、压缩和网络传输功能，具有体积小，集成度高，算法升级灵活方便的特点。
详述了模块的图像采集逻辑、RAM控制逻辑、压缩算法逻辑和网络传输功能的实现方法。
测试结果表明，系统运行稳定，性能满足要求。
关键词：FPGA；图像压缩；网络传输； JPEG中图分类号：TN919-34 文献标识码：A文章编号：1004-373X(2011)20-0029-04Design of Network Image Acquisition and Processing System Based on FPGAWANG Yong---(1.Department of Automatic Test and Control, Harbin Institute of Technology, Harbin 150001, China; 2. Unit 92941 of PLA, Huludao 458000, China)Abstract： A design of network image acquisition and processing system based on FPGA is introduced. The system uses a single FPGA to complete the functions of image acquisition,even has a small size. The details the logics of image acquisition module, RAM control module and compression algorithm, furthermore the implementation method of network transmission. The results show that the system is stable and meets the requirements.Keywords： FPGA; image compression; transmission by network; JPEG0 引言随着网络技术的发展,网络化仪器以结构简单，机动灵活，吞吐率高和成本低等优点而越来越受到重视［1］,并在军用自动测试装备中得到广泛的应用。
基于SOPC高速图像实时处理技术研究与实现
基于SOPC高速图像实时处理技术研究与实现吴建平;叶玉堂;刘霖;张静;孙强;周恋玲;谢煜【摘要】本文针对现今高速数字图像信号的复杂算法实时处理要求以及系统实时升级问题,设计一种基于FPGA的SOPC高速图像实时处理系统平台,移植可定制高效操作系统Xilkernel,并采用多线程编程、软件仿真以及在线实时调试方法,成功地实现了高速系统实时处理功能.FPGA操作可并行执行及硬件反应时间精确到纳秒(ns)级,因而该系统实时处理性能相对于其它处理平台有明显的优势,同时也满足了在不需更改硬件架构情况下实现系统的实时更新.%A high-speed real-time image processing system based on System on a Programmable Chip (SOPC) of Field Programmable Gate Array (FPGA) was designed against the real-time requirements of complex algorithms for high-speed digital image signal and the existing problems that the system was updated in real time. The customized and efficient operating system Xilkernel was transplanted. And the methods of multi-thread programming, software simulation and real-time debugging online were applied. The real-time processing function of high-speed system has been achieved successfully. The operation of FPGA could be performed in parallel and the responsive time of its hardware could be accurate to nanosecond (ns) level. So the real-time processing properties of the system have more advantages over other processing platforms, and the real-time updates of the system without changing the hardware circuit have also been implemented.【期刊名称】《光电工程》【年(卷),期】2011(038)008【总页数】8页(P124-131)【关键词】SOPC;MicroBlaze;Xilkernel;多线程编程【作者】吴建平;叶玉堂;刘霖;张静;孙强;周恋玲;谢煜【作者单位】电子科技大学光电信息学院,成都610054;电子科技大学光电信息学院,成都610054;电子科技大学光电信息学院,成都610054;电子科技大学光电信息学院,成都610054;电子科技大学光电信息学院,成都610054;电子科技大学光电信息学院,成都610054;电子科技大学光电信息学院,成都610054【正文语种】中文【中图分类】TP510.100 引言近年来，随着科学技术的发展，要求嵌入式系统具有更多的功能、更好的性能和灵活性，传统上的设计方法已经不适应这种要求。
基于FPGA的图像缩放及边缘检测的硬件设计
图 像 缩 放 通 常 通 过 插 值 完 成 ， 插 值 而 则通 过 曲线拟 合的 方 法 实现 。它 利 用 离散 的 采 样 点 建 立 一 个 连 续 函 数 ， 据 这 个 重 根 建 的连 续 函 数 求 出任 意 位 置的 函 数值 。 因 此 对 于 数 字 图像 而 言 ， 放 的 过 程 又 称 为 缩 图 像 的 重 采 样 。利 用 重 建 实 现 的 缩 放 算 法 ， 多都因为运算量少 ， 许 实现 简单 ， 得 都 到 了广 泛 的应 用 。 它们 基 本 上都 具 有快 速 生 成 图 像 、 视 觉 效果 良好 ， 方便 进 行 任意 倍数缩 放 ， 也就 是所 谓 的 “ 无级缩 放 的优 点 。怛 由于 在插 值过 程 中 没 有针 对 图 像的 边 缘 和 纹 理 特 征 进 行 特 殊 处理 ， 以 导 致 所 处理 后 的 图 像准 以 保持 物 体 边界 清晰 和 轮 廓 分 明 。 从 频域 角 度 看 ， 些 函数 表 现 为 一 ｛ 通 滤 波 器 ， 像 经 滤 波后 容 易发 生 高频 氐 图 分 量 损 失 ， 而 出 现边 缘 锯 齿现 象 及 高 频 因 细 节 模 糊 化 。 如 果 只 是 改 进 插 值 函 数 参 数 ， 其更 近 似 干理 想插 值 函数 ， 法 从根 使 无 本 上解 决 边缘 锯 齿 和细 节 模 糊的 问题 。 由 于这 些 传统 图像 插值 算 法 的 本 质是 对原 始 图 像建 立 连 续 数 学 模 型 ， 后 按 缩 放 要 求 然 进 行 重 采样 ， 到最 后 的缩 放 图像 ， 放过 得 缩 程 只使 用 了统 一 数 学 模 型 ， 有 考 虑边 缘 没 部 分的 高 频 信息 损 失 ， 成 图像 中物 体 边 造 界 层次 模 糊 。而 研 究 表 明 ， 眼 对 图像 的 人
基于StratixIV的通用图像处理系统设计与实现
显 示 的 字 符或 图形 以点 阵 形 式写 入 存 储 器 规 定 的
数 据 并 完 成 相 应 的 图像 处 理 算 法 运 算 的任 务 ，选
用Ａｌ ｒ公 司推 出的 Ｓｒｔ Ｖ型Ｆ ＧＡ作 为信 号 处 ｔａ ｅ ｔ ｉＩ ａｘ Ｐ 理 器 核 心 ，设 计 开 发 出一 种 图像 处 理 算 法 可 灵 活 加 载 的通 用 图像 处 理 系统 。该 系 统 能处 理 ５ 场／ ０ 秒
作 者简 介：任全会 （９ ８ ），男，河南郑 州人 ，讲 师，硕士 ，主要从事Ａ Ｍ￣Ｅ Ａ 术方面的教学 与研 究。 １７ 一 Ｒ ＩＤ 技 第３卷 ４ 第１ 期 ２１－ １上 ） ［２］ ０ ２ ０ （ １５
ｌ
訇 化
要 滤除 掉 。滤除 电 路采用 ７ Ｌ ２ １ ４ Ｓ ２ 不可 重 触发单 稳
理 结果 。
２ 串口通信模块 ． ４
串行通 信模 块 的硬 件接 口电路 主 要 由Ｆ ＧＡ串 Ｐ
口模 块 、Ｒ 一８ 数 据发 送 模块 、ＭＡＸ ２ ３ Ｓ４ ５ ３ ２ 和ＤＢ ９ 四部 分组 成 。 ＲＳ ４ ５ 据 发 送模 块 是 将 前 续 电 路 的数 据 发 ．８ 数
触 发器 。
产 生 系统行 、场 同步 信号 和锁 相计 数 以及Ａ Ｄ ／ 后数 字图 像输 出 等功 能 由时序 电路 完 成 。Ｃ Ｌ Ｐ Ｄ中
并 一 串转 换 电 路输 出 的字 符 图 形数 据通 过 视 频 复 合 电路 叠 加 到输 入 的视 频 图像 上 ， 形 成最 后 的处
好的 图像处理平 台。
关键词 ：Ｓ ｒ ｔｘ Ｉ ｔａ ｌ Ｖ；图像处理 ；处 理器 中圈分类号 ：Ｔ １ Ｐ３ １ 文献标识码 ：Ｂ
算术逻辑运算电路
05
算术逻辑运算电路的设计与优化
设计流程
需求分析
明确电路的功能需求，包括输入、输出信号 以及运算类型等。
逻辑设计
根据需求分析结果，设计电路的逻辑门电路， 实现所需的算术逻辑运算。
电路布局
根据逻辑设计结果，合理安排电路元件的位 置，确保电路性能和可靠性。
布线设计
根据电路布局，规划电路的布线方式，确保 信号传输的稳定性和效率。
软件实现方式的优
缺点
软件实现方式具有灵活性高、易 于维护和修改等优点，但性能可 能不如硬件实现方式，且对于大 规模的算术逻辑运算可能存在效 率问题。
基于硬件和软件的混合实现方式
硬件加速器
嵌入式系统
通过在硬件中嵌入部分算术逻辑 运算功能，利用硬件的高性能特 点加速大规模的算术逻辑运算。
将硬件和软件集成在一个系统中， 利用硬件实现核心的算术逻辑运 算功能，软件则负责控制和管理 整个系统。
算术逻辑运算电路
• 算术逻辑运算电路概述 • 算术逻辑运算电路的基本组成 • 算术逻辑运算电路的实现方式 • 算术逻辑运算电路的性能指标
• 算术逻辑运算电路的设计与优化 • 算术逻辑运算电路的未来发展与挑
战
01
算术逻辑运算电路概述
定义与特点
定义
算术逻辑运算电路是一种数字电路， 用于执行算术和逻辑运算。
20世纪60年代，晶体管开始应用于算 术逻辑运算电路，实现了电路的小型 化和集成化。
02
算术逻辑运算电路的基本组成
输入输出单元
输入单元
接收外部输入信号，并将其转换为适合电路处理的电平信号 。
输出单元
将电路处理后的结果输出，并转换为外部设备可识别的电平 信号。
逻辑门
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第３０卷第２期 ２００８年２月 红外技术 Ｉｎｆｒａｒｅｄ Ｔｅｃｈｎｏｌｏｇｙ ＶＯ１＿３０ ＮＯ．２
Ｆｅｂ． ２００８
基于电路逻辑设计的图像处理 张永亮，肖山竹，卢焕章 （国防科学技术火学ＡＴＲ实验室，湖南长沙４１００７３）
摘要：基于电路逻辑设计的算法硬件加速技术使系统能够有效提高实时处理能力、集成度和可靠性。 直方图统计和像素邻域提取是图像处理中的两个基本操作，提出了基于电路逻辑设计解决这两个基本 问题的方法，给出了硬件结构图和主要时序图，在所承担的工程化项目中进行了实际应用，取得了较 好的效果。 关键词：电路设计；直方图；像素邻域；图像处理 中图分类号：ＴＮ９１１．７３ 文献标识码：Ａ 文章编号：１００１ ８８９１（２００８）０２—００９１．０４
Ｉｍａｇｅ Ｐｒｏｃｅｓｓｉｎｇ Ｂａｓｅｄ ｏｎ Ｄｅｓｉｇｎ ｏｆ Ｌｏｇｉｃ Ｃｉｒｃｕｉｔ ＺＨＡＮＧ Ｙｏｎｇ—ｌｉａｎｇ，ＸＩＡＯ Ｓｈａｎ—ｚｈｕ，ＬＵ Ｈｕａｎ—ｚｈａｎｇ （ＡＴＲ Ｌａｂ，Ｎａｔｉｏｎａｌ Ｕｎｉｖｅｒｓｉｔｙ ｏｆＤｅＪｅｎｓｅ Ｔｅｃｈｎｏｌｏｇｙ，Ｃｈａｎｇｓｈａ Ｈｕｎａｎ ４ １ ００７３，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｈａｒｄｗａｒｅ—ｓｐｅｅｄｕｐ ｏｆ ａｌｇｏｒｉｔｈｍ ｂａｓｅｄ ｏｎ ｄｅｓｉｇｎ ｏｆ ｌｏｇｉｃ ｃｉｒｃｕｉｔ ｃａｎ ｉｍｐｒｏｖｅ ｃａｐａｂｉｌｉｔｙ ｏｆ ｒｅａｌ—ｔｉｍｅ ｐｒｏｃｅｓｓｉｎｇ，ｉｎｔｅｇｒａｔｉｏｎ ｌｅｖｅｌ ａｎｄ ｒｅｌｉａｂｉｌｉｔｙ ｏｆ ｓｙｓｔｅｍｓ．Ｃｏｍｐｕｔａｔｉｏｎ ｏｆ ｉｍａｇｅ ｈｉｓｔｏｇｒａｍ ａｎｄ ｅｘｔｒａｃｔｉｎｇ ｏｆ ｐｉｘｅｌ—ｎｅｉｇｈｂｏｒｈｏｏｄ ａｒｅ ｔｗｏ ｂａｓｉｃ ｏｐｅｒａｔｉｏｎｓ ｉｎ ｉｍａｇｅ ｐｒｏｃｅｓｓｉｎｇ．Ｔｈｅ ｍｅｔｈｏｄｓ ｂａｓｅｄ ｏｎ ｔｈｅ ｄｅｓｉｇｎ ｏｆ ｌｏｇｉｃ ｃｉｒｃｕｉｔ ｔｏ ｓｏｌｖｅ ｔｈｅｓｅ ｂａｓｉｃ ｐｒｏｂｌｅｍｓ ａｒｅ ｉｎｔｒｏｄｕｃｅｄ．Ｔｈｅ ｆｉｇｕｒｅｓ ｏｆ ｈａｒｄｗａｒｅ—ｓｔｒｕｃｔｕｒｅｓ ａｎｄ ｓｏｍｅ ｉｍｐｏｒｔａｎｔ ｔｉｍｉｎｇ ｗａｖｅｆｏｒｍｓ ａｒｅ ｐｒｅｓｅｎｔｅｄ．Ｔｈｅ ｄｅｓｉｇｎ ｈａｄ ｂｅｅｎ ｕｓｅｄ ｉｎ ｏｕｒ ｐｒｏｊｅｃｔｓ ａｎｄ ｔｈｅ ｃｉｒｃｕｉｔｓ ＷＯｒｋ ｗｅｌ１． Ｋｅｙ ｗｏｒｄｓ：ｄｅｓｉｇｎ ｏｆ ｃｉｒｃｕｉｔ：ｈｉｓｔｏｇｒａｍ；ｐｉｘｅｌ—ｎｅｉｇｈｂｏｒｈｏｏｄ；ｉｍａｇｅ ｐｒｏｃｅｓｓｉｎｇ
引言 长期的系统工程化设计研究证明，基于电路逻辑 设计的算法硬件加速技术的应用是系统能够满足实 时性要求和提高集成程度的关键。所谓硬件加速技术 即使用专用集成电路来设计实现信息处理算法的全 部或部分操作，这些算法具有数据吞吐量大而对单个 数据运算简单一致的特点，这种重复性和规范性是算 法可以通过硬件并行流水实现的基础。对于图像信息 处理系统来说，数据输入一般为数字图像序列，数据 吞吐量和所需存储资源都非常大，许多图像处理算法 对每一帧图像以及图像中的每一个像素点通常进行 几乎相同的操作，比如像素点的基本灰度变换、图像 空域／时域滤波、图像金字塔、图像形态学处理、边缘 检测、区域分割，等等…。 图像的直方图统计和像素邻域提取…是图像处理 的两个基本操作，是各种复杂图像处理算法的基础和 必需步骤。本文对这两种基本操作的硬件实现技术进 行了研究，提出了相应的电路逻辑设计方法，该方法 主要考虑了以下三个因素：１）完成操作的延时小；２） 充分利用基本元件和成熟电路；３）方便后续处理算 法对计算结果的利用。
１ 图像直方图统计的电路设计 图像直方图是多种空间域处理技术的基础。直方 图操作能有效地用于图像增强，除了提供有用的图像 统计资料，直方图固有的信息在其他图像处理应用中 也是非常有用的，如图像压缩与分割。直方图虽然在 软件中易于计算，但需要存储整幅图像，因此占用存 储资源多，同时获取直方图统计结果延时较长，本文 提出了一种基于ＦＰＧＡ［２，３］实现直方图统计的电路设 计方法，有效解决了软件编程实现存在的问题，所需 存储资源只与图像尺寸和灰度动态范围有关，在一帧 数字图像逐点输入完毕的同时即获取了图像直方图
收稿日期：２００７—１１－０１ 作者简介：张永亮（１９７９－－），男，博士研究生，研究方向为实时系统与专用集成电路技术。 基金资助：国家８６３高技术研究发展计划资助项目（２００６ＡＡ８０１４１２）
９１
维普资讯 http://www.cqvip.com ｎ卷第２期 ２００８年２月 红外技术 Ｉｎｆｒａｒｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ｖｂ１．３０ ＮＯ．２
Ｆｅｂ． ２００８
统计结果，保存在ＦＰＧＡ的ＢｌｏｃｋＲＡＭ中。 电路逻辑设计的基本思路是：对于图像输入信号 的每一个像素点，以像素点的灰度值作为ＲＡＭ地址， 以对应地址中的ＲＡＭ数据作为该灰度值的统计结 果。这样只需对ＲＡＭ进行读写操作和ＲＡＭ数据加 一操作就可以完成图像的直方图统计，若图像尺寸为 ２５６×２５６，８位灰度，则所需存储资源为２５６＊１６ｂｉｔ， 使用ＦＰＧＡ的片内Ｂｌｏｃｋ ＲＡＭ即可实现。 电路设计数据流程图如图１所示，ｆｒａｍｅ＿ｓｙｎ和 ｄｃｌｋ＿ｓｙｎ分别为数字图像逐点扫描输入的帧同步信号 和数据同步时钟，ｆｒａｍｅ—ｓｙｎ信号在图像数据输入时 为高，在帧问无数据时为低。首先利用图像帧间的空 ＮＯ ＮＯ 闲时Ｉ、司对ＲＡＭ进行清零处理，即置ＲＡＭ中所有数 据为零；然后在图像数据输入的每个时钟周期内，以 图像数据灰度值为ＲＡＭ地址，读取ＲＡＭ数据加１ 后再写回ＲＡＭ。因此需要对图像数据同步时钟进行 二分频以满足ＲＡＭ读写要求，分频电路使用 ＣＬＫＤＬＬ实现。 电路设计结构图如图２所示，包括三个字模块： 控制处理模块（ｃｏｎｓｏｌｅ）、分频模块和片内ＲＡＭ。其中 ｃｏｎｓｏｌｅ模块完成对ＲＡＭ的读写操作和对数据的加１ 操作，对ＲＡＭ的一次读写在一个图像数据时钟内完 成。
Ｙｅｓ
图１直方图统计电路设计数据流程图 Ｆｉｇ．１ Ｄａｔａｆｌｏｗ ｏｆｌｏｇｉｃ ｃｉ￣ｕｉｔｆｏｒｈｉｓｔｏｇｒａｍ ｃｌｋ２ｘ
图２直方图统计电路设计结构图 Ｆｉｇ．２ Ｃｉｒｃｕｉｔ ｓｔｒｕｃｔｕｒｅ ｄｅｓｉｇｎｅｄ ｆｏｒ ｈｉｓｔｏｇｒａｍ ２像素邻域提取操作的电路设计 定义一个像素点邻域的主要方法是利用中心在 该点的正方形或矩形子图像，提取后子图像的中心从 一个像素向另一个像素移动，比如可以从左上角开始 ９２ 逐行逐点移动。尽管像类似于圆的其他邻域形状有时 也用，但正方形和矩形阵列因其容易执行操作而占主 导地位。像素邻域提取是很多图像处理算法的基本操 作和首要步骤，如空域滤波、图像分割、形态学图像 处理【¨、多帧动态能量累加 ，等等。像素邻域提取
◇ 维普资讯 http://www.cqvip.com 第３０卷第２期 ２００８年２月 张永亮等：基于电路逻辑设计的图像处理 Ｖｂｌ＿３０ ＮＯ．２
Ｆｅｂ． ２００８
利用软件容易编程实现，若图像数据存储在外部存储 器（ＳＲＡＭ）中，取像素邻域尺寸为Ｍ×Ｎ，则中心 点移动一个像素位置，对应像素邻域提取至少需要Ｍ 个ＲＡＭ读取周期，如图３所示。本文提出一种基于 ＦＩＦＯ进行像素邻域提取的电路设计方法，可以在中 心点移动的每个时钟周期获取对应像素邻域，大大提 高了像素邻域提取的实时性。
３ 图像中点的３×３令 域 Ｆｉｇ．３ ３×３ Ｐｉｘｅｌ—ｎｅｉｇｈｂｏｒｈｏｏｄ 像素邻域提取电路设计的基本思路是：若窗口尺
寸的行数为Ｍ，则使用Ｍ一１个ＦＩＦＯ作为图像数据 行缓冲，ＦＩＦＯ的输出与读取ＳＲＡＭ的结果结合形成 Ｍ个图像数据流，这样在一个数据读取时钟周期就可 以同时更新寄存器中Ｍ个邻域像素数据。以像素邻域 尺寸３×３为例，如图４所示，其中Ｒ表示寄存器， 若此时寄存器内为像素点（ ，ｙ）的邻域，则在下一个时 钟周期读取ＳＲＡＭ数据，与ＦＩＦＯ数据流的输出结合 即提取了像素点（ ，ｙ＋１）的邻域。对于其他尺寸 的邻 域，调整ＦＩＦＯ和寄存器的个数即可。当然，对图像 边界处的像素点我们通过标记控制不进行邻域提取。 ３×３邻域提取 第Ｙ一１行数据流厂—］ 厂一］ ＿ ｝…，Ｈ Ｒ — Ｒ 一— Ｒ 图４像素３×３邻域提取的数据流图 Ｆｉｇ．４ Ｄａｔａ ｆｌｏｗ ｏｆ ｅｘｔｒａｃｔｉｎｇ ３×３ ｐｉｘｅｌ—ｎｅｉｇｈｂｏｒｈｏｏｄ 若图像尺寸为２５６×２５６，则像素３×３邻域提取 的电路设计逻辑结构图如图５所示，由４个电路模块 组成：外部ＳＲＡＭ数据读取模块（ＲｅａｄＳＲＡＭ）、控 制处理模块（Ｃｏｎｓｏｌｅ２）和两个异步ＦＩＦＯ。其中控制 处理模块的核心是图像计数器，计数器对ＳＲＡＭ中图 像数据的读取进行计数，判断像素的行列位置，然后 根据结果决定是否提取像素邻域，并控制ＦＩＦＯ的读 写使能。异步ＦＩＦＯ应用ＩＰＣｏｒｅ生成工具Ｉ６ｊ利用ＦＰＧＡ 的内部块ＲＡＭ产生，通过ＦＩＦＯ读写使能的控制使 得ＳＲＡＭ读出数据流与ＦＩＦＯ的输出数据流之间相互 延迟图像的一行数据，即ＦＩＦＯ作为图像行缓冲区而 存在。 图６所示为该电路的时序仿真图，其中ｄｉｎ为当 前从ＳＲＡＭ中读出的数据流，ｄｏｕｔｌ为第一块ＦＩＦＯ 的输出数据流，ｄｏｕｔ２为第二块ＦＩＦＯ的输出数据流， 图像尺寸为２５６×２５６，图像数据灰度值设置为像素点 所在图像行列位置的组合，前两位表示所在行数，后 两位表示所在列数，从仿真结果可以看出，逻辑电路 完全满足我们的设计要求。
５像素邻域提取的电路结构图 Ｆｉｇ．５ Ｃｉｒｃｕｉｔ ｓｔｒｕｃｔｕｒｅ ｏｆ ｅｘｔｒａｃｔｉｎｇ ｐｉｘｅｌ—ｎｅｉｇｈｂｏｒｈｏｏｄ ９３
维普资讯 http://www.cqvip.com