采样时钟抖动对伪码测距精度的影响
时钟抖动和相位噪声对采样系统的影响
时钟抖动和相位噪声对采样系统的影响作者：Brad Brannon系统的性能大多取决于时钟抖动规范，所以仔细评估是非常重要的。
随着直接中频采样的更高分辨力数据转换器的上市，系统设计师必须对低抖动时钟电路做出有助于性能与成本折衷的抉择。
制造商用来规定时钟抖动的很多传统方法并不适用于数据转换器，或者说，充其量也只能反映问题的一部分。
如果对时钟电路的规范和设计没有恰当的了解，你就不能实现这些数据转换器的最佳性能。
如果明智地选择时钟，一份简单的抖动规范几乎是不够的。
而重要的是，你要知道时钟噪声的带宽和频谱形状，才能在采样过程中适当地将它们考虑进去。
很多系统设计师对数据转换器时钟的相位噪声和抖动要求规定得不够高，几皮秒的时钟抖动很快就转换成信号路径上的数分贝损耗。
相反，有些设计师仅仅因为不清楚时钟噪声会对转换器、最终对他们的产品性能产生何种影响，可能会为一个昂贵的时钟源付出过多。
要注意的是，最昂贵的时钟发生器并不总是带来最佳的系统性能。
许多折衷方案均与时钟抖动、相位噪声和转换器性能有关。
一旦你了解了这些折衷方案，就能以最低的成本为应用系统选择最佳的时钟。
对于中频采样系统和射频采样系统来说，编码源的功能与其说像一个时钟，倒不如说更像一个本地振荡器。
很多设计师都希望制造商在频域内规定时钟要求，就像他们制作射频合成器时所做的那样。
尽管很难给出时钟抖动和相位噪声之间的直接相关性，但是，仍然有一些指导原则适用于根据时钟抖动或相位噪声来设计和选择编码源。
数据转换器的主要目的要么是由定期的时间采样产生模拟波形，要么是由一个模拟信号产生一系列定期的时间采样。
因此，采样时钟的稳定性是十分重要的。
从数据转换器的角度来看，这种不稳定性，亦即随机的时钟抖动，会在模数转换器何时对输入信号进行采样方面产生不确定性。
随机抖动具有高斯分布特征；事件的均方根时间值或标准偏差可确定这种随机抖动。
虽然有几种直接测量时钟抖动的方法，但在测量亚皮秒定时变化时，时钟稳定性的要求愈发严格，所以需要采用间接的测量方法。
不同采样频率下的伪码同步性能分析
不同采样频率下的伪码同步性能分析作者：贺岷珏郑小亮来源：《中国新通信》2014年第01期【摘要】针对无线通信系统中的伪码同步问题，本文以滑动相关法为基础，分析了在不同采样频率下实现同步时的信号检测概率、虚警概率，同时结合克拉美罗限分析了采样频率对同步精度的影响。
分析与仿真结果表明：增加采样频率可以提高信号的检测概率；在高接收信噪比下可以缩小符号定时偏差，提高系统同步的精度。
但当采样频率足够高时，继续提高采样频率获得的性能提升很小，同时会增加信号处理的复杂度。
因此，在无线通信系统中实现同步时，采样频率的选取需要在性能与复杂度上折中考虑。
【关键词】同步采样频率检测概率定时偏差一、引言数字信号的同步是进行后续解调的前提条件，是现代无线通信中的一个关键环节。
其中伪码同步的方法凭借其强大的抗干扰性被广泛采用。
伪码同步的主要思想是通过伪随机同步序列对期望信号的到达时间进行估计。
现有的方法有：在滑动相关法的基础上发展出来的广义加权相关法[1]，相关谱时延估计[2]和自适应时延估计[3]；以及现代信号处理方法，如高阶统计量分析[4]，时频分析[5]，小波变换和模糊函数[6]等估计方法。
此外，文献[7]等还讨论了干扰场景下的时延估计方法。
虽然目前业界对同步算法的研究已经很充分，但已有算法几乎都是在基带速率上实现的[1]～[7]，缺乏对信号过采样时同步方法的讨论与性能分析。
针对这一问题，本文介绍了高采样频率下的同步方法，分析了不同采样频率对同步性能的影响，并给出了相应的建议。
本文其余部分安排如下：第二部分给出系统模型，第三部分进行理论分析，仿真结果与分析在第四部分给出。
第五部分为本文结论。
二、系统模型如图1所示，本文采用通用的无线通信系统同步模型。
发射端采用长度为L的伪码作为同步序列，与用户符号一起组帧，经过上采样、低通滤波、上变频，以及数模（DA）变换后得到发射信号s（t），其中上采样的倍数为M。
发射信号经过无线信道到达接收端后，接收端对接收信号r（t）进行模数（AD）变换，下变频、滤波和下采样，将本地存储的同步序列与接收的过采样信号进行滑动相关，通过检测峰均比输出同步位置。
采样时钟抖动的原因及其对ADC信噪比的影响与抖动时钟电路设计
采样时钟抖动的原因及其对ADC信噪比的影响与抖动时钟电路设计ADC是现代数字解调器和软件无线电接收机中连接模拟信号处理部分和数字信号处理部分的桥梁，其性能在很大程度上决定了接收机的整体性能。
在A/D转换过程中引入的噪声来源较多，主要包括热噪声、ADC电源的纹波、参考电平的纹波、采样时钟抖动引起的相位噪声以及量化错误引起的噪声等。
除由量化错误引入的噪声不可避免外，可以采取许多措施以减小到达ADC前的噪声功率，如采用噪声性能较好的放大器、合理的电路布局、合理设计采样时钟产生电路、合理设计ADC的供电以及采用退耦电容等。
本文主要讨论采样(a)12位ADC理想信噪比(b)AD9245实测信噪比图1 不同时钟抖动情形下12位ADC的信噪比示意图时钟抖动对ADC信噪比的影响采样时钟的抖动是一个短期的、非积累性变量，表示数字信号的实际定时位置与其理想位置的时间偏差。
时钟源产生的抖动会使ADC的内部电路错误地触发采样时间，结果造成模拟输入信号在幅度上的误采样，从而恶化ADC的信噪比。
在时钟抖动给定时，可以利用下面的公式计算出ADC的最大信噪比：根据公式(2)，图1分别给出了量化位数为12-bit时不同时钟抖动情形下ADC 理想信噪比和实测信噪比示意图。
由图1可以看出时钟的抖动对ADC信噪比性能的恶化影响是十分明显的，相同时种抖动情形下进入到ADC的信号频率越高，其性能恶化就越大，同一输入信号频率情形下，采样时钟抖动越大，则ADC信噪比性能恶化也越大。
对比图1中两个示意图可以看出实测的采样时钟抖动对ADC信噪比性能的影响同理论分析得到的结果是十分吻合的，这也证明了理论分析的正确性。
因此，在实际应用时不能完全依据理想的信噪比公式来选择A/D 转换芯片，而应该参考芯片制造商给出的实测性能曲线和所设计的采样时钟的抖动性能来合理选择适合设计需要的A/D转换芯片，并留出一定的设计裕量。
图2 一个实用的低抖动时钟产生电路两种实用的低抖动采样时钟产生电路时钟抖动的产生机制直接测量时钟抖动是比较困难的，一般采用间接测量的方法，为此本节首先给出时钟抖动的产生机制。
抖动测量的几种方法
抖动测量的几种方法测试抖动常用在测试数据通信IC或测试电信网络中。
抖动是应该呈现的数字信号沿与实际存在沿之间的差。
时钟抖动可导致电和光数据流中的偏差位，引起误码。
测量时钟抖动和数据信号就可揭示误码源。
测量和分析抖动可借助三种仪器：误码率(BER)测试仪，抖动分析仪和示波器(数字示波器和取样示波器)。
选用哪种仪器取决于应用，即电或光、数据通信以及位率。
因为抖动是误码的主要原因，所以，首先需要测量的是BER。
若网络、网络元件、子系统或IC的BER超过可接受的限制，则必须找到误差源。
大多数工程技术人员希望用仪器组合来跟踪抖动问题，先用BER测试仪、然后用抖动分析仪或示波器来隔离误差源。
BER测试仪制造商需要测量其产品的BER，以保证产品符合电信标准。
当需要表征数据通信元件和系统时，BER测试对于测试高速串行数据通信设备也是主要的。
BER测试仪发送一个称之为伪随机位序列(PRBS)的预定义数据流到被测系统或器件。
然后，取样接收数据流中的每一位，并对照所希望的PRBS图形检查输入位。
因此，BER测试仪可以进行严格的BER 测量，有些是抖动分析仪或示波器不可能做到的。
尽管BER测试仪可进行精确的BER测量，但是，对于10-12BER(每1012位为1位误差)精度的网络或器件测试需数小时。
为了把测试时间从数小时缩短为几分钟，BER测试仪采用“BERT sCAN”技术，此技术用统计技术来预测BER。
可以编程BER测试仪在位时间(称之为“单位间隔”或“UI”)的任何点取样输入位。
“澡盆”曲线表示BER是取样位置的函数。
若BER测试仪检测位周期(0.5UI)中心的位，则抖动引起位误差的概率是小的。
若BER测试仪检测位于靠近眼相交点上的位，则将增大获得抖动引起位误差的似然性。
抖动分析仪BER测试仪不能提供有关抖动持性或抖动源的足够信息。
抖动分析仪(往往称之为定时时间分析仪或信号完整性分析仪)可以测量任何时钟信号的抖动，并提供故障诊断抖动的信息。
时钟和定时芯片降低抖动提高精度
时钟和定时芯片降低抖动提高精度时钟和定时芯片降低抖动提高精度时钟和定时芯片是现代电子产品中不可或缺的组成部分。
它们在各种应用中都具有重要的作用，如通信设备、计算机、汽车电子以及工业自动化等领域。
然而，由于各种因素的干扰，时钟和定时芯片在实际应用中可能会出现抖动问题，从而降低了精度。
本文将讨论抖动的原因以及如何通过各种方法来降低抖动，以提高时钟和定时芯片的精度。
一、抖动的原因抖动是指时钟或定时芯片在其理想频率周围产生的随机时间偏差。
其主要原因包括以下几个方面：1. 外部干扰：时钟和定时芯片可能会受到来自电源波动、信号干扰、温度变化等外部因素的干扰，从而导致抖动。
2. 设计缺陷：在时钟和定时芯片的设计中，可能存在电路设计不合理、布局问题或者材料质量等方面的缺陷，这些都可能对抖动产生影响。
3. 阻尼问题：时钟和定时芯片内部的振荡器可能存在阻尼不足的问题，从而导致抖动的产生。
4. 时钟信号传输问题：当时钟信号被传输到其他电路或系统时，可能会受到传输线路质量、噪声等因素的影响，从而引起抖动。
二、降低抖动的方法为了提高时钟和定时芯片的精度，需要采取相应的措施来降低抖动。
以下是几种常见的方法：1. 选择合适的振荡器：振荡器是时钟和定时芯片的关键组件，选择合适的振荡器对降低抖动至关重要。
一般而言，TCXO（温度补偿型晶体振荡器）和OCXO（精确温度补偿型晶体振荡器）具有较高的精度和稳定性，可用于要求较高精度的领域。
2. 优化电路设计：在时钟和定时芯片的设计过程中，需要注意电路的布局、功耗管理以及环境干扰等因素，优化电路设计可以有效减少抖动问题的发生。
3. 降低干扰影响：通过合理的防护措施，例如添加滤波电容、隔离干扰源等，可以有效降低外部干扰对时钟和定时芯片的抖动影响。
4. 传输线路优化：对于需要传输时钟信号的场景，应注意优化传输线路的设计，减少噪声干扰和信号失真，从而避免抖动问题的产生。
5. 使用校准技术：校准技术可以通过对时钟和定时芯片的输出进行实时校准，从而提高其精度和稳定性。
伪码测距中精确估计测距误差的一种解决方案
Abstract: In ordinary sp read spectrum system s, the ranging p recision is not higher than a period of system′s clock. This paper introduces a scheme that uses GPS′S lead - leg discrim inator w ith normalized envelope and loop filter in these system s. After the analysis of the lag effect′s error of loop filter, the law is found and the error is estimated and compensated, thus to greatly imp rove the ranging p recision. Key words: Psudo code ranging; Ranging p recision; M ark of tim ing reference ; Lead - leg discrim inator w ith normalized envelop; Loop filter; Lag effect
A Solution to Prec isely Ca lcula te the Rang ing Error in Pseudo Code Rang ing System s
ZHAN G Y i, LU M ing - quan, L I Guo - dong,
时间抖动（jitter）的概念及其分析方法
时间抖动(jitter)的概念及其分析方法随着通信系统中的时钟速率迈入GH z级，抖动这个在模拟设计中十分关键的因素，也开始在数字设计领域中日益得到人们的重视。
在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。
不仅如此，它还会导致通信链路的误码率增大，甚至限制A/D转换器的动态范围。
有资料表明在3GH z以上的系统中，时间抖动（jitter）会导致码间干扰（ISI），造成传输误码率上升。
在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。
本文向数字设计师们介绍了抖动的基本概念，分析了它对系统性能的影响，并给出了能够将相位抖动降至最低的常用电路技术。
本文介绍了时间抖动（jitter）的概念及其分析方法。
在数字通信系统，特别是同步系统中，随着系统时钟频率的不断提高，时间抖动成为影响通信质量的关键因素。
关键字：时间抖动、jitter、相位噪声、测量时间抖动的概念在理想情况下，一个频率固定的完美的脉冲信号（以1MHz为例）的持续时间应该恰好是1us，每500ns 有一个跳变沿。
但不幸的是，这种信号并不存在。
如图1所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。
这种不确定就是抖动。
抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。
在绝大多数文献和规范中，时间抖动（jitter）被定义为高速串行信号边沿到来时刻与理想时刻的偏差，所不同的是某些规范中将这种偏差中缓慢变化的成分称为时间游走（wander），而将变化较快的成分定义为时间抖动（jitter）。
图1 时间抖动示意图1．时间抖动的分类抖动有两种主要类型：确定性抖动和随机性抖动。
时钟抖动和相位噪声对数据采集的影响
SN R sig = 1. 76-
关系式:
+
= 2
Ts
1
f
4 s-
f
2 n
!
L
(
f
n)
sinc2 ( !!
f f
n ) df
s
n
( 5)
式( 5) 的积分可化为
∀ = 2
Ts
1
f
4 s
f n2 f n1
2f
2 n
!L
(
f
n
)
s
in
c2
(
!!
f f
n)
s
fn
( 6)
式( 4) ~ ( 6) 是 Zanchi 等人从矢量信号分析的
角度推导出的具有工程实用意义的普遍适用的相
SN R sig =
10
lg(
4!2
1 f
2 in
2)
t
( 8)
式( 8) 给出的是仅考虑时钟抖动时信噪比的
极限公式。可以看出, 时钟抖动增加一倍, 则采样
信噪比恶化 6. 02 dB。实际上, A/ D 变换器的信噪 比受 A/ D 的量化噪声、差分非线性、热噪声和时钟
相位噪声等诸多因素综合影响, 考虑这些因素, 信 噪比由式( 9) 给出[ 6] :
Key words: clock jitter; phase noise; A / D converter ; sig nal to no ise ratio; sampling clo ck
1 引言
在现代通信和雷达系统中, 数据采集 系统作 为连接模拟信号部分和数字信 号部分的桥梁, 其 性能在很大程度上决定着接收 机的整体性能; 在 A/ D 转换过程中引入的噪声来源较多, 主要包括 热噪声、A/ D 变换 器电源 的纹波、参考 电平的 纹 波、采样时钟的相位噪 声以及量化误差引 起的噪 声等。而随着中频( IF ) 数字接收机和百兆赫兹以 上频段的射频( RF ) 直接采样数字接收机的使用、 A/ D 变换器位数的增加以及采样频率的升高, 采 样时钟的抖动和相位噪声对采样系统的影响更加 显著: 时钟抖动降低了接收机输出的信噪比, 限制 了接收机的动态范围[ 1] 。本文通过对时钟抖动和 相位噪声之间的联系、时钟抖动对 A/ D 采样信噪 比的影响的分析, 详细 讨论了雷达采样系 统对时
伪码测距中处理速率对再生时钟抖动性能的影响
Ａｂ ｔａｃ ： ｈ ｒ ｃ ｎ ｅ ｏ ｍａ ｅ ｏ ｈ ｐ ｔａ ｋｎ ｏ ｐ ｓａ ｍｐ ｒａ ｔｄ ｔｒ ｎ ｎ ｆｒ ｎ ｉ ｇ ａ ｃ ｒ ｃ ｉ ｃｏ ｓ ｔｌｉ ｓｒ ｔ Ｔ ｅ ｔａ ｋｉｇ ｐ ｒ ｒ ｎｃ ｆｃ ｉ ｒ ｃ ｉｇ ｌｏ ｉ ｎ ｉ ｏ ｔｎ ｅｅ ｍｉａ ｔｏ ａ ｇｎ ｃ ｕ ａ ｙ ｎ ｍｉｒ —ａｅｌｅ ｆ ｔ
第 ３ 卷 第 ７期 １
２１ ０ ０年 ７月
宇 航 学 报
Ｊ ｕ ｎ ｌｏ ｔ ｎ ｕｉｓ ｏ ｒａ ｆ ｒ ａ ｔ Ａｓ ｏ ｃ
Ｖபைடு நூலகம் ． １ Ｎｏ． １３ ７
Ｊ ｌ ｕｙ
２ １ ００
伪 码 测 距 中处 理 速 率 对 再 生 时钟 抖 动性 能 的 影 响
张 朝 杰 ，金 小 军 ，姜 建 文 ，杨 伟 君 ，金 仲 和
ｒｔ ｓ ｅ ｉｃｅ ｓ ｄ． ａｅ ｍｕ ｔｂ ｎ ｒａ ｅ
Ｋｅ ｒ ｓ ｓｕｏｒｎ ｏ ｏ ｅｒｎ ｎ ；Ｃ ｉ ａｋｎ ｏｐ；Ｐｏ ｅｓ ｇｒｔ ；Ｃｌｃ ｔ ｒ ｙ ｗｏｄ ：Ｐ ｅ ｄ—ａ ｄ ｍ ｃｄ ａ ｇ ｇ ｈｐｔ ｃｉｇｌｏ ｉ ｒ ｒｃ ｓｉ ａｅ ｎ ｏｋｊｔ ｉｅ
中 图分 类号 ：Ｖ ６ ５６ 文 献 标 识 码 ：Ａ 文 章 编 号 ：１ ０ —３ ８ ２ １ ）７ １ ０ —５ ０ ０１ ２ ｆ ０ ０ ０ — ５ ０ ８
时间抖动(jitter)的概念及其分析方法
时间抖动(jitter)的概念及其分析方法随着通信系统中的时钟速率迈入GHz级，抖动这个在模拟设计中十分关键的因素，也开始在数字设计领域中日益得到人们的重视。
在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。
不仅如此，它还会导致通信链路的误码率增大，甚至限制A/D转换器的动态范围。
有资料表明在3G Hz以上的系统中，时间抖动（jitter）会导致码间干扰（ISI），造成传输误码率上升。
在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。
本文向数字设计师们介绍了抖动的基本概念，分析了它对系统性能的影响，并给出了能够将相位抖动降至最低的常用电路技术。
本文介绍了时间抖动（jitter）的概念及其分析方法。
在数字通信系统，特别是同步系统中，随着系统时钟频率的不断提高，时间抖动成为影响通信质量的关键因素。
关键字：时间抖动、jitter、相位噪声、测量时间抖动的概念在理想情况下，一个频率固定的完美的脉冲信号（以1MHz为例）的持续时间应该恰好是1us，每500n s有一个跳变沿。
但不幸的是，这种信号并不存在。
如图1所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。
这种不确定就是抖动。
抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。
在绝大多数文献和规范中，时间抖动（jitter）被定义为高速串行信号边沿到来时刻与理想时刻的偏差，所不同的是某些规范中将这种偏差中缓慢变化的成分称为时间游走（wander），而将变化较快的成分定义为时间抖动（jitter）。
图1 时间抖动示意图1．时间抖动的分类抖动有两种主要类型：确定性抖动和随机性抖动。
确定性抖动是由可识别的干扰信号造成的，这种抖动通常幅度有限，具备特定的（而非随机的）产生原因，而且不能进行统计分析。
随机抖动是指由较难预测的因素导致的时序变化。
例如，能够影响半导体晶体材料迁移率的温度因素，就可能造成载子流的随机变化。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第２ ０卷
第 ５期
Байду номын сангаас
传 感 技 术 学 报
ＣＨＩＥＳ Ｊ Ｎ Ｅ ＯＵＲ Ｌ ＯＦ Ｓ Ｎ ＯＲ Ｄ Ｃ ＮＡ Ｅ Ｓ Ｓ ＡＮ Ａ ＴＵＡ Ｒ ＴＯ Ｓ
Ｖｏ ． Ｏ Ｎｏ ５ １２ ．
Ｍａ ． ０ ７ ｙ ２ ０
２０ ０ ７年 ５月
ｌ ｅ 、 ｔ ｈ ｍｉ ｔ ｎｏ ｍａｌ ｏｕ ｅａ ｄ ｌｗ ｏ ｒｃ ｎ ｕ ｐ ｉｎ ｏ ｉ －ａ ｅｌｅ Ｏ ｒｐ ｒ ｒ ｎ ｅｏ ｃｌ ｔｒ ｉ． ｈ ｔ ｅｌ ｔ ｉ ｆ ｔ ｉ ａｏ ｓ ｌ ｖ ｌｍ ｎ ｏ ｐ ｗｅ ｏ ｓ ｍ ｔ ｆ ｃ ｓｔｌｔ ，ｐ Ｏ ｅｆ ｍａ ｃ ｓｉａｏ ｏ ｐｏ ｉ ｏ ｌ
于 低信 噪 比链路 （ 空 测 距 ） 也有 利 于提 高 测 距 精 深 ， 度， 同时 对测 控应答 机 的小 型化 有重 要意 义［． 间 １空 ］ 数 据系 统 咨 询 委 员 会 （ Ｃ ＤＳ 正 在 制 定 伪 码 测 距 Ｃ Ｓ ） 标准 ， 讨论 的重点便 是 伪码再 生 测距 ［． ２ 在微 小 卫 星 ］
Ｅ ＥＡＣＣ： ２ ０ ７ ２
采样 时钟 抖 动 对 伪 码 测 距 精 度 的影 响 ＊
郁发新 ， 许小林 ， 管 杰 ， 阳明， 郑 金仲和
（ 江大学信息与电子工程学系 ， 浙 杭州 ３０２） １０７
摘 要 ： 在皮卫星的伪码再生测距中， 大量采用数字信号处理技术． 而皮卫星体积小、 功耗低特点决定只能采用较低指标的
Ｅ ｆｃ ｎＰ ｅ ｄ ｏ ｅＲａ ｇｎ ｒｃｓｏ ｙＡ／ ａ ｌ ｇＣｌｃ ｉ ｅ ｆｅｔ ｓｕ ｏＣ ｄ ｎ ｉｇＰ ｅｉｉｎ ｂ Ｄ Ｓ ｍｐｉ ｏｋＪｔ ｒ ｏ ｎ ｔ
ｙＵ － ｎ ， Ｆａ ｘｉ ＸＵ Ｘｉ ｏｌｎ， ＡＮ ｅ， ａ —ｉ ＧＵ Ｊｉ ＺＨＥＮＧ ｎ － ｎ ， Ｚｈ ｎ — ｅ Ｙａ ｇ ｍｉ ｇ， Ｎ ｏ ｇ ｈ
Ａｂｔ ｃ ： ｉ ｔｌ ｉｎ ｌ ｒｃｓｉｇ（ Ｓ ）ｔ ｈ ｏｏｙｉ ｗｉｅ ｓｄｉ ｓｕ ｏｃｄ ａ ｇ ｇｓｓｅ ｏ ｉ －ａｅ ｓｒ ｔＤ ｇ ａ Ｓ ａ Ｐｏ ｅｓ ａ ｉ ｇ ｎ Ｄ Ｐ ｅ ｎ ｌ ｄｌ ｕｅ ｐｅｄ ｏ ｅｒｎ ｉ ｔ ｃ ｇ ｓ ｙ ｎ ｎ ｙ ｍ ｆ ｃ ｓｔｌ ｐ ｏ —
形式 实现小 卫 星组 网工 作 ， 在工 作 过 程 中协 同完 成
包括空间大范围的立体成像 、 分布式空间遥感 等许
多任 务． 然皮 卫 星技 术 还 处 在 技 术 开 发 和试 验 阶 虽
段， 但它的这些优势决定 了它在科学研究 、 商业应用 上将会发挥重要作用． 皮卫星 的特点是单颗卫星体 积 小 、 能 单一 、 耗 低． 着 超 大 规模 集 成 电路 的 功 功 随
ｔａ ｋｎ ｅｆｒ ｎ ｅｏ ｏ ｅ Ｔ ａ ｋｎ ｏ ｐ （ ｒｃ ｉｇ ｐ ｒｏ ｍａ ｃ ｆＣ ｄ ｒｃ ｉｇ Ｌ ｏ ＣＴＬ） ｉ ｓｕ ｏ ｃ ｄ ｅ ｅ ｅａｉｎ Ａｎ ，ｔ ｅｓ ｕａｉｎ ｉｄｃ ｔｓ ｎ ｐ ｅ ｄ ｏ ｅ ｒｇ ｎ ｒｔ ． ｏ ｄ ｈ ｉ ｌｔ ｎ ｉ ｅ ｍ ｏ ａ
ｎ ｉ ｅ ｉ ｕｔ ｅｕｔ ｎｓｖｒ ／ ｓ ｌ ｌ ｔ ｒａ ｏｓｎｐｅ ｄ ｅ ａｇｎ ｐｅｉｏ ａ ｄｓ ｌ ｃ ｃ ｉｒｓ ｌｉ ｅｅｅＡ Ｄ ｍｐｉｇｃ ｋｊ ｔ ｄｗ ｒｅ ｓｕ ｏｃｄ ｎ ｉ ｒｃ ｉ ．Ｔｈ ｏｓ ｍｐ ｒ ａ ｎ ｏ ｉｅ ｎ ｃ ｏ ｒ ｇ ｓｎ ｅｎ ｉ ｅ ｍｏ ｅ ｏ Ｄ ｓｍｐｉ ｏｋｊ ｔ ａ ｚｄ ｉ ｔｅｐｅ ｄ ｏ ｅｒ ｇ ｇＤＳ ，ｗ ｉ ｌ ｈｖ ｆ ｔ ｎｔｅ ｄ ｌｆ Ａ／ ａ ｌ ｇｃ ｔ ｒｉａ ｌ ｅ ｓｕｏｃｄ ａ ｉ Ｐ ｈｃ ｗ ｌ ａｅａ ｅ ｅ ｎ ｌ ｃ ｉｅ ｓ ｎ ｙ ｎｈ ｎ ｎ ｈｉ ｎ ｆ ｏ ｈ ｃ
（ ｐ ｒｍ ｎ ｎ ｏｍ ｔ ｎａ ｄＥ ｅｔ ｎｃ ｎ ｉｅｒｎ Ｄｅ ａｔ ｅ ｔ ｆ Ｉｆ ｒ ａ ｉ ｎ ｌｃｒ ｉｓＥ ｇｎｅｉｇ，２ ｉｎ ｉｅｓ ｙ，Ｈａ ｇ ｈ ｕ３ ０ ２ ，（ ） ｏ ｏ ｏ ＾ ｌ ａ ｇＵｎｖ ｒｉ ｔ ｎ ｚ ｏ １０ ７ １ ＾
ｔａ ｔｅｉｔ ａｔ ｎｂ ｔ ｅ ｌ ｋｊ ｔ ， ａ ｌ ｉ ｄｉｔｒ ｄａｅ ｒ ｕｎｙｗｉ ｆ ｅｃ ｎ ｉｇｐｅｉｏ ｈ ｔ ｈ ｅ ｃｉ ｅ ｎ ｒ ｏ ｗｅｎｃ ｔ ｒ ｓｍｐｉ ｂｔ ａ ｅｍｅｉ ｅ ｅｃ ｌｉ ｌ ｎｅｒ ｇｎ ｒ ｓ ｎ ｃ ｏ ｉｅ ｇ ｎ ｓ ｎ ｎ ｔｆｑ ｌｎ ｕ ａ ｃ ｉ ． Ｋ ｙｗ ｒｓ ｐ ｅ ｄ －ｏ ｅｒｎ ｉｇ ｃｏ ｋｊ ｔｒｒｎ ｉｇｐｅ ｉｏ ； Ｔ ｅ ｏｄ ： ｓｕ ｏｃｄ ａ ｇｎ ；ｌｃ ｔ ；ａ ｇｎ ｒｃ ｉｎ Ｃ Ｌ ｉｅ ｓ
晶振源和简化的处理 电路 ， 两者带来 的 Ａ／ Ｄ采样时钟抖动会影 响伪码跟踪环 的跟踪性 能 ， 进而降低测距精度． 分析 了 Ａ Ｄ采 ／ 样 时钟抖动在伪码测距处理过程 中的噪声模 型 ， 并对码跟踪环的跟踪性能 的影 响进行 了分析 ， 仿真结果显示 Ａ／ Ｄ采样时钟抖 动、 采样位数和 中频共 同作用影 响伪码 测距精度．
关键 词 ： 伪码测距； 时钟抖动； 测距精度； 码跟踪环
中图分 类号 ： ５６ Ｖ ６
文献标 识码 ： Ａ
文章编 号 ：ｏ ４ｌ９ （ｏ ７Ｏ —Ｏ ２ｏ ｌ０一６９ ２ ０ ）５１８－４ －
皮 卫 星 是 以微 机 电 系统 （ ＭＳ 技 术 为基 础 ＭＥ ） 的一 种全 新 概念 的微 小 卫 星 ． 卫 星 主要 通 过 星 座 皮