计组实验报告5

结果分析：
本次实验锁存器相当于寄存器，起到缓冲数据的作用。第一组实验中数据开关设置的
是（01H），使数据直接存入锁存器中。将数据开关设置成（02H），数据也直接存入锁存 器中，此时，数据总线和锁存输出显示(02H)。
七、实验总结
本次实验主要掌握了输入/输出的硬件电路，对锁存器的功能有了进一步的体会。实验 步骤简单易懂，实验过程顺利。
设置数据开关，具体操作步骤如下：
数据开关
（00000001）
三态门 CBA=000
CE=0 SW-B=1
寄存器ＤＲ２
（00000001）
LDDR1=0 LDDR2=1 按单步建
寄存器ＤＲ１
（00000001）
LDDR1=1 LDDR2=0 按单步建
结果分析：
运算单元的 DR1、DR2 与数据总线都显示（01H）。
（1）按单步键后，数据总线显示(00H)，内存显示(11H)，地址总线显示(00H)。 再按单步键后，数据总线显示(11H)。
（2）按单步键后，数据总线显示(01H)，内存显示(12H)，地址总线显示(01H)。 再按单步键后，数据总线显示(12H)。
（3）按单步键后，数据总线显示(02H)，内存显示(13H)，地址总线显示(02H)。
（４）寄存器判零
在保持带进位减法运算所设置的状态下，令ＡＲ＝１，按【单步】，若零标志灯Ｚ“亮”， 表示当前运算结果为零，反之表示结果不为零。
结果分析：
这个实验结果Ｚ灯亮。因为带进位减法运算的结果是（00H）。所以，当 Z 灯亮时结
果为零。
六、实验总结
（1）通过这个实验，熟悉了判零实验的硬件，基本了解了判零实验的原理，加深了 对寄存器判零的理解。
LDAR 为高电平有效，而 WE 为读/写(W/R)控制信号，当 WE=0 时进行读操作，当 WE=1 时进行写操作。
四、实验连线
按上图所示，连接实验电路：
控制线于控制信号“
”连接：用双头实验导线连接上图中所有标明
“
”或“ ”图案的插孔（注：Dais-CMH 的时钟信号以作内部连接）。
五、实验内容及结果分析
在闪动的“P.”状态下按动【增址】命令键，使 LED 显示器自左向右第 4 位显示提示 符“L”，表示本装置已进入手动单元实验状态。（若当前处“L”状态，本操作可略）。
（一）内部总线数据写入存储器
给存储器的 00、01、02、03、04 地址单元中分别写入数据 11、12、13、14、15， 具体操作步骤如下（以向 0 号单元写入 11 为例）：
实验六 存储器和总线实验 一、实验目的
熟悉存储器和总线组成的硬件电路。
二、实验要求
按照实验步骤完成实验项目，利用存储器和总线传输数据。
三、实验原理
图表 6-1-1 实验所用的半导体静态存储器电路原理如图上图 6-1-1 所示，该静态存储器由一片 6116(2Kx8)构成，其数据线(D0~D7)以 8 芯扁平线方式和数据总线(D0~D7)相连接， 地址线由地址锁存器(74LS273)给出，该锁存器的输入/输出通过 8 芯扁平线分别连至数 据总线接口和存储器地址接口。地址显示单元显示 AD0~AD7 的内容。数据开关经一三态 门(74LS245)以 8 芯扁平线方式连至数据总线接口，分时给出地址和数据。6116 有 3 根 控制线：CS（片选线）、OE（读线）、WR（写线）。当片选有效 CS=0 时，OE=0 时 进行读操作，WR=0 时进行写操作。本实验中将 OE 引脚接地，在此情况下，当 CS=0、 WR=1 时进行读操作，CS=0、WR=0 时进行写操作，其写时间与 T3 脉冲宽度一致。实 验时 T3 脉冲由【单步】命令键产生，其它电平控制信号由二进制开关模拟，其中 CE、SW-B、
结果分析：
①当ＳＷ－Ｂ＝０时，数据输入关闭；Ｍ＝１时为逻辑运算，S0，S1，S2，S3 状态 为１１１１时，Ｆ＝ＤＲ１，此时，运算单元 DR1 显示的是（01H），CBA=010，所以数 据总线显示的也是（01H）。
②当ＳＷ－Ｂ＝０时，数据输入关闭；Ｍ＝１时为逻辑运算，S0，S1，S2，S3 状态 为 0101 时，Ｆ＝ＤＲ2，此时，运算单元 DR2 显示的是（01H），CBA=010，所以数据 总线显示的也是（01H）。
当 CBA=000，CE=0，SW-B=1，LDAR=1 时，数据开关的数值（00H）寻找对应 的地址寄存器，此时，按【单步】，数据总线与地址总线数据均显示的是(00H)，而 内存中显示的是值(11H)。
当 CE=1，WE=1，LDAR=0，SW-B=0 时，此时，按【单步】，数据总线与内存中 的数据均显示为(11H)，而地址总线的数据没有改变,显示的仍是 00。
（２）读操作（运算寄存器内容送总线）
首先关闭数据输入三态控制端（ＳＷ－Ｂ＝０），存储器控制端ＣＥ保持为０，令Ｌ ＤＤＲ１＝０，ＬＤＤＲ２＝０，然后打开 ALU 输出三态门（ＣＢＡ＝０１０），置Ｍ，
Ｓ０，Ｓ１，Ｓ２，Ｓ３为 11111，再按【单步】键，数据总线单元显示ＤＲ１的内容。
把Ｍ，Ｓ０，Ｓ１，Ｓ２，Ｓ３置为１０１０１，再按【单步】键，数据总线单元显示Ｄ Ｒ２的内容。
再按单步键后，数据总线显示(12H)，内存显示(12H)，地址总线显示(01H)。 （3）按单步键后，数据总线显示(02H)，内存显示(FFH)，地址总线显示(02H)。
再按单步键后，数据总线显示(13H)，内存显示(13H)，地址总线显示(00H)。
（4）按单步键后，数据总线显示(03H)，内存显示(FFH)地址总线显示(03H)。
四、实验连线
图表 5-1-1
按上图所示，连接实验电路： 控制线于控制信号“
”连接：用双头实验导线连接上图中所有标明
“
”或“ ”图案的插孔（注：Dais-CMH 的时钟信号以作内部连接）。
五、实验内容及结果分析
输入设备缓冲输入经输出设备锁存输出的实验步骤图示如下：
数据开关
（0 0 0 0 0 0 0 1）
再按单步键后，数据总线显示(13H)。
（4）按单步键后，数据总线显示(03H)，内存显示(14H)，地址总线显示(03H)。
再按单步键后，数据总线显示(14H)。
（5）按单步键后，数据总线显示（04H），内存显示(15H)，地址总线显示(04H)。
再按单步键后，数据总线显示(15H)。
以（1）为例：
（2）在这次实验中，我们组在读操作时，遇到了问题，当进行这个运算时（01H） —（01H）=（FFH），结果出现了错误，重复做了 4 次，并设置了不同的数据，仍是同样
错误的结果，在老师的帮助下，最终发现是实验箱的问题，在工作状态良好的实验箱又重新 做了一次，结果显示正确。
（3）实验不难，但是，在实验中学到了，问题的解决来自于不断的尝试和思考。
注：【单步】键的功能是启动时序电路产生 T1~T4 四拍单周期脉冲 结果分析：
根据实验步骤： （1）按单步键后，数据总线显示（00H），内存显示(FFH)，地址总线显示(00H)。
再按单步键后，数据总线显示(11H)，内存显示(11H)，地址总线显示（00H）。 （2）按单步键后，数据总线显示(01H)，内存显示(FFH)，地址总线显示(01H)。
其它四组的情况与（1）是完全一样的。
六、实验总结
(1)因为这个实验的数据较以前的多，写入和读出操作多，容易出现失误，导致实验失 败，必须重新做。要求注意力集中，开关拨动的准确性。
（2）熟悉了存储器与总线组成的硬件电路。对课堂上老师画图的描述有了不同的理解， 更深刻，感觉更神奇。
（3）实验培养了小组合作的意识和能力。实验的过程严谨，不能出错，一步错，就得 重新开始。
当 CE=1，WE=1，LDAR=0，CBA=000，SW-B=1 时，数据开关的数值（11H）存 入内存中，此时，按【单步】，数据总线与内存中的数据均显示为(11H)，而地址总 线的数据并没有改变，因此，显示的仍是(00H)。
其它四组的情况与（1）是完全相同的。
（二）读存储器的数据到总线上
依次读出第 00、01、02、03、04 号单元中的内容，观察上述各单ቤተ መጻሕፍቲ ባይዱ中的内容是否 与前面写入的一致。具体操作步骤如下（以从 00 地址单元读出 11 数据为例）：
《计算机组成原理》 实验报告
实验名称 判零实验 缓冲输入/锁存输出实验 存储器总线和总线实验 实验四 判零实验
一、实验目的
熟悉判零路线的硬件。
二、实验要求
完成运算寄存器的判零。
三、实验原理 零标志的实验原理如下图 4-1-1 所示，其中 181 的 8 位输出逻辑或非后进入 74LS74
锁存器 D 端，该端的状态由 AR 和 T4 信号控制，当 AR=1 时，按【单步】，在 T4 节拍 把当前 ZQ 状态锁存到零标志锁存器中。
锁存输出 显示单元
（0 0 0 0 0 0 0 1）
三态门 缓冲输入
CBA=000 CE=0
SW-B=1
锁存器 锁存输出
A8=1 A9=1
按单步建
令 CE=0、CBA=000，置 SW-B=1，置 A9=1、A8=1（选中 Y3，Y3 由系统控制 线 LDED 使用，详见 P18），然后将数据开关设置为 00000001（01H），按【单步】产生 单周期 4 拍制脉冲，把数据开关所设定的 00000001（01H）锁存输出至显示接口，8 位输 出数据灯应显示 00000001（01H）；改变数据开关的设置，再按【单步】，可把当前数据开 关的内容锁存输出至 8 位单元显示。
（３）带进位的减法运算
令 SW-B=0、CE=0，置 CBA=010、AR=1，置 CN、M、S0、S1、S2、S3 为 000110， 按【单步】此时数据总线上显示的数据应为 00（00000000）。
注：181 运算器做减法时，有借位 CY=0，无借位 CY=1。