编码器和译码器

用门电路实现逻辑电路：
二－十进制编码器
将 0 ~ 9 十个十进制数转换为二进制代码的电路。又称十进制编码器。
I0 省略不画 I1 I2 I3 I4 I5 I6 I7
输
入
输出
I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 Y3Y2Y1Y0 10000000000000
01000000000001 Y0 0 0 1 0 0 0 0 0 0 0 0 0 1 0
常用组合逻辑电路-- 编码器和译码器
常用组合逻辑电路-- 编码器
编码器的概念与类型
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder )
实现编码功能的电路
被编 信号
编 码 器
二进制编码器
编码器 二-十进制编码器
优先编码器
二进制 代码
二进制编码器（ 8421编码）
3 位二进制编码器有 8 个输入端， 3个输出端 ，所以常称为 8线—3线 编码器，其功能真值表 见右表：（输入为高电 平有效）
集成优先编码器举例——74LS148（8线-3线）
注意：该电路为反码输出。 EI为使能输入端 (低电平有效)，EO为使能 输出端(低电平有效) ，GS为优先编码工作标志(低电平有效)。
二 - 十进制优先编码器 CT74LS147
Y3Y3 Y2Y2 YY1 1 YY00
输
入
输出
还I9是= 01时，，电IC不路9TC=论只7TY147无3，其对L反Y4SL2编I他码Y1I8S914码1=Y输进7I4i00请7为=出行时1求1编01，1 码，输不出论YI30Y~2YI71Y为0 =00还11是0， 为反码I码91，I，I9，8其I电I输87原I路出7I 6码只I反I6 为5I对码5I 4I1I40I083I10进311I1I2。行2。II1编1依次
I8
8421BCD
被编信号 原码输出
I9
码编码器
高电平有效
优先编码器
允许同时输入两个以上信号，并按优先级输出 一般数大优先
集成优先编码器举例 ——74LS148（8线-3线）
注意：该电路为反码输出。 EI为使能输入端(低电平有效)，EO为使能 输出端(高电平有效) ，GS为优先编码工作标志(低电平有效)。
0
0
1
0
1
0
1
0
0
0
0
1
集成比较器
VCC A3 B2 A2 A1 B1 A0 B0
VDD A3 B3 A>BA<B B0 A0 B1
16 15 143 112 11 10 9 74LS85
12 3 4 5 6 7 8
16 15 143 112 11 10 9
4585 12 3 4 5 6 7 8
B3 A'<B' A'=B' A'>B' A>B A=B A<BGND B2 A2 A=B A'>B' A'<B' A'=B' A1 VSS
被编信号输类入×，×(省× 0 1 1 1 1 1 1 0 1 1
低依次被为编信I9、号略I优8、了先I级7I、0)别，I6从、低高I电5、到推平有××效×0。10
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
0 0
0 1
I 4、I 3、I 2、I 1、I 0。
0111111111110
译码器
译码器的概念与类型
A0
Y0
A1
Y1
A2
Y2
CT74LS138YY34
Y5
Y6
Y7
Y0 Y1
Y2 Y3
Y4 Y5 Y6 Y7
8 个译码输出端 低电平有效。
使能端 ST A 高电平有效， ST B、ST C 低 电平有效，即当 ST A = 1， STB = ST C = 0 时 译码，否则禁止译码。
CD4511/74HC4511 显示译码器
I1 I2 I3 I4 I5 I6 I7 I8 I9 Y3Y2Y1Y0 1111111111111 ×××××××× 0 0 1 1 0 ××××××× 0 1 0 1 1 1 ×××××× 0 1 1 1 0 0 0 ××××× 0 1 1 1 1 0 0 1 ×××× 0 1 1 1 1 1 0 1 0
00010000000011
Y1
来自百度文库
00001000000100 0 0输0出040位1 0 0 0 0 0 1 0 1
Y2
0 二0 进0 制0 代0 码0 1 0 0 0 0 1 1 0 00000001000111
00000000101000 Y3 0 0 0 0 0 0 0 0 0 1 1 0 0 1
Ai、Bi：加数， Ci-1：低位来的进
位，Si：本位的和， Ci：向高位 的进位。
数值比较器
用来完成两个二进制数的大小比较的逻辑电路称为数值比较 器，简称比较器。
1. 1位数值比较器
设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比 较器的真值表。
AB
00 01 10 11
L1(A>B) L2(A<B) L3(A=B)
Ci
Ci ? Ai Bi
半加器符号
2. 全加器 能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相
加，求得和及进位的逻辑电路称为全加器。
Ai Bi Ci-1 000 001 010 011 100 101 110 111
Si Ci 00 10 10 01 10 01 01 11
(a) TTL 数值比较器引脚图
(b) CMOS数值比较器引脚图
比较器
在各种数字系统尤其是在计算机中，经 常需要对两个二进制数进行大小判别，然 后根据判别结果转向执行某种操作。用来 完成两个二进制数的大小比较的逻辑电路 称为数值比较器，简称比较器。在数字电 路中，数值比较器的输入是要进行比较的 两个二进制数，输出是比较的结果。
译码是编码的逆过程。 译码器(即 Decoder )
将表示特定意义信息的 二进制代码翻译出来。
实现译码功能的电路
二进制 代码
译码器
译
与输入代
码
码对应的
器
特定信息
二进制译码器
二 - 十进制译码器
数码显示译码器
3 线 － 8 线译码器 CT74LS138 简介
逻辑功能示意图
3 位二 进制码 输入端
ST A ST B ST C
锁定
消隐
测试 灯
1. 半加器
能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。
半加器真值表
本位的和 Ai
Bi
Ai Bi Si Ci
加数
00
0
0
向高位的进 位
=1
Si
&
Ci
01 10
10 10
半加器电路图
11 01
Ai
Si ? Ai Bi ? Ai Bi ? Ai ? Bi
Bi
∑
Si
CO