VHDL八选一数据选择器实验完整版

学生实验报告
实验课名称：VHDL硬件描述语言
实验项目名称：八选一数据选择器
专业名称：电子科学与技术
班级：电科二班
学号：***
学生姓名：***
教师姓名：***
__2020__年_11_月_06_日
组别_____________________同组同学_______________________
实验日期_____年___月___日实验室名称______________成绩_____ 一、实验名称：
八选一数据选择器
二、实验目的与要求：
实验目的：设计一个8选1的数据选择器，初步掌握QuartusII软件的使用方法以及硬件编程下载的基本技能。

实验要求：通过VHDL编程，实现一个数据选择器，要求有8位数据输入端，1位数据输出端，通过3位地址输入信号寻址，并具有输出使能功能。

首先在QuartusII上进行功能和时序仿真，之后通过器件及其端口配置下载程序到SOPC 开发平台中。

如图所示：
d0～d7为数据输入端；
g为使能端，高电平有效；
a[2..0]为地址输入端；
y为输出端。

注：要求非使能或是无效地址状态时，y输出0。

首先在QuartusII上进行功能和时序仿真，之后通过器件及其端口配置下载程序到SOPC开发平台中。

在硬件实现中，要求：
1. 用实验平台的拨动开关实现8位输入信号(d0～d7)
：
注：要求使用最右面8个开关。

2. 用实验平台的按键实现地址信号和使能信号：
注：采用模式0的输入方式，并使用最左边的键6～键8
三个按键实现地
址输入，以及键3实现使能信号。

3. 输出采用LED发光阵列的LED12。

三、实验内容：
◆
新建工程：
1、打开Quartus ，新建工程，选择好路径，工程顶层名为mux8_1 ；
2、新建工程，如果包含已编好的文件则可以添加，如果无则可以略过 ；
3、选择我们的器件信息：
4、单击Next>，指定第三方工具，这里我们不指定第三方EDA 工具，单击Next>后
结束工程建立。

◆
建立编译VHDL 文件：
1、单击File\New 菜单项，选择弹出窗口中的VHDL File 项，单击OK 按钮以建立打开空的VHDL 文件，并以工程顶层文件名保存。

2、输入源代码完后单击Processing\Start Compilation 开始编译，并修改其中
的错误直到没有为止。

◆ 建立矢量波形文件
1单击File\New 命令，选择其中的Vector Waveform File 项，点击OK 建立空的波形文件，打开矢量波形文件编辑窗口；
2双击窗口左边空白区域，打开Insert Node or Bus对话框；
3单击Node Finder…按钮，打开以下对话框，选择Filter下拉列表中的Pins：all，并点击List按酒以列出所有的端口，通过>>按钮把这些端口加入到右面的窗口中，单击OK完成端口的添加；
4回到波形编辑窗口，对所有输入端口设置输入波形，具体可以通过左边的工具栏，或通过对信号单击鼠标右键的弹出式菜单中完成操作，最后保存次波形文件。

进行仿真：
1、单击Assignments\Settings ，Simulation mode设置为Functional，即功能
仿真。

指定仿真波形文件后单击OK完成设置；
2、单击Processing\Generate Functional Simulation Netlist以获得功能仿
真网络表；
3、单击Processing\Start Simulation完成功能仿真。

4、如果功能仿真无误后进行时序仿真：单击Assignments\Settings，在弹出对
话框中Simulation mode设置为Timing，即时序仿真。

指定仿真波形文件后单击OK完成设置。

5、单击Processing\Start Simulation，完成时序仿真。

6、如果时序仿真也没错即可下载工作了。

四、实验条件：
1. WindowsXP操作系统
2. QuartusII EDA开发系统
3. 杭州康芯SOPC硬件开发平台
六、源代码：
library ieee;
use mux8_1 is
port(g:in std_logic;
a:in std_logic_vector(2 downto 0);
d:in std_logic_vector(7 downto 0);
y:out std_logic:='0');
end entity;
architecture wen of mux8_1 is
begin
process(g,a,d)
begin
if(g='1')then
case a is
when "000"=>y<=d(0);
when "001"=>y<=d(1);
when "010"=>y<=d(2);
when "011"=>y<=d(3);
when "100"=>y<=d(4);
when "101"=>y<=d(5);
when "110"=>y<=d(6);
when "111"=>y<=d(7);
end case;
else
y<='0';
end if;
end process;
end architecture wen;
七、实验结果与分析：
1、功能仿真：
2、时序仿真：
总结分析：经功能仿真，波形符合要求，然后经过时序仿真，虽有些噪声，但结果还是符合要求的，所以可以下载到芯片里进行实物仿真验证了。

3、下载后实物操作：
总结：由以上实物图可以看出实验的正确性。

说明：键3输出高电平； 8位输入数据分别是d7～d0：1、0、1、0、1、0、1、0，此时地址信号a[]为“001”选通d1，LED12输出(灯亮)指示d1为高电平。

说明：地址信号a[2..0]为“110”选通d6，LED12输出(灯灭)指示d1为低电平。

八、讨论和回答问题及体会：
1、这是vhdl的第一个实验，虽然简单，但多少还是面临很多问题的，所以我们
不能掉以轻心；
2、源代码的书写要小心，偶尔少个都好之类的问题时有发生，这严重的影响了
实验的速度，而且不符合我们严谨的作风，所以以后要格外注意；
3、这次代码的书写还是比较简单的，修改了几个小的错误后仿真就OK了；
4、管脚的设定比较费时费力，而且容易出错，一开始下载完成后老是不对应，
就是因为管脚对应出了问题，检查了好长时间才改正；
5、实验虽然简单，但最后能得到正确的实验结果还是非常高兴的。