第四章 触发器和时序逻辑电路(new)
合集下载
数字逻辑第4章 同步时序逻辑电路
第4章 同步时序逻辑电路
4.1 时序逻辑电路的结构模型与分类 4.2 触发器 4.3 同步时序逻辑电路的分析 4.3.1 同步时序逻辑电路的分析方法 4.3.2 同步时序逻辑电路的分析举例1、2 4.3.2 同步时序逻辑电路的分析举例3、4 4.4 同步时序逻辑电路的设计 4.4.1 建立原始状态图和状态表 不完全确定原始状态图的建立 4.4.2 状态化简 不完全确定状态表的化简 4.4.3 状态编码 4.4.4 确定激励函数和输出函数 4.4.5 同步时序逻辑电路的设计举例
第4章 同步时序逻辑电路 4.1 时序逻辑电路的结构模型与分类
若有向线段起始点和终止点是同一个状态，说明在外部输 入条件下，次态与现态相同。
第4章 同步时序逻辑电路 4.1 时序逻辑电路的结构模型与分类
4.时间图 时间图也称为时序逻 辑电路的波形图 波形图使用电路的波 形描述同步时序逻辑电路 的外部输入x、现态yi、输 出Z和次态y（n+1）之间的对 应取值关系。 上面介绍的描述同步 时序电路逻辑功能的方法 可以互相转换。在介绍同 步时序逻辑电路的分析和 设计方法时，将具体讲述 以上描述方法的应用。
第4章 同步时序逻辑电路 4.2.触发器
4.2.2 D触发器 时钟控制R-S触发器在时 钟信号作用期间，当R和S的 输入端同时为“1”时，触发 器会出现状态不确定现象。为 了解决这个问题，对时钟控制 R-S触发器的控制电路作相应 修改。如果使R和S输入端成 为互补状态，这样就构成了单 输入端的触发器，称为D触发 器。D触发器的逻辑电路图和 逻辑符号如图4-11所示。
4.1.2时序逻辑电路的分类 时序逻辑电路分为： 1、同步时序逻辑电路； 2、异步时序逻辑电路； 最重要的不同特点： 1、在同步时序逻辑电路中，存储电路中所有触发器的时 钟输入端都接于同一个时钟脉冲。因而，所有触发器的翻转 都与时钟脉冲信号同步。 2、在异步时序逻辑电路中，没有统一的时钟脉冲。因此 在异步时序逻辑电路中，触发器的时钟输入端如果有时钟， 触发器就翻转。如果触发器的时钟输入端如果没有时钟，触 发器就不翻转。
4.1 时序逻辑电路的结构模型与分类 4.2 触发器 4.3 同步时序逻辑电路的分析 4.3.1 同步时序逻辑电路的分析方法 4.3.2 同步时序逻辑电路的分析举例1、2 4.3.2 同步时序逻辑电路的分析举例3、4 4.4 同步时序逻辑电路的设计 4.4.1 建立原始状态图和状态表 不完全确定原始状态图的建立 4.4.2 状态化简 不完全确定状态表的化简 4.4.3 状态编码 4.4.4 确定激励函数和输出函数 4.4.5 同步时序逻辑电路的设计举例
第4章 同步时序逻辑电路 4.1 时序逻辑电路的结构模型与分类
若有向线段起始点和终止点是同一个状态，说明在外部输 入条件下，次态与现态相同。
第4章 同步时序逻辑电路 4.1 时序逻辑电路的结构模型与分类
4.时间图 时间图也称为时序逻 辑电路的波形图 波形图使用电路的波 形描述同步时序逻辑电路 的外部输入x、现态yi、输 出Z和次态y（n+1）之间的对 应取值关系。 上面介绍的描述同步 时序电路逻辑功能的方法 可以互相转换。在介绍同 步时序逻辑电路的分析和 设计方法时，将具体讲述 以上描述方法的应用。
第4章 同步时序逻辑电路 4.2.触发器
4.2.2 D触发器 时钟控制R-S触发器在时 钟信号作用期间，当R和S的 输入端同时为“1”时，触发 器会出现状态不确定现象。为 了解决这个问题，对时钟控制 R-S触发器的控制电路作相应 修改。如果使R和S输入端成 为互补状态，这样就构成了单 输入端的触发器，称为D触发 器。D触发器的逻辑电路图和 逻辑符号如图4-11所示。
4.1.2时序逻辑电路的分类 时序逻辑电路分为： 1、同步时序逻辑电路； 2、异步时序逻辑电路； 最重要的不同特点： 1、在同步时序逻辑电路中，存储电路中所有触发器的时 钟输入端都接于同一个时钟脉冲。因而，所有触发器的翻转 都与时钟脉冲信号同步。 2、在异步时序逻辑电路中，没有统一的时钟脉冲。因此 在异步时序逻辑电路中，触发器的时钟输入端如果有时钟， 触发器就翻转。如果触发器的时钟输入端如果没有时钟，触 发器就不翻转。
数字逻辑电路设计第4章 触发器
第4章 触发器
图4-3 由与非门构成的基本RS触发器的时序图
第4章 触发器
2. 同步RS触发器
图4-4 同步RS触发器
第4章 触发器
同步RS触发器是在基本RS触发器的基础上增加一个 时钟控制端构成的,其目的是提高触发器的抗干扰能力,同 时使多个触发器能够在一个控制信号的作用下同步工作。 图4-4(a)是一个由与非门组成的同步RS触发器，图4-4(b) 是它的逻辑符号。
基本RS触发器的逻辑功能 约束条件 状态表及状态图 次态方程
第4章 触发器
逻辑功能 ：
=0
R =0 , S =1
=1
不管触发器的原状态如何，触发器置0
第4章 触发器
R =1 , S =0
=1
=0
不管触发器的原状态如何，触发器置1
第4章 触发器
R =1, S =1
=1
=0
触发器保持原状态不变
第4章 触发器
第4章 触发器
表4-1为基本RS触发器次态真值表
现态Qn
0
1 0 1 0 1 0 1
R 触发信号 S
1
1
1
1
1
0
1
0
0
1
0
1
0
0
0
0
次态Qn+1
0
1 1 1 0 0 d d
说明 状态保持
置1 置0 状态不定
第4章 触发器
根据基本RS触发器的次态真值表可得状态表和状态图：
图4-2 基本RS触发器状态表和状态图
次态真值表如表4-7所示 ：
T
Qn+1
0
Qn
1
Qn
表4-7 T触发器的次态真值表
第4章 集触发器学习指导
例4.10电路如图4.10所示， 的电路是哪一些电路。
图4.10
解：对(a)电路，因为是D触发器，所以有
对(b)电路，因为是RS触发器,所以有
对(c)电路，因为是T触发器,
对(d)电路，因为是JK触发器,
因此，能实现 的电路是（b）和（d）两个电路。
知识点：复位端的作用。
例4.11由下降沿JK触发器组成的电路及其CP、J端输入波形如图4.11 所示，试画出Q端的波形(设初态为0)。
＝1， ＝0是一个稳定状态，称为1态； ＝0， ＝1是另一个稳定状态，称为0态；
其他情况如 ＝ ＝0或 ＝ ＝1，不满足互补的条件，称之为不定状态，它既不能算作0态，也不能算作1态。
2、在适当的输入信号作用下，触发器能从原来所处的一个稳态翻转成另一个稳态。
3、在输入信号取消后，能够将得到的新状态保存下来，即记忆住这一状态。
二、重点难点
本章主要内容包括：
（1）基本触发器的电路组成和工作原理。
（2）RS触发器、JK触发器、D触发器、T和T’触发器的逻辑功能以及触发器的描述方法：逻辑功能表、特性方程、驱动（激励）表、状态转移图（表）和时序（波形）图。
重点需要掌握的内容在于各类触发器的逻辑功能和逻辑功能描述方法；各种触发方式的特点、脉冲工作特性。
1．画出图P4.1所示由与非门组成的基本RS触发器输出端 、 的电压波形，输入端 、 的电压波形如图中所示。
图P4.1
2．试分析图P4.2所示电路的逻辑功能，列出真值表写出逻辑函数式。
图P4.2
3．若主从结构JK触发器CP、 、 、J、K端的电压波形如图P4.3所示，试画出Q、 端对应的电压波形。
图P4.3
10．下列触发器中，没有约束条件的是。
图4.10
解：对(a)电路，因为是D触发器，所以有
对(b)电路，因为是RS触发器,所以有
对(c)电路，因为是T触发器,
对(d)电路，因为是JK触发器,
因此，能实现 的电路是（b）和（d）两个电路。
知识点：复位端的作用。
例4.11由下降沿JK触发器组成的电路及其CP、J端输入波形如图4.11 所示，试画出Q端的波形(设初态为0)。
＝1， ＝0是一个稳定状态，称为1态； ＝0， ＝1是另一个稳定状态，称为0态；
其他情况如 ＝ ＝0或 ＝ ＝1，不满足互补的条件，称之为不定状态，它既不能算作0态，也不能算作1态。
2、在适当的输入信号作用下，触发器能从原来所处的一个稳态翻转成另一个稳态。
3、在输入信号取消后，能够将得到的新状态保存下来，即记忆住这一状态。
二、重点难点
本章主要内容包括：
（1）基本触发器的电路组成和工作原理。
（2）RS触发器、JK触发器、D触发器、T和T’触发器的逻辑功能以及触发器的描述方法：逻辑功能表、特性方程、驱动（激励）表、状态转移图（表）和时序（波形）图。
重点需要掌握的内容在于各类触发器的逻辑功能和逻辑功能描述方法；各种触发方式的特点、脉冲工作特性。
1．画出图P4.1所示由与非门组成的基本RS触发器输出端 、 的电压波形，输入端 、 的电压波形如图中所示。
图P4.1
2．试分析图P4.2所示电路的逻辑功能，列出真值表写出逻辑函数式。
图P4.2
3．若主从结构JK触发器CP、 、 、J、K端的电压波形如图P4.3所示，试画出Q、 端对应的电压波形。
图P4.3
10．下列触发器中，没有约束条件的是。
数电第四章
约束条件。 即有RD + SD = 1— —约束条件。
二、表示FF功能的三种方法 表示 功能的三种方法
1、状态转移真值表（功能表、特性表） 、状态转移真值表（功能表、特性表） 电路次态Q 电路原态Q 电路次态 n+1~电路原态 n基输入之间关系的表格 电路原态 基输入之间关系的表格——真值表 真值表
1、电路结构 、 2、功能及描述 、 CP=0，门C、D封锁，FF保持 封锁， 保持 ， 、 封锁 CP = 1， n +1 = S + RQ n = J Q n + KQ n Q n Q
= J Q n + KQ n
——特性方程 特性方程 无约束。 如何变化， 无约束 无论J、 如何变化 RS = KQ n ⋅ J Q n = 0 ——无约束。无论 、K如何变化，总能满足约束条件 状态转移表 00 保持 11 翻转 01、10 随 J 变 、 状态转换图 驱动表
四、或非门构成的基本RS-FF 或非门构成的基本
Q n +1 = S D + R D Q n R D ⋅ S D = 0
高电平有效
4.2、同步FF（钟控 ，时钟 ） 、同步 （钟控FF，时钟FF）
一、同步RS-FF 同步
1、电路结构及工作原理 、 （1）结构：基本 ）结构：基本RS-FF，门A、B， ， 、 ， 触发引导电路（控制门） 、 ， 触发引导电路（控制门）C、D， CP（C，CK）。 （ ， ）。 （2）原理： ）原理： CP=0，控制门封锁，Q保持不变； 保持不变； ，控制门封锁， 保持不变 CP=1，控制门打开，R、S反相后 基本 反相后→基本 相应变化。 ，控制门打开， 、 反相后 基本RS-FF→Q相应变化。 相应变化 ——同步（钟控） 同步（ 同步 钟控）
数字电子技术第四章 触发器
4.2.3．触发器功能的几种表示方法
触发器具有不同的功能，通常可以用特性方程、状态转换图、驱动表、波形图表示。
（1）特性方程
由功能表画出卡诺图得特性方程：
Q n +1
S
Q
n
00
01
11
10
R
00 1 1 1
1 0 0 ××
（2）状态转换图
反映逻辑电路状态转换规律
R=0
及相应输入、输出取值关系的图
┌┌ 1K C1 1J
CP
Q
Q
G1 & G3 &
Q' G5 &
G7 &
&
G2
&
G4
Q'
& G6 1
G9
&
G8
K
CP
J
(1）功能表：
2．逻辑功能
（2）特性方程：
Q n +1
KQ
n
00
01
11
10
J
00 1 0 0
11 1 0 1
（3）状态转换图
J=1 K=×
（4）驱动表
J= 0 K=×
0
1
J=× K= 0
S= 1
形称为状态图
R=× S= 0
0
1
R=0 S=×
R=1 S= 0
（3）驱动表 驱动表是用表格的方式表
示触发器从一个状态变化 到另一个状态或保持原状 态不变时，对输入信号的 要求。
（4）波形图
触发器的功能也可以用
输入输出波形图直观
CP
地表示出来。
S
R
Q Q
4.2.4．同步触发器的空翻现象
第四章 时序逻辑电路(2)
在实际使用过程中，我们用计数器辅以数据选择器可以 方便地构成各种序列发生器。构成的方法如下：
第一步 构成一个模P计数器，P为序列长度； 第二步 选择适当的数据选择器，把欲产生的序列按规定 的顺序加在数据选择器的数据输入端，并将其地址输入端与
计数器的输出端适当地连接在一起。
【例4.7】试用计数器74LS161和数据选择器设计一个011000 11序列发生器。 解：由于序列长度P=8，故将74LS161构成模8计数器， 并选用数据选择器74LS151产生所需序列，从而得电路如图
四．组成序列信号发生器
序列信号是在时钟脉冲作用下产生的一串周期性Fra bibliotek二 进制信号。
图4.39是用74LS161及门电路构成的序列信号发生器。 其中74LS161与G1构成了一个模5计数器，且Z= 。
Q0 Q 2
在CP作用下，计数器的状态变化如表4.13所示。由于 Z= Q0 Q2 ，故不同状态下的输出如该表的右列所示。因此，这 是一个01010序列信号发生器，序列长度P=5。
D0 DI
Di Qi 1
（i=1,2,…n）
设移位寄存器的初始状态为0000，串行输入数码 DI=1101，从高位到低位依次输入。在4个移位脉冲作用 后，输入的4位串行数码1101全部存入了寄存器中。电 路的状态表如表4.15所示，时序图如图4.44所示。
移位寄存器中的数码可由Q3、Q2、Q1和Q0并行输出，也 可从Q3 串行输出。串行输出时，要继续输入4个移位脉冲， 才能将寄存器中存放的4位数码1101依次输出。
【例4.4】用74LS160组成48进制计数器。 解：因为N＝48，而74LS160为模10计数器，所以要 用两片74LS160构成此计数器。 先将两芯片采用同步级联方式连接成100进制计数器。
第四章---触发器
由与非门构成的基本RS触发器 例4.1: 由与非门构成的基本 触发器 (1) S D ＝0， D 加脉冲时，输出端的状态怎样？ ， 加脉冲时，输出端的状态怎样？ R R (2) S D ＝1， D 加脉冲时，输出端的状态怎样？ ， 加脉冲时，输出端的状态怎样？ (3) 令 R D = S D ，S D 加脉冲，输出端状态怎样？ 加脉冲，输出端状态怎样？
书例4.2.1： ： 书例 的波形，画出 和 给出 S D和 R D 的波形，画出Q和 Q 端对应的电压波形 当S D 、 D都为高电平时， R 都为高电平时， 触发器保持原状态不变； 触发器保持原状态不变； 变低电平时， 当 S D 变低电平时，触发 器翻转为1状态 状态； 器翻转为 状态；当 R D 变低电平时， 变低电平时，触发器翻转 为0状态；不允许 S D、 D 状态； 状态 R 同时为低电平。 同时为低电平。
2. 动作特点 电平触发： 的全部时间内S和 的变化都将引起触发器 电平触发：CP=1的全部时间内 和R的变化都将引起触发器 的全部时间内 输出端状态的变化。所以，如果在CP=1期间 、S发生多次 期间R 发生多次 输出端状态的变化。所以，如果在 期间 变化，则触发器的状态也可能发生多次翻转。 变化，则触发器的状态也可能发生多次翻转。 在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。 在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。 空翻是一种有害的现象，它使得时序电路不能按时钟节拍工作， 空翻是一种有害的现象，它使得时序电路不能按时钟节拍工作， 造成系统的误动作。 造成系统的误动作。 书例4.2.2 书例
§4.2 触发器的电路结构与动作 特点
一、基本RS触发器的电路结构与动作特点 基本RS触发器的电路结构与动作特点
数字电路-第四章 触发器和定时器
ui
0 uC
0 uO
tw 0
t 2VCC/3
t
t
注意：触发脉冲必须是窄脉冲，要比暂稳态的时间
tw还要短。否则触发作用始终存在，输出将不会在 uC达到2VCC/3时返回低电平。
单稳态发器暂稳态时间的计算：
根据uC的波形，由过渡过程公式即可计算出暂稳态时间，
为此需要确定三要素， uC (0) =0V、 uC (∞) =VCC、 =RC、
③OUT L L LH H
⑦DIS L通 L通 通断 H断
uC
2VCC/3
1VCC/3
0
t
uO
tw1
0
t
tw2 图4.29 多谐振荡器波形图
T tw1 tw2 0.7(RA 2RB )C
uC
tw1 ： (tw1) =2
4.6.1 555定时器的工作原理
1. GND地 2. TL 低电平触发端 3. OUT 输出端 4. Rd 清零端 5. CV 电压控制端 6. TH 高电平触发端 7. DIS 放电端 8. VCC 电源端
1.当TH＞2VCC/3，TL＞ 1VCC/3时， 比较器A1=H， 比较器A2=L，触发器置0，3脚和7脚输出低电平。
4.6.3 555定时器构成多谐振荡器
VCC
RA
48
RB
7
555 3
uo
6 2
1
5
C
C5
电容器之所以能够放
电，是由于有放电端7脚的 作用，因7脚的状态与输出 端一致，7脚为低电平电容 器即放电。
⑤CV ⑥TH ②TL ④R
直流
L
悬空 ＞2VCC/3 ＞VCC/3 H 交流 ＜2VCC/3 ＞VCC/3 H 接地 ＜2VCC/3 ＜VCC/3 H
第4章 触发器
第四章触发器★主要内容1．基本触发器2．同步触发器3．边沿触发器4．时钟触发器的功能分类、功能表示方法及转换5．触发器的电气特性6．触发器的VHDL描述及其仿真★教学目的和要求1、熟练掌握基本RS触发器的电路组成和逻辑功能分析（会列真值表和画波形图）；2、掌握时钟脉冲控制的同步RS触发器的电路组成和逻辑功能（会列真值表、特性方程和画波形图）；3、熟练掌握D.JK边沿触发器的的工作特点及逻辑功能；正确区分电平触发和边沿触发的概念。
4、时钟触发器的功能分类、功能表示方法及转换；了解触发器的电气特性。
5、理解触发器的VHDL描述例子，会利用MAX+PLUS Ⅱ软件对触发器功能进行仿真，能根据仿真结果波形清楚各个触发器的功能。
★学时数：6学时★重难点重点：各种触发器的逻辑功能和触发方式。
难点：边沿JK、D触发器的结构。
第四章 触发器上一章学习了组合逻辑电路：（1）SSI 构成；（2）中规模部件构成。
全加器、比较器、译码器、数据选择器、编码器。
组合电路和时序逻辑电路是数字电路的两大类，时序电路具有记忆功能，它的某一时刻输出信号，不仅取决于当时的输入信号，而且还与电路原来状态有关。
触发器是构成时序电路的基本单元，因此，在学习时序电路之前，必需先掌握触发器（了解电路结构，掌握其功能和触发方式、熟悉逻辑符号等），特别是D 触发器和JK 触发器。
概述：1、触发器的基本要求：每个触发器都有两个互非的输出端Q 和Q ，如SR 触发器。
①触发器应有两个稳定的状态“0”态：0=Q ，1=Q ；“1”态：1=Q ，0=Q 。
稳定：触发器在没有触发信号作用下，维持原来状态不变。
②能够接收，保存和输出一位二进制信息“1”和“0”。
2、触发器的现态和次态现态n Q —— 触发器接收输入信号之前的状态 次态1+n Q —— 触发器接收输入信号之后的状态。
3、触发器的分类：① 基本触发器（没有时钟输入端）。
② 时钟触发器（有时钟脉冲输入端，触发器按时钟节拍动作）。