数字集成电路期末考试卷B-2012
华侨大学数字集成电路设计试卷B（期末，开卷）
班级：考试日期2011年月
日
图1
图2逻辑门电路
数字集成电路复习笔记
数集复习笔记 By 潇然名词解释专项 摩尔定律：一个芯片上的晶体管数目大约每十八个月增长一倍。 传播延时：一个门的传播延时t p定义了它对输入端信号变化的响应有多快。它表示一个信号通过一个门时所经历的延时，定义为输入和输出波形的50%翻转点之间的时间。 由于一个门对上升和下降输入波形的响应时间不同，所以需定义两个传播延时。 t pLH定义为这个门的输出由低至高翻转的响应时间，而t pHL则为输出由高至低翻转 的响应时间。传播延时t p定义为这两个时间的平均值：t p=(t pLH+t pHL)/2。 设计规则：设计规则是指导版图掩膜设计的对几何尺寸的一组规定。它们包括图形允许的最小宽度以及在同一层和不同层上图形之间最小间距的限制与要求。定义设计规则 的目的是为了能够很容易地把一个电路概念转换成硅上的几何图形。设计规则的 作用就是电路设计者和工艺工程师之间的接口，或者说是他们之间的协议。 速度饱和效应：对于长沟MOS管，载流子满足公式：υ= -μξ(x)。公式表明载流子的速度正比于电场，且这一关系与电场强度值的大小无关。换言之，载流子的迁移率 是一个常数。然而在（水平方向）电场强度很高的情况下，载流子不再符合 这一线性模型。当沿沟道的电场达到某一临界值ξc时，载流子的速度将由于 散射效应（即载流子间的碰撞）而趋于饱和。 时钟抖动：在芯片的某一个给定点上时钟周期发生暂时的变化，即时钟周期在每个不同的周期上可以缩短或加长。 逻辑综合：逻辑综合的任务是产生一个逻辑级模型的结构描述。这一模型可以用许多不同的方式来说明，如状态转移图、状态图、电路图、布尔表达式、真值表或HDL描 述。 噪声容限：为了使一个门的稳定性较好并且对噪声干扰不敏感，应当使“0”和“1”的区间越大越好。一个门对噪声的灵敏度是由低电平噪声容限NM L和高电平噪声容限 NM H来度量的，它们分别量化了合法的“0”和“1”的范围，并确定了噪声的 最大固定阈值： NM L =V IL - V OL NM H =V OH - V IH
数字测图试卷 及答案
一、名词解释（每题4分，共12分） 1. 图解法测图 利用测量仪器对地球表面局部区域内的各种地物、地貌特征点的空间位置进行 测定，并以一定的比例尺按图示符号将其绘制在图纸上。 2．数字地面模型 把地形图中的地物地貌通过存储在磁介质中的大量密集的地面点的空间坐标和地形属性编码，以数字的形式来描述的事物本体。一般包括地貌信息、基本地物信息、主要自然资源和环境信息以及主要社会经济信息。 3．波特率 表示数据传输速度的快慢，用位／秒（b／s）表示，即每秒钟传输数据的位数（bit）。 4．数字摄影测量 把摄影所获得的影像进行数字化得到数字化影像，由计算机进行处理，从而提供数字地形图或专用地形图、数字地面模型等各种数字化产品。 5．数字测图系统 以计算机为核心，在硬件和软件的支持下，对地形空间数据进行数据采集、输入、数据处理及数据输出、管理的测绘系统，它包括硬件和软件两个部分。 6．矢量数据 图形的离散点坐标(x，y)的有序集合，用来描述地图实体的一种数据。 7．栅格数据结构 栅格数据结构是将整个制图区域划分成一系列大小一致的栅格(每个格也称像元或像素)，形成栅格数据矩阵，用以描述整个制图区域。 8．数据编码 在数字测图中一般用按一定规则构成的符号串来表示地物属性和连接关系等信息。这种有—定规则的符号串称为数据编码。 9．投影误差 当地面点高于或低于基准面（通常以测区地面的平均高程为航高起算面，即为基准面）时，地面点在像片上的影像虽是一个点，但与其在基准面上垂直投影的点的影像相比，却产生了一段直线位移，这种像点位移就是投影误差 10．一步测量法 利用全站仪采集数据，可以采用图根导线与碎部测量同时作业的“一步测量法”。即在一个测站上，先测导线的数据，接着就进行碎部点数据的采集。在测定导线后，可自动提取各条导线测量数据，进行导线平差，然后调用系统“数据处理”菜单下的“一步测量重算”功能，按新坐标对碎部点进行坐标重算。 二、填空题（每空0.5分，共25分） 1．在全站仪技术指标中3+3PPm×D，第一个3代表绝对精度,第二个3代表相对精度。
电阻分拣仪课程设计
一级电阻分选电路的设计 摘要 本设计充分利用了现代集成芯片技术，采用了阻抗变换和比较的方法，其结果简单、控制可靠、使用方便、具有很高的灵敏性，又不易产生错误。具有很高的使用价值。 主要运用桥式整流电路，窗口比较电路和显示电路等基本电路，并利用三端稳压器稳定输出电压，并通过窗口比较电路输出高低电平，再通过LED显示电路显示出合适的电阻，从而方便快捷的挑选出一级电阻。本设计主要运用的芯片有W7805,W7905,CD4001,LM324D等。整体设计遵循硬件工程的方法，经过需求分析，总体设计，安装调试，模块测试和系统实现几个阶段。 关键词：稳压电路，窗口比较器，CD4001，电阻测量
目录 1 课题描述 (1) 2 设计方案 (1) 2.1电源电路设计 (2) 2.2检测电路 (2) 2.3显示电路 (5) 3元件选择 (5) 3.1 三端稳压器 (5) 3.2 LM324四运放 (6) 3.3 四输入或非门 (6) 4整体电路 (7) 总结 (8) 致谢 (9) 参考文献 (10)
1 课题描述 随着工业的快速发展，很多东西得到了批量的生产。但是，这就给质量检验增加了难度。过去的微电子技术已经不能满足现状所需，因此微电子技术的发展应运而生，新的测试方法，新的测试理论，新的测试领域以及新的测试领域不断出现，在许多方面已经冲破了传统仪器的观念，电子仪器的功能和作用发生了质的变化。因此，如何快速而又高效的检测便成了人们关注的问题。比如，生产出来的电阻由于各种原因而造成在一定范围内浮动，如何筛选变化在0.95~1.05范围内的合格电阻而抛弃那些不合格的电阻。本设计是对电阻进行检测，有电源部分，检测部分和显示部分构成。并且，此设计可以直接加载在220V 交流电上。其中，电源部分由整流桥整流和三态稳压管进行稳压，以输出+/- 5V 的直流电压，用以检测电路模块的工作。检测部分通过选定门限电压、标准电阻，通过窗口比较器进行比较，就可以快速而又准确的检测出被测电阻是否合格。 2 设计方案 整个电路系统如图1所示，由电源部分、检测部分和显示部分三部分构成[1]。 图1 整体电路框图 电源模块由桥式整流、电容滤波和三端集成稳压块W7805和W7809等部分组成，可使输出电压为+/-5V 。检测电路由LM324四运放集成芯片构成，其中一个运放作为电压跟随器事项阻抗变换，另外两个运放组成窗口比较器。 由门限电
电子科技大学期末数字电子技术考试题a卷-参考答案教学内容
电子科技大学二零零九至二零一零学年第 二 学期期 末 考试 数字逻辑设计及应用 课程考试题 A 卷（120分钟）考试形式：闭卷 考试日期2010年7月12日 课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末 60 分 一、To fill your answers in the blanks （1’×25） 1. If [X]10= - 110, then [X]two's-complement =[ 10010010 ]2, [X]one's-complement =[ 10010001 ]2. (Assumed the number system is 8-bit long) 2. Performing the following number system conversions: A. [10101100]2=[ 000111010010 ]2421 B. [1625]10=[ 0100100101011000 ]excess-3 C. [ 1010011 ]GRAY =[ 10011000 ]8421BCD 3. If ∑=C B A F ,,)6,3,2,1(, then F D ∑=C B A ,,( 1，4，5，6 )=C B A ,,∏(0，2，3，7 ). 4. If the parameters of 74LS-series are defined as follows: V OL max = 0.5 V , V OH min = 2.7 V , V IL max = 0.8 V , V IH min = 2.0 V , then the low-state DC noise margin is 0.3V ,the high-state DC noise margin is 0.7V . 5. Assigning 0 to Low and 1 to High is called positive logic. A CMOS XOR gate in positive logic is called XNOR gate in negative logic. 6. A sequential circuit whose output depends on the state alone is called a Moore machine. 7. To design a "001010" serial sequence generator by shift registers, the shift register should need 4 bit as least. 8. If we use the simplest state assignment method for 130 sates, then we need at least
数字集成电路--电路、系统与设计(第二版)复习资料
第一章 数字集成电路介绍 第一个晶体管，Bell 实验室，1947 第一个集成电路，Jack Kilby ，德州仪器，1958 摩尔定律：1965年，Gordon Moore 预言单个芯片上晶体管的数目每18到24个月翻一番。(随时间呈指数增长) 抽象层次：器件、电路、门、功能模块和系统 抽象即在每一个设计层次上，一个复杂模块的内部细节可以被抽象化并用一个黑匣子或模型来代替。这一模型含有用来在下一层次上处理这一模块所需要的所有信息。 固定成本（非重复性费用）与销售量无关；设计所花费的时间和人工；受设计复杂性、设计技术难度以及设计人员产出率的影响；对于小批量产品，起主导作用。 可变成本 （重复性费用）与产品的产量成正比；直接用于制造产品的费用；包括产品所用部件的成本、组装费用以及测试费用。每个集成电路的成本=每个集成电路的可变成本+固定成本/产量。可变成本=（芯片成本+芯片测试成本+封装成本）/最终测试的成品率。 一个门对噪声的灵敏度是由噪声容限NM L （低电平噪声容限）和NM H （高电平噪声容限）来度量的。为使一个数字电路能工作，噪声容限应当大于零，并且越大越好。NM H = V OH - V IH NM L = V IL - V OL 再生性保证一个受干扰的信号在通过若干逻辑级后逐渐收敛回到额定电平中的一个。 一个门的VTC 应当具有一个增益绝对值大于1的过渡区(即不确定区)，该过渡区以两个有效的区域为界，合法区域的增益应当小于1。 理想数字门 特性：在过渡区有无限大的增益；门的阈值位于逻辑摆幅的中点；高电平和低电平噪声容限均等于这一摆幅的一半；输入和输出阻抗分别为无穷大和零。 传播延时、上升和下降时间的定义 传播延时tp 定义了它对输入端信号变化的响应有多快。它表示一个信号通过一个门时所经历的延时，定义为输入和输出波形的50%翻转点之间的时间。 上升和下降时间定义为在波形的10%和90%之间。 对于给定的工艺和门的拓扑结构，功耗和延时的乘积一般为一常数。功耗-延时积(PDP)----门的每次开关事件所消耗的能量。 一个理想的门应当快速且几乎不消耗能量，所以最后的质量评价为。能量-延时积(EDP) = 功耗-延时积2 。 第三章、第四章CMOS 器件 手工分析模型 ()0 12' 2 min min ≥???? ??=GT DS GT D V V V V V L W K I 若＋－λ ()DSAT DS GT V V V V ,,m in min ＝ 寄生简化：当导线很短，导线的截面很大时或当 所采用的互连材料电阻率很低时，电感的影响可 以忽略：如果导线的电阻很大(例如截面很小的长 铝导线的情形)；外加信号的上升和下降时间很慢。 当导线很短，导线的截面很大时或当所采用的互 连材料电阻率很低时，采用只含电容的模型。 当相邻导线间的间距很大时或当导线只在一段很短的距离上靠近在一起时：导线相互间的电容可 以被忽略，并且所有的寄生电容都可以模拟成接 地电容。 平行板电容：导线的宽度明显大于绝缘材料的厚 度。 边缘场电容：这一模型把导线电容分成两部分： 一个平板电容以及一个边缘电容，后者模拟成一 条圆柱形导线，其直径等于该导线的厚度。 多层互连结构：每条导线并不只是与接地的衬底 耦合（接地电容），而且也与处在同一层及处在相邻层上的邻近导线耦合（连线间电容）。总之，再多层互连结构中导线间的电容已成为主要因素。这一效应对于在较高互连层中的导线尤为显著，因为这些导线离衬底更远。 例4.5与4.8表格 电压范围 集总RC 网络 分布RC 网络 0 → 50%(t p ) 0.69 RC 0.38 RC 0 → 63%(τ) RC 0.5 RC 10% → 90%(t r ) 2.2 RC 0.9 RC 0 → 90% 2.3 RC 1.0 RC 例4.1 金属导线电容 考虑一条布置在第一层铝上的10cm 长，1μm 宽的铝线，计算总的电容值。 平面(平行板)电容： ( 0.1×106 μm2 )×30aF/μm2 = 3pF 边缘电容： 2×( 0.1×106 μm )×40aF/μm = 8pF 总电容： 11pF 现假设第二条导线布置在第一条旁边，它们之间只相隔最小允许的距离，计算其耦合电 容。 耦合电容： C inter = ( 0.1×106 μm )×95 aF/μm2 = 9.5pF 材料选择：对于长互连线，铝是优先考虑的材料；多晶应当只用于局部互连；避免采用扩散导线；先进的工艺也提供硅化的多晶和扩散层 接触电阻：布线层之间的转接将给导线带来额外的电阻。 布线策略：尽可能地使信号线保持在同一层上并避免过多的接触或通孔；使接触孔较大可以降低接触电阻(电流集聚在实际中将限制接触孔的最大尺寸)。 采电流集聚限制R C , (最小尺寸)：金属或多晶至n+、p+以及金属至多晶为 5 ~ 20 Ω ；通孔(金属至金属接触)为1 ~ 5 Ω 。 例4.2 金属线的电阻 考虑一条布置在第一层铝上的10cm 长，1μm 宽的铝线。假设铝层的薄层电阻为0.075Ω/□，计算导线的总电阻： R wire ＝0.075Ω/□?(0.1?106 μm)/(1μm)＝7.5k Ω 例4.5 导线的集总电容模型 假设电源内阻为10k Ω的一个驱动器，用来驱动一条10cm 长，1μm 宽的Al1导线。 电压范围 集总RC 网络 分布RC 网络 0 → 50%(t p ) 0.69 RC 0.38 RC 0 → 63%(τ) RC 0.5 RC 10% → 90%(t r ) 2.2 RC 0.9 RC 0 → 90% 2.3 RC 1.0 RC 使用集总电容模型，源电阻R Driver ＝10 k Ω，总的集总电容C lumped ＝11 pF t 50% = 0.69 ? 10 k Ω ? 11pF = 76 ns t 90% = 2.2 ? 10 k Ω ? 11pF = 242 ns 例4.6 树结构网络的RC 延时 节点i 的Elmore 延时： τDi = R 1C 1 + R 1C 2 + (R 1+R 3) C 3 + (R 1+R 3) C 4 + (R 1+R 3+R i ) C i 例4.7 电阻-电容导线的时间常数 总长为L 的导线被分隔成完全相同的N 段，每段的长度为L/N 。因此每段的电阻和电容分别为rL/N 和cL/N R (= rL) 和C (= cL) 是这条导线总的集总电阻和电容()()()N N RC N N N rcL Nrc rc rc N L DN 2121 (22) 22 +=+=+++?? ? ??=τ 结论：当N 值很大时，该模型趋于分布式rc 线;一条导线的延时是它长度L 的二次函数;分布rc 线的延时是按集总RC 模型预测的延时的一半. 2 rcL 22＝RC DN = τ 例4.8 铝线的RC 延时.考虑长10cm 宽、1μm 的Al1导线,使用分布RC 模型，c = 110 aF/μm 和r = 0.075 Ω/μm t p = 0.38?RC = 0.38 ? (0.075 Ω/μm) ? (110 aF/μm) ? (105 μm)2 = 31.4 ns Poly ：t p = 0.38 ? (150 Ω/μm) ? (88+2?54 aF/μm) ? (105 μm)2 = 112 μs Al5： t p = 0.38 ? (0.0375 Ω/μm) ? (5.2+2?12 aF/μm) ? (105 μm)2 = 4.2 ns 例4.9 RC 与集总C 假设驱动门被模拟成一个电压源，它具有一定大小的电源内阻R s 。 应用Elmore 公式，总传播延时： τD = R s C w + (R w C w )/2 = R s C w + 0.5r w c w L 2 及 t p = 0.69 R s C w + 0.38 R w C w 其中，R w = r w L ，C w = c w L 假设一个电源内阻为1k Ω的驱动器驱动一条1μm 宽的Al1导线，此时L crit 为2.67cm 第五章CMOS 反相器 静态CMOS 的重要特性：电压摆幅等于电源电压 → 高噪声容限。逻辑电平与器件的相对尺寸无关 → 晶体管可以采用最小尺寸 → 无比逻辑。稳态时在输出和V dd 或GND 之间总存在一条具有有限电阻的通路 → 低输出阻抗 (k Ω) 。输入阻抗较高 (MOS 管的栅实际上是一个完全的绝缘体) → 稳态输入电流几乎为0。在稳态工作情况下电源线和地线之间没有直接的通路(即此时输入和输出保持不变) → 没有静态功率。传播延时是晶体管负载电容和电阻的函数。 门的响应时间是由通过电阻R p 充电电容C L (电阻R n 放电电容C L )所需要的时间决定的 。 开关阈值V M 定义为V in = V out 的点(在此区域由于V DS = V GS ，PMOS 和NMOS 总是饱和的) r 是什么：开关阈值取决于比值r ，它是PMOS 和NMOS 管相对驱动强度的比 DSATn n DSATp p DD M V k V k V V ＝ ，r r 1r +≈ 一般希望V M = V DD /2 (可以使高低噪声容限具有相近的值)，为此要求 r ≈ 1 例5.1 CMOS 反相器的开关阈值 通用0.25μm CMOS 工艺实现的一个CMOS 反相器的开关阈值处于电源电压的中点处。 所用工艺参数见表3.2。假设V DD = 2.5V ，最小尺寸器件的宽长比(W/L)n 为1.5 ()()()()()()()() V V L W V V V V k V V V V k L W L W M p DSATp Tp M DSATp p DSATn Tn M DSATn n n p 25.125.55.15.35.320.14.025.1263.043.025.10.163.01030101152266==?==----?-???----=－－－＝ 分析： V M 对于器件比值的变化相对来说是不敏感 的。将比值设为3、2.5和2，产生的V M 分别为 1.22V 、1.18V 和 1.13V ，因此使PMOS 管的宽度小于完全对称所要求的值是可以接受的。 增加PMOS 或NMOS 宽度使V M 移向V DD 或GND 。不对称的传输特性实际上在某些设计中是所希望的。 噪声容限：根据定义，V IH 和V IL 是dV out /dV in = -1(= 增益)时反相器的工作点 逐段线性近似V IH = V M - V M /g V IL = V M + (V DD - V M )/g 过渡区可以近似为一段直线，其增益等于 在开关阈值V M 处的增益g 。它与V OH 及V OL 线的交点 用来定义V IH 和V IL 。点。
数字测图复习试题有答案解析
一、判断题 1.野外数字采集就就是使用全站仪或GPS RTK接收机在实地测定地形点位置。 ( V ) 2.测站信息主要包括测站点坐标(或点号)、仪器高、定向点坐标(或点号)、定向 起始角度。 ( V ) 3.山脊线、山谷线、陡坎骨架线都就是地性线。( V ) 4.在Auto CAD中任一图层都可以打开或关闭,可以设置不同颜色,可以锁定 不让编辑。(V) 5.测点点号定位成图法在绘制平面图时不需(要)人工输入测点点号。( X ) 6.CASS屏幕菜单主要用于绘制平面图。(V ) 7.坐标定位成图法可以设置“节点”捕捉功能。(V ) 8.对象特征管理可以修改图元的图层、颜色、线形,甚至位置(不可改)。( X ) 9.绘制等高线应先建立数字高程模型(三角网)。(V ) 10.坐标定位成图法在绘制平面图时必须人工输入测点坐标(测点点号)。(X ) 11.一个地物就是一个图块,一幅图也可以视为图块。( V ) 12.图块不“炸开”就不能进行编辑。( V ) 14.扫描仪扫描结果就是栅格数据,必须经过矢量化才能得到线划地图。(V) 15.“利用CASS扫描矢量化”只能使用右侧屏幕菜单,操作鼠标逐点采集数据,不能自动跟踪绘制曲线。( V ) 16、通过地形图数字化得到的数字地形图,其地形要素的位置精度不会高于原地形图的精度。( V ) 17、通过地形图数字化得到的数字地形图,其地形要素的位置精度比原地形图的精度高(低)。( X ) 18.CASS系统中的坐标数据文件就是一种扩展名为“CAS”(dat)的图形文件。(X ) 19、平板仪测图＋数字化仪数字化测图的模式简称电子平板。(X ) 20.数字测图可以实现作业自动化,信息数字化,采集、绘图、用图一体化。(V) 21、定位信息指独立地物定位点、文字注记定位点的位置信息(点号)。( X ) 22、野外数字测图比白纸测图精度高。( V ) 23、使用普通经纬仪也可以进行数字测图。( V ) 24.能同时测角、测距,并能自动计算坐标的电子仪器称为全站仪。( V )
数字电子技术期末复习题库及答案完整版
数字电子技术期末复习 题库及答案 HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】
第1单元能力训练检测题 一、填空题 1、由二值变量所构成的因果关系称为逻辑关系。能够反映和处理逻辑 关系的数学工具称为逻辑代数。 2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。 3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。在逻辑关系中，最基本的关系是与逻辑、或逻辑和 非逻辑。 4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的 权不同。十进制计数各位的基数是10，位权是10的幂。 5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。 6、进位计数制是表示数值大小的各种方法的统称。一般都是按照进位方式来实现计数的，简称为数制。任意进制数转换为十进制数时，均采用按位权展开求和的方法。 7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用 乘2取整法。 8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换 的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。 9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和 非非律。 10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。 13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。 14、在化简的过程中，约束项可以根据需要看作1或0。 二、判断正误题 1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。（对） 2、异或函数与同或函数在逻辑上互为反函数。 （对） 3、8421BCD码、2421BCD码和余3码都属于有权码。 （错） 4、二进制计数中各位的基是2，不同数位的权是2的幂。 （对）
《数字电路》期末模拟试题及答案
. 一、填空题 1. PN 结具有单向导电性。正向偏置时，多子以扩散运动为主，形成正向电流；反向 偏置时，少子漂移运动，形成反向饱电流。 2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。 3. 已知三态与非门输出表达式C AB F ?=，则该三态门当控制信号C 为高电平时， 输出为高阻态。 4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。 5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。 6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。 7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。 8. 下图所示电路中，Y 1 ＝B A Y 1= 2Y 3 ＝AB Y 3= 二、选择题 1. 下列函数中，是最小项表达式形式的是＿＿＿＿c ＿＿＿＿＿。 A. Y=A+BC B. Y=ABC+ACD C. C B A C B A Y +?= D. BC A C B A Y +?= 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。 A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。 A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿ A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重 新 B 2 B V CC Y 1
《数字集成电路》期末试卷(含答案)
浙江工业大学 / 学年第一学期 《数字电路和数字逻辑》期终考试试卷 A 姓名 学号 班级 任课教师 一、填空题（本大题共10小题，每空格1分，共10分） 请在每小题的空格中填上正确答案。错填、不填均无分。 1．十进制数（68）10对应的二进制数等于 ； 2．描述组合逻辑电路逻辑功能的方法有真值表、逻辑函数、卡诺图、逻辑电路图、波形图和硬件描述语言（HDL ）法等，其中 描述法是基础且最直接。 3．1 A ⊕可以简化为 。 4．图1所示逻辑电路对应的逻辑函数L 等于 。 A B L ≥1 & C Y C 图1 图2 5．如图2所示，当输入C 是（高电平，低电平） 时，AB Y =。 6．两输入端TTL 与非门的输出逻辑函数AB Z =，当A =B =1时，输出低电平且V Z =0.3V ，当该与非门加上负载后，输出电压将(增大，减小) 。 7．Moore 型时序电路和Mealy 型时序电路相比， 型电路的抗干扰能力更强。 8．与同步时序电路相比，异步时序电路的最大缺陷是会产生 状态。 9．JK 触发器的功能有置0、置1、保持和 。 10．现有容量为210×4位的SRAM2114，若要将其容量扩展成211×8位，则需要 片这样 的RAM 。 二、选择题（本大题共10小题，每小题2分，共20分） 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。 11．十进制数（172）10对应的8421BCD 编码是 。 【 】 A ．（1111010）8421BCD B ．（10111010）8421BCD C ．（000101110010）8421BC D D ．（101110010）8421BCD 12．逻辑函数AC B A C B A Z +=),,(包含 个最小项。 【 】
数字化测图试题及答案
数字化测图期末考试 1、1．数字化测图实质上是一种全解析计算机辅助测图的方法。 2、★二维图形的几何变换包括平移变换、旋转变换、尺度变换。 3、★数据采集的信息包括：图形信息（几何信息），它包括：定位信息和连接信 息；属性信息（非几何信息），它包括：定性信息和定量信息。 4、栅格格式的地形图，常常要将其转换为矢量数据格式的数字图，这项工作称 之为矢量化。 5、数字化测图系统是以计算机为核心，在外连输入、输出设备硬件和软件的支 持下，对空间数据及相关属性信息进行采集、输入、处理、绘图、输出、管理的测绘系统。 6、地面测量仪器是野外获取定性信息的基本设备，目前主要设备是全站仪，在 天空开阔的地方也可以用双频动态GPS接收机（RTK）。 7、图形输出设备指绘图仪、图形显示器、投影仪等数字地形图显示、打印输出 设备。 8、数字化测图的基本原理是采集地面上的地形、地物要素的三维坐标以及描述 其性质与相互关系的信息，然后录入计算机，借助计算机绘图系统处理、显示、输出与传统地形图表现形式相同的地形图。 9、数据采集就是将地形、地物要素转换为数字信息的过程。 10、地形图要素按照数据获取和成图方法的不同，可区分为矢量数据和栅格 数据两种数据格式。 11、数字化测图系统可分为数据输入、数据处理和图形输出三部分。 12、今后的发展趋势将是采用数字化摄影测量方法，周期性完成大区域的较 小比例尺地形图测绘任务。野外数字化测图将更多的运用于小区域、大比例尺的地形图测绘，或是局部修测等任务。 13、按功能划分为电源、测角系统、测距系统、计算机微处理器及应用软件、 输入输出设备等功能相对独立的部分。 14、根据测定传播时间方法的不同，光电测距仪可分为脉冲式测距仪和相位 式测距仪。 15、★GPS是一个相当复杂的系统，按功能划分，可分为：空间部分、地面 监控部分和GPS接收机部分。 16、直线裁剪的算法包括编码裁剪法、中点对分算法。 17、数字化野外测量设备目前主要有全站仪和GPS接收机两种，全站仪是普 便使用的数字化测绘采集设备，GPS接收机要求在测点处天空开阔。 18、全站仪按照获取电信号方法分类，光电度盘一般分为两大类：绝对编码 读盘测角系统和增量光栅测角系统。 19、不管地貌如何复杂，都可以把地面看成是想着各个方向倾斜和具有不同 坡度的面组成的多面体，在抽象的时候要尽量避免悬空面和切割面。 20、Cass7.0窗口的主要部分是图形显示区，操作命令主要位于三个部分：顶 部下拉式菜单、右侧屏幕菜单、快捷工具按钮。 21、测绘地貌和测绘地物一样，首先需要确定地貌特征点，然后连接地性线， 得到地貌整个骨干的基本轮廓。 22、山脊线、山谷线，坡脚线（山坡和平地的交界线）等可以看作是多面体 的棱线，这些棱线统称为地性线。
数字逻辑信号测试器的设计
2012~ 2013 学年第二学期 《模拟电子技术基础》课程设计报告 题目：数字逻辑信号测试器的设计 专业：电子信息工程 班级： 组成员： 指导教师： 电气工程学院 2013年6月5 日
任务书 课题名称数字逻辑信号测试器的设计 指导教师（职称）倪琳 执行时间2012 — 2013 学年第二学期第 15 周学生姓名学号承担任务 音响信号产生电路 音响信号产生电路 音响信号产生电路 输入信号识别电路 输入信号识别电路 输入信号识别电路及仿真 音响驱动电路及仿真 音响驱动电路及仿真 音响驱动电路及仿真 设计目的1、学习数字逻辑电平测试仪电路的设计方法； 2、研究数字逻辑电平测试仪电路的设计方案。 设计要求 1、技术指标：测试高电平、低电平，发出不同的声响。测量范围：低电平＜0.8V, 高电平＞3.5V ，高低电平分别用1KHZ和800HZ的声响表示；被测信号在0.8～3.5v之间不发声；工作电源为5V ,输入阻抗大于20KΩ。 2、设计基本要求 （1）设计一个数字逻辑电平测试仪电路； （2）拟定设计步骤； （3）根据设计要求和技术指标设计好电路，选好元件及参数； （4）运用仿真软件绘制设计电路图； （5）撰写设计报告。
数字逻辑电平测试仪设计 摘要 在检修数字集成电路组成的设备时，经常需要使用万用表和示波器对电路中的故障部位的高低电平进行测量，以便分析故障的原因。使用这些仪器能较准确的测出被测点信号的电平的高低和被测电平的周期，但是使用者必须一方面用眼睛看着万用表的表盘或示波器的屏幕，另一方面还要寻找测试点，因此使用起来很不方便。本文介绍了一个逻辑信号电平测试器，它可以方便快捷的测量某一点的电位的高低，通过声音的有无和声音的频率来判定被测电位的电平范围，从而能解决平常对电路中某点的逻辑电平进行测试其高低电平时，采用很不方便的万用表或示波器等仪器仪表的麻烦。该测试器采用运算放大器作电压比较器进行电平判断，根据电平高低使音响电路产生不同频率方波驱动扬声器，使扬声器有相应不同的声调输出提示。从而达到了测试效果。 关键词放大器；逻辑信号；电平测试；高电平；低电平
数字电路期末复习题
. 第一套 一、选择题（本大题共10道小题，每小题2分，共20分。） 1. 用编码器对16个信号进行编码，其输出二进制代码的位数是( ) A.2位 B.3位 C.4位 D.16位 2. 逻辑函数F=(A+B)(B+C )的对偶式F ′=( ) A.B A +B C B.AB+B C C. B A +C D.AB+B C 3.一个8选一数据选择器的地址输入端有_______个。( ) A.1 B.2 C.3 D.4 4.同步时序电路和异步时序电路比较，其差异在于后者( ) A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 5. 如下图所示电路中，只有______不能实现Q n+1 =n Q 。( ) 6.下列各函数等式中无冒险现象的函数式有（ ） A.F= F=C B +AC+A B+BC+A B +C A B.F=C A +BC+A B C.F=A C +BC+A B +A B D.C B +AC+A B 7.JK 触发器在CP 作用下，若状态必须发生翻转，则应使（ ） A.J=K=0 B.J=K=1 C.J=O ，K=1 D.J=1，K=0 8. 下列电路中，不属于组合逻辑电路的是( ) A.编码器 B.全加器 C.寄存器 D.译码器 9. 可以用来实现并/串转换和串/并转换的器件是( ) A.计数器 B.全加器 C.移位寄存器 D.存储器 10. 自动产生矩形波脉冲信号为( ) A.施密特触发器 B.单稳态触发器 C.T 触发器 D.多谐振荡器
1. 八进制数(34.2 ) 8的等值二进制数为；十进制数98 的8421BCD 码 为。 2. 二极管内含PN结，PN结在导电性能上的最大特点是_______________。 3.函数 ) (D C A AB A Y+ + + = ，其反函数为，对偶式为。 4.常见的脉冲产生电路有，常见的脉冲整形电路有。 5. A/D转换器的主要参数有，。 6. 四位环型计数器和扭环形计数器，初始状态是1000，经过5个时钟脉冲后，状态分别为和。 7. 对于JK触发器的两个输入端，当输入信号相反时构成触发器，当输入信号相同时构成触发器。 8. 时序逻辑电路的输出不仅和____ ___有关，而且还与___ ________有关。 9. TTL或非门多余输入端应．三态门的输出除了有高、低电平外，还有一种输出状态叫态 10. D触发器的特征方程为，JK触发器的特征方程为。 三、作图题（本大题共2道小题，每小题6分，共12分。） 1、如下图所示，根据CP波形画出Q波形。（设各触发器的初态均为1） 2、试说明如下图所示的用555 定时器构成的电路功能，求出U T+、U T-和ΔU T， 得分 阅卷人
数字电子技术期末试题库
【数字电子技术】【试题库】 一、填空题 1.电子电路中的信号可分为两大类，即模拟信号和。 2.数字信号是时间上和上都不连续的信号。 3.十进制数176转换成二进制数为。 4.二进制数11010011转换成十进制数为。 5.所谓二-十进制编码，就是用若干位二进制码元按一定的规律排列起来表示十进制数的过程，也称为码。 6.目前，国际最通用的处理字母、专用符号和文字的二进制代码就是美国标准信息交换码，即码。 ?+?=。 7.二进制数的逻辑运算0111 8. 二进制数的逻辑运算11=。 ⊕=。 9. 二进制数的逻辑运算11 +?=。 10.利用逻辑代数公式，对右式进行化简，A A B ++?=。 11.利用逻辑代数公式，对右式进行化简，A B A B 12.逻辑代数的三条重要规则分别是代入规则、反演规则和。 13.由n个逻辑变量组成的不同最小项个数为个。 14.由n个变量组成的“与或”逻辑表达式，若其中每一项均是关于n个逻辑变量的最小项，则称这一表达式为。 15.利用卡诺图求解最简逻辑表达式时，需要画方格圈，其中有三条要求：将2n个值为1的方格划为一个方格圈，方格圈的数量应（越少/越多）越好，方格圈所含的方格数应（越少/越多）越好。 16.三极管作为开关元件，通常工作在截止区和。 17.集成门电路主要有TTL门电路和。 18.三态门电路的输出有高电平、低电平和共3种状态。 19.TTL集成门电路是由半导体构成的，由于它工作速度快，带负载和抗干扰能力强，因而在数字电路中应该广泛。 20.根据逻辑功能的不同特点，数字逻辑电路可以分为两大类：组合逻辑电路和。 21.在组合逻辑电路中，当输入信号改变状态时，输出端可能出现干扰脉冲，从而导致逻辑电路产生错误输出的现象，称为。 22.触发器有两种稳定状态，即0状态和。 23.RS触发器由两个门电路首尾相连构成。 24.为了避免基本RS触发器输出存在不确定的情况，对其输入端设置了相应的约束条件是。
2010年数字集成电路设计期中考试_中国科技大学
中国科学技术大学苏州研究院软件学院 数字集成电路设计 期中考试 (2010年10月11日2:00pm—3:30pm) 1.问答题 a)叙述摩尔定律（5分）。 b)叙述评价数字集成电路设计质量的四个基本特性（6分）。 c)叙述长沟MOS晶体管与短沟MOS晶体管的区别(6分）。 d)MOS管的电容由哪几部分构成?并说出在不同工作模式下的区别(8分）。 e)以反相器为例,说出静态CMOS电路的功耗包括哪几部分(6分）？ f)数字集成电路按比例缩小有几种情形（6分）? g)下面的两种电路哪个性能(速度)更优越一些?并说出原因(5分）。 h)下面的电路哪个是无比逻辑,哪个是有比逻辑?并说出有比逻辑与无比 逻辑的区别(5分）。 2．下图为一RC网络。计算： a)从输入In到Out1的Elmore延时（5分）;b)从输入In到Out2的Elmore延时（5分）;c)确定哪条路径是关键路径（3分）?
3.假设下图中反相器由标准CMOS实现,并且具有对称的电压传输特性。假设 C intrinsic = C gate (γ=1),单位尺寸反相器的等效电阻与电容为R和C。单位尺 寸反相器的本征延时为t inv。反相器inv2, inv3和inv4的尺寸S1，S2和S3不小于1。 a)确定S1，S2和S3使时延最小（5分），并计算总的最小时延（以t inv为单位） （5分）。 b)确定反相器inv2, inv3和inv4的尺寸S1，S2和S3使功耗达到最小（4分）。4．如下图所示的逻辑网络，要求确定复合门电容y和z使A端到B端延时最小。 a)计算A端到B端总的逻辑努力LE（3分）;b)计算A端到B端总的电气努力F （2分）;c)计算A端到B端总的分支努力B (3分）;d)计算A端到B端总的路径努力PE (2分）;e)确定最佳级努力SE (3分）(近似为整数);f)确定A端到B端的最小时延（以t inv为单位）(3分）;g)确定电容y (5分）;h)确定电容z (5分）。
ZD9610型在线电路维修测试仪发展历程
第三代ZD9610型在线电路维修测试仪的发展历程 ——中国改革开放40年精密电路板维修检测设备领域发展缩影 摘要：第三代ZD9610型在线电路维修测试仪是精密电路板维修（芯片级）检测设备，在关键技术上取得重大突破，许多被长期困扰的维修测试难题得到解决。第三代ZD9610电路测试仪的发展历程，是中国改革开放40年精密电路板维修检测设备领域发展的一个缩影。 关键词：第三代ZD9610电路测试仪 >40管脚数字器件动态性能测试 5cVI曲线 0.前言 北京正达时代电子技术有限公司成立于1997年，核心人员是1990年代初期国内最早研制在线电路维修测试仪的专家骨干，长期致力于精密电路板维修仪器/电子元器件检测设备研发和服务。特别是第三代ZD9610型在线电路维修测试仪，在国内外业界具有重要影响力。 回顾中国改革开放40年，在经济腾飞浪潮中，国内在线电路维修测试仪经历了1998~2018高速发展的黄金20年。第三代ZD9610电路测试仪的发展历程，正是中国改革开放40年精密电路板维修检测设备领域发展的一个缩影。 1.国内在线电路维修测试仪黄金20年 在线电路维修测试仪设计精密，测试高效，结合计算机技术并且综合运用器件功能测试和器件管脚阻抗特性测试等测试手段，是重要的精密电路板维修（芯片级）检测设备。 1.1国内电路测试仪研制背景： 1980年代初，伴随改革开放步伐，国内陆续引进了大量现代化电气设备。由于这些设备上普遍采用数字集成电路器件，因而常被冠以“数控设备”这一时髦的名称。当时国内电路维修人员对数字器件概念模糊，器件故障无从判别，迫切需要检测手段。 1980年代末，新加坡“创能”品牌BW4040型在线电路维修测试仪（下文简称：电路测试仪）进入国内。名称中“在线”是指：测试电路板时无须焊下器件。型号中“4040”是指：具有40路数字通道，40路VI曲线通道。电路测试仪将测试技术与计算机技术相结合，具有+5V 数字器件库。既可以测试+5V数字器件功能，也可以采用VI曲线测试数字器件/模拟器件管脚阻抗特性。 面对电路测试仪在电路板维修中的巨大优势，国内企业也积极开始研究与试制，不断推出一代又一代电路测试仪产品。 1.2第一代电路测试仪： 国内第一代电路测试仪是从对BW4040电路测试仪的学习和仿制开始的，代表机型是正达ZD4040电路测试仪。主要特点：40路数字通道，40路VI曲线通道，器件库包含40管脚以下+5V数字器件。 具有40路数字通道，提供+5V测试电源是第一代电路测试仪的基本特征。由于增加VI曲线通道难度不大，所以ZD4080电路测试仪（80路VI曲线通道）也属于第一代电路测试仪。 第一代电路测试仪始于1990年代初，那时的计算机还是DOS操作系统。随着计算机技术的飞速发展，第一代ZD4040电路测试仪也同步改进和升级。今天的ZD4040-N电路测试仪可以支持windows10_64位操作系统，在维修中依然发挥着重要作用。 1.3第二代电路测试仪： 国内第二代电路测试仪开始摆脱全面仿制阶段，推出一些自主创新的特色功能。代表机型是正达ZD9001电路测试仪。主要特点是：40路数字通道，80路VI曲线通道，20路模拟功能