实验七8421码检测电路的设计
实验七8421码检测电路的设计
一、实验目的
1、了解检测电路的工作原理
2、进一步掌握同步时序电路的设计方法
二、实验仪器及器件
三、实验要求
本实验要求一个8421BCD码（串行输入）检测电路。此电路是用来检测串行的8421码传输过程中是否发生错误。假定8421BCD码传送过程中是由低位到高位串行输送，例如十进制2（代码为0010）是按0、1、0、0次序传送的。如果在传送过程中代码发生错误，出现非法代码（不在0000到1001之间的代码），则检测电路发生一脉冲信号。
本实验所用触发器为JK触发器，要求自己设计、自己安装和测试。
四、实验设计
1、求原始状态转换图
设电路输入为X，电路输出为F，当输入为非法码时输出为1，否则输出为0。假设起始状态S0，从该状态开始根据输入是0还是1，将分别转换到两个不同的状态S1和S2，从S1和S2接收第二个码元，又根据是0还是1又各自转换到两个不同的新状态。然后再接收第三、第四码元。在接收第四个码元后，根据所接收的代码是否是非法码而确定其输出是否是1，并回到初始状态S0，准备接受新的一组码组。于是可以得到下面的原始状态转换图：
2、状态化简
如果两个状态，在相同的X输入下，其下一个状态与输出F均相同，那么就可以将这样的两个状态合并。通过这样的方法就可以实现状态的化简。
化简得
3、分配方案
即A=000、B=010、C=011、D=001、E=101、F=100
4、由状态转换表可得次态图
5、由次态图求各触发器的状态方程和驱动方程
综上，可以得到：
最终，使用proteus 获得其逻辑图如下：
D04Q05D110Q19D23Q22D311Q3
12
CLK18CLK26PL 1MR 13
U1
74LS197
U1(CLK1)
J 14
Q
12
CLK
1K 3
Q
13
R
2
U2:A
74LS73J 7
Q
9
CLK
5K 10
Q
8
R
6
U2:B
74LS73
J 14
Q
12
CLK
1K 3
Q
13
R
2
U3:A
74LS73U4
NOR
U5
NOT
U6
NAND
U7
NAND
U8
AND_3
D 2
Q
5
CLK
3
Q
6
S
4R
1
U9:A
74LS74
A0A1A2A3A4A5A6A7
A8A9A10A11A12A13A14A15B0[0..7]B1[0..7]B2[0..7]B3[0..7]
模拟之后的波形如下（自上到下依次为CP 、F ’、Qc ）：
五、实验步骤
1、静态测试：
测试时注意：
（1）每次测试试都应该从初始状态开始即从A状态开始。
（2）码组的输入从低位开始如检测1011则输入顺序为1101。
（3）每输入一个码元即将X所连接的模拟开关放置相应的状态。再输入一个脉冲。故检测一组码元要四个脉冲。
（4）观察检测电路输出状态是否是按状态转换表变化。
在实际实验中，通过连接电路，逐一验证了该设计电路的正确性。
2、动态检测：
将74LS197的Qc与X相连接，时钟脉冲由CP A输入，Q A 连接CP B，由Q A，Q B，Q C，和Q D输出十六进制计数器。观察CP、F’和Q C波形。
实验获得的波形如下图所示（D8，D9，D10分别为CP、F’、Qc）：
六、实验总结与心得体会
这一次的实验并不算难，在设计的时候很快就找到了思路，顺利地设计完成了。但是在具体实验的时候还是碰到了一些问题的。首先实验的时候，逻辑分析仪是有问题的，电路板上的电路组合情况换了，但是逻辑分析仪的显示没有能够变化。这导致我在发现问题的时候比较困难。而在电路板上做实验的时候，感觉产生的波形与预期还是有差别的，后来才想起要把各个器件的清零端接到开关上，这样可以先对他们清零，才能有一个合适的初始状态。这样做了之后，逻辑分析仪还是旧的显示，不知道正确与否，于是换了一个逻辑分析仪，然后波形就是符合预期的了。这样就完成了这个实验。
ADS2009射频电路仿真实验实验报告
低通滤波器的设计与仿真报告 一、实验目的 （1）熟悉ADS2009的使用及操作； （2）运用此软件设计一低通录波器，通过改变C2.L1的值，使低通录波器达到预定的要求（dB值以大于—3.0以上为宜）； （3）画出输出仿真曲线并标明截止频率的位置与大小。 二、低通滤波器简介 （1）定义：让某一频率以下的信号分量通过，而对该频率以上的信号分量大大抑制的电容、电感与电阻等器件的组合装置。低通滤波器是容许低于截止频率的信号通过，但高于截止频率的信号不能通过的电子滤波装置。 （2）特点与用途 特点：低损耗高抑制；分割点准确；双铜管保护；频蔽好，防水功能强。 用途：产品用途广泛，使用于很多通讯系统，如 CATV EOC 等系统。并能有效的除掉通频带以外的信号和多余的频段、频率的干扰。 低通滤波器在信号处理中的作用等同于其它领域如金融领域中移动平均数所起的作用；低通滤波器有很多种，其中，最通用的就是巴特沃斯滤波器和切比雪夫滤波器。 三、设计步骤 1，建立新项目 （1）在界面主窗口执行菜单命令【File】/【New Project...】，创建
新项目。在选择保存路径时，在“Name”栏中输入项目的名称“lab1”； （2）单击按钮“确认”，出现电路原理图设计及仿真向导对话框，按照要求进行选择选项。 2，建立一个低通录波器设计 （1）在主界面窗口，单击“New Schematic Window”图标，弹出原理图设计窗口； （2）单击“保存”图标，保存原理图，命名为“lpf1”； （3）在元件模型列表窗口中选择“Lumped-Components”集总参数元件类； （4）在左侧面板中选择电容图标，将其放置到电路图设计窗口中，并进行旋转； （5）用类似的方法将电感放置到电路图设计窗口中，并利用接地图标，把电容器的一端接地，将各个器件连接起来； （6）在元件库列表窗口选择“Simulation-S-Param”项，在该面板中选择S-parameter模拟控制器和端口Term，将其放到原理图中。双击电容“C2”并修改其参数。 低通滤波器原理图如下图1所示： 3，电路仿真 1）设置S参数控件参数 （1）双击S参数控件，打开参数设置窗口，将“Step-size”设置为0.5GHz； （2）选中【Display】选项卡，在此列出了所有可以显示在原理
带通滤波器
四川大学 电子信息专业实验报告 课程射频通信电路 实验题目射频实验 实验人许留留 2012141451075 实验时间周一晚上 带通滤波器
要求： 通带频率：4.8-5.2GHz 通带内波纹：<3dB 阻带抑制：>30dB （5.3GHz 处） 输入输出阻抗：50Ω 介质基板相对介电常数：2.65 计算过程： f 0=2f f L +H =5GHz Ω=??? ? ??f -f -f f f f f 000L H =1.467 按照设计要求，需要选用3dB 等波纹契比雪夫低通滤波电路。在归一化频率Ω=1.467处，需要具有大于30dB 的衰减。因此，要满足设计要求必须选用5阶 滤波电路。 设计电路图如下
采用优化的方式。 仿真步骤： 用微带线连接电路图，参数TL1=TL2，w=2.69mm，l=10.03mm （用ADS自带软件算出）。
由于CLin1=CLin6，CLin2=CLin5，CLin3=CLin4。设置9个变量L1，L2，L3；W1，W2，W3；S1，S2，S3。单位为mm。在V AR 1，中同样添加，初始值w设为1，l设为10，s设为1（l的长度约为 4 w和s大于0.2mm）。调节范围设置，L（9-11），W（0.2-3），S（0.2-3）。 从4GHz开始，到6GHz结束，步长为10MHz。 波形与带通滤波器较为形似则继续。
用OPTM来优化波形，设置两个GOAL，使频率在4.8-5.2GHz 间波纹大于-3dB，同时在5.3-5.4GHz间衰减小于-30dB。 按下仿真键开始仿真出现以下结果 波形图如下
集成电路设计实验报告
集成电路设计 实验报告 时间：2011年12月
实验一原理图设计 一、实验目的 1.学会使用Unix操作系统 2.学会使用CADENCE的SCHEMA TIC COMPOSOR软件 二：实验内容 使用schematic软件，设计出D触发器，设置好参数。 二、实验步骤 1、在桌面上点击Xstart图标 2、在User name：一栏中填入用户名，在Host：中填入IP地址，在Password：一栏中填入 用户密码，在protocol：中选择telnet类型 3、点击菜单上的Run！，即可进入该用户unix界面 4、系统中用户名为“test9”，密码为test123456 5、在命令行中（提示符后，如：test22>）键入以下命令 icfb&↙(回车键)，其中& 表示后台工作，调出Cadence软件。 出现的主窗口所示： 6、建立库(library)：窗口分Library和Technology File两部分。Library部分有Name和Directory 两项，分别输入要建立的Library的名称和路径。如果只建立进行SPICE模拟的线路图，Technology部分选择Don’t need a techfile选项。如果在库中要创立掩模版或其它的物理数据（即要建立除了schematic外的一些view），则须选择Compile a new techfile(建立新的techfile)或Attach to an existing techfile(使用原有的techfile)。 7、建立单元文件(cell)：在Library Name中选择存放新文件的库，在Cell Name中输 入名称，然后在Tool选项中选择Composer-Schematic工具(进行SPICE模拟)，在View Name中就会自动填上相应的View Name—schematic。当然在Tool工具中还有很多别的
实验五--时序逻辑电路实验报告
实验五时序逻辑电路(计数器和寄存器)-实验报告 一、实验目的 1．掌握同步计数器设计方法与测试方法。 2．掌握常用中规模集成计数器的逻辑功能和使用方法。 二、实验设备 设备：THHD-2型数字电子计数实验箱、示波器、信号源 器件：74LS163、74LS00、74LS20等。 三、实验原理和实验电路 1．计数器 计数器不仅可用来计数，也可用于分频、定时和数字运算。在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。 2．(1) 四位二进制（十六进制）计数器74LS161（74LS163） 74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。 74LSl63是同步置数、同步清零的4位二进制加法计数器。除清零为同步外，其他功能与74LSl61相同。二者的外部引脚图也相同，如图5.1所示。 表5.1 74LSl61（74LS163）的功能表 清零预置使能时钟预置数据输入输出 工作模式R D LD EP ET CP A B C D Q A Q B Q C Q D 0 ××××（）××××0 0 0 0 异步清零 1 0 ××D A D B D C D D D A D B D C D D同步置数 1 1 0 ××××××保持数据保持 1 1 ×0 ×××××保持数据保持 1 1 1 1 ××××计数加1计数3．集成计数器的应用——实现任意M进制计数器 一般情况任意M进制计数器的结构分为3类，第一类是由触发器构成的简单计数器。第二类是由集成二进制计数器构成计数器。第三类是由移位寄存器构成的移位寄存型计数器。第一类，可利用时序逻辑电路的设计方法步骤进行设计。第二类，当计数器的模M较小时用一片集成计数器即可以实现，当M较大时，可通过多片计数器级联实现。两种实现方法：反馈置数法和反馈清零法。第三类,是由移位寄存器构成的移位寄存型计数器。 4．实验电路： 十进制计数器 同步清零法 同步置数法
射频实验报告一
电子科技大学通信射频电路实验报告 学生姓名： 学号： 指导教师：
实验一选频回路 一、实验内容： 1.测试发放的滤波器实验板的通带。记录在不同频率的输入下输出信号的 幅度，并绘出幅频响应曲线。 2.设计带宽为5MHz，中心频率为39MHz，特征阻抗为50欧姆的5阶带 通滤波器。 3.在ADS软件上对设计出的带通滤波器进行仿真。 二、实验结果： (一)低通滤波器数据记录及幅频响应曲线 频率 1.0k 500k 1M 1.5M 2.0M 2.5M 3.0M 3.5M 4..0M 4.5M 5.0M /Hz Vpp/mv 1000 1010 1020 1020 1020 1050 952 890 832 776 736 频率/Hz 5.5M 6.0M 6.2M 6.4M 6.6M 6.8M 7.0M 7.2M 7.4M 7.6M 7.8M Vpp/mv 704 672 656 640 624 592 568 544 512 480 448 频率/Hz 8.0M 8.2M 8.4M 8.6M 8.8M 9.0M 9.2M 9.4M 9.6M 9.8M 10.0M Vpp/mv 416 400 368 376 320 288 272 256 224 208 192
(二)带通滤波器数据记录及幅频响应曲线 频率 /MHz 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0 6.5 Vpp/mv 0.4 0.8 0.4 0.6 0.8 0.6 0.8 0.8 1.4 1.1 6.0 4.0 23. 8 频率 /MHz 7.0 7.2 7.4 7.6 7.8 8.0 8.2 8.4 8.6 8.8 9.0 9.2 9.4 Vpp/mv 79. 2 72. 8 66. 4 69. 6 77. 6 90. 4 108. 8 137. 6 183. 2 260 364 442 440 频率/MHz 9.6 9.8 10. 10. 2 10. 4 10. 6 10.8 11.0 11.2 11. 4 11. 6 11. 8 12. Vpp/mv 440 403 378 378 406 468 468 548 548 484 412 356 324 频率/MHz 12. 2 12. 4 12. 6 12. 8 13. 13. 2 13.4 13.6 13.8 14.
通信电路实验报告
实验十一包络检波及同步检波实验 一、实验目的 1、进一步了解调幅波的原理,掌握调幅波的解调方法。 2、掌握二极管峰值包络检波的原理。 3、掌握包络检波器的主要质量指标,检波效率及各种波形失真的现 象,分析产生的原因并思考克服的方法。 4、掌握用集成电路实现同步检波的方法。 二、实验内容 1、完成普通调幅波的解调。 2、观察抑制载波的双边带调幅波的解调。 3、观察普通调幅波解调中的对角切割失真,底部切割失真以及检波 器不加高频滤波时的现象。 三、实验仪器 1、信号源模块 1 块 2、频率计模块 1 块 3、 4 号板 1 块 4、双踪示波器 1 台
5、万用表 1 块 三、实验原理 检波过程就是一个解调过程,它与调制过程正好相反。检波器的作用就是从振幅受调制的高频信号中还原出原调制的信号。还原所得的信号,与高频调幅信号的包络变化规律一致,故又称为包络检波器。假如输入信号就是高频等幅信号,则输出就就是直流电压。这就是检波器的一种特殊情况,在测量仪器中应用比较多。例如某些高频伏特计的探头,就就是采用这种检波原理。 若输入信号就是调幅波,则输出就就是原调制信号。这种情况应用最广泛,如各种连续波工作的调幅接收机的检波器即属此类。从频谱来瞧,检波就就是将调幅信号频谱由高频搬移到低频。检波过程也就是应用非线性器件进行频率变换,首先产生许多新频率,然后通过滤波器,滤除无用频率分量,取出所需要的原调制信号。 常用的检波方法有包络检波与同步检波两种。全载波振幅调制信号的包络直接反映了调制信号的变化规律,可以用二极管包络检波的方法进行解调。而抑制载波的双边带或单边带振幅调制信号的包络不能直接反映调制信号的变化规律,无法用包络检波进行解调,所以采 用同步检波方法。 1、二极管包络检波的工作原理 当输入信号较大(大于0、5伏)时,利用二极管单向导电特性对振幅调
电路原理图设计及Hspice实验报告
电子科技大学成都学院 （微电子技术系） 实验报告书 课程名称：电路原理图设计及Hspice 学号： 姓名： 教师： 年06月15日 实验一基本电路图的Hspice仿真 实验时间：同组人员： 一、实验目的 1.学习用Cadence软件画电路图。 2.用Cadence软件导出所需的电路仿真网表。 3.对反相器电路进行仿真，研究该反相器电路的特点。 二、实验仪器设备 Hspice软件、Cadence软件、服务器、电脑 三、实验原理和内容 激励源：直流源、交流小信号源。 瞬态源：正弦、脉冲、指数、分线段性和单频调频源等几种形式。 分析类型：分析类型语句由定义电路分析类型的描述语句和一些控制语句组成，如直流分析（.OP）、交流小信号分析（.AC）、瞬态分析（.TRAN）等分析语句，以及初始状态设置（.IC）、选择项设置（.OPTIONS）等控制语句。这类语句以一个“.”开头，故也称为点语句。其位置可以在标题语句之间的任何地方，习惯上写在电路描述语句之后。 基本原理：(1)当UI=UIL=0V时，UGS1=0，因此V1管截止，而此时|UGS2|> |UTP|，所以V2导通，且导通内阻很低，所以UO=UOH≈UDD，即输出电平. (2)当UI=UIH=UDD时，UGS1=UDD>UTN，V1导通，而UGS2=0<|UTP|，因此V2截止。此时UO=UOL≈0，即输出为低电平。可见，CMOS反相器实现了逻辑非的功能. 四、实验步骤
1.打开Cadence软件，画出CMOS反相器电路图，导出反相器的HSPICE网表文件。 2.修改网表，仿真出图。 3.修改网表，做电路的瞬态仿真，观察输出变化，观察波形，并做说明。 4.对5个首尾连接的反相器组成的振荡器进行波形仿真。 5.分析仿真结果，得出结论。 五、实验数据 输入输出仿真： 网表： * lab2c - simple inverter .options list node post .model pch pmos .model nch nmos *.tran 200p 20n .dc vin 0 5 1m sweep data=w .print v(1) v(2) .param wp=10u wn=10u .data w wp wn 10u 10u 20u 10u 40u 10u 40u 5u .enddata vcc vcc 0 5 vin in 0 2.5 *pulse .2 4.8 2n 1n 1n 5n 20n cload out 0 .75p m1 vcc in out vcc pch l=1u w=wp m2 out in 0 0 nch l=1u w=wn .alter vcc vcc 0 3 .end 图像： 瞬态仿真： 网表： * lab2c - simple inverter .options list node post .model pch pmos .model nch nmos .tran 200p 20n .print tran v(1) v(2) vcc vcc 0 5 vin in 0 2.5 pulse .2 4.8 2n 1n 1n 5n 20n cload out 0 .75p m1 vcc in out vcc pch l=1u w=20u
东南大学数字电路实验报告(五)
东南大学电工电子实验中心 实验报告 课程名称：数字逻辑电路实验 第五次实验 实验名称：时序逻辑电路设计 院（系）：电气工程专业：电气工程及自动化姓名：学号： 实验室: 104 实验时间：2013年12月13日评定成绩：审阅教师：
一、实验目的 1.掌握时序逻辑电路的一般设计过程； 2.掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求； 3.掌握时序逻辑电路的基本调试方法； 4.熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。 二、实验原理 1.时序逻辑电路的特点（与组合电路的区别）： ——具有记忆功能，任一时刻的输出信号不仅取决于当时的输出信号，而且还取决于电路原来的值，或者说还与以前的输入有关。 2.时序逻辑电路的基本单元——触发器（本实验中只用到D触发器） 触发器实现状态机（流水灯中用到） 3.时序电路中的时钟 1)同步和异步（一般都是同步，但实现一些任意模的计数器时要异步控制时钟端） 2)时钟产生电路（电容的充放电）：在内容3中的32768Hz的方波信号需要自己通过 电路产生，就是用到此原理。 4.常用时序功能块 1)计数器（74161） a)任意进制的同步计数器：异步清零；同步置零；同步置数；级联 b)序列发生器 ——通过与组合逻辑电路配合实现（计数器不必考虑自启动） 2)移位寄存器（74194） a)计数器（一定注意能否自启动） b)序列发生器（还是要注意分析能否自启动） 三、实验内容 1.广告流水灯 a.实验要求 用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。 ①写出设计过程，画出设计的逻辑电路图，按图搭接电路。 ②将单脉冲加到系统时钟端，静态验证实验电路。 ③将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲 CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。 b．实验数据 ①设计电路。 1）问题分析 流水灯的1暗7亮对应8个状态，故可采用3个触发器实现；而且题目要求输出8个信号控制8个灯的亮暗，故可以把3个触发器的输出加到3-8译码器的控制端，对应的8个译码器输出端信号控制8个灯的亮暗。 2）状态转化图如下：
彩灯控制器电路设计报告
西安科技大学高新学院 毕业设计（论文） 题目彩灯控制器电路设计 院（系、部) 机电信息学院 专业及班级电专1202班 姓名张森 指导教师田晓萍 日期 2015年5月28日
摘要 随着微电子技术的发展，人民的生活水平不断提高，人们对周围环境的美化和照明已不仅限于单调的白炽灯，彩灯已成为时尚的潮流。彩灯控制器的实用价值在日常生产实践，日常生活中的作用也日益突出。基于各种器件的彩灯也都出现，单片机因其价格低廉、使用方便、控制简单而成为控制彩灯的主要器件。 目前市场上更多用全硬件电路实现，电路结构复杂，结构单一，一旦制成成品就只能按固定模式，不能根据不同场合，不同时段调节亮度时间，模式和闪烁频率等动态参数，而且一些电路存在芯片过多，电路复杂，功率损耗大，亮灯样式单调缺乏可操作性等缺点，设计一种新型彩灯已迫不及待。 近年来，彩灯对于美化、亮化城市有着不可轻视的重要作用。因此作为城市装饰的彩灯需求量越来越大，对于彩灯的技术和花样也越来越高。目前市场上各种式样的LED彩灯多半是采用全硬件电路实现，存在电路结构复杂、功能单一等局限性，因此有必要对现有的彩灯控制器进行改进。 关键词：LED彩灯；STC-89C52单片机；彩灯控制器。
目录 1前言 (1) 1.1设计目的 (1) 1.2设计要求 (1) 1.3总体方案设计与选择的论证 (2) 2节日彩灯控制器的设计 (4) 2.1核心芯片及主要元件功能介绍 (4) 2.1.1 AT89S52芯片 (4) 表1 (5) 2.1.2 74HC377芯片 (5) 2.1.3 74HC138芯片 (6) 2.2硬件设计 (7) 2.2.1直流电源电路 (7) 2.2.2按键电路 (8) 2.2.3时钟复位电路 (8) 2.2.4 LED显示电路 (9) 2.2.5硬件调试 (9) 2.3软件设计 (10) 3 总结 (15) 3.1实验方案设计的可行性、有效性 (15) 3.2设计内容的实用性 (15) 3.3心得 (16) 附录 (16) 参考文献 (18) 致谢 (19)
通信电路实验报告
第一次实验报告 实验一高频小信号放大器 一、实验目的 1、掌握高频小信号谐振电压放大器的电路组成与基本工作原理。 2、熟悉谐振回路的调谐方法及测试方法。 3、掌握高频谐振放大器处于谐振时各项主要技术指标意义及测试技能。 二、实验内容 （1）单调谐高频小信号放大器仿真
图1.1 单调谐高频小信号放大器（2）双调谐高频小信号放大器
(a) (b) 图1.2 双调谐高频小信号放大器
三、实验结果 （1）单调谐高频小信号放大器仿真 1、仿真电路图 2、根据电路中选频网络参数值，计算该电路的谐振频率ωp。 ωp ==2.94Mrad/s fp 467kHz 由于三极管的电容会对谐振回路造成影响，因此我适当增大了谐振回路 中的电容值（减小电感），ωp的误差减小，仿真中实际fp464kHz 3、通过仿真，观察示波器中的输入输出波形，计算电压增益A v0。
A = = 11.08 db v0 4、利用软件中的波特图仪观察通频带，并计算矩形系数。 f0.7 : 446kHz~481kHz f0.1 : 327kHz~657kHz 矩形系数约为：9.4 5、改变信号源的频率（信号源幅值不变），通过示波器或着万用表测量输 出电压的有效值，计算出输出电压的振幅值，完成下列表，并汇出f~Av 相应的图，根据图粗略计算出通频带。
通频带：446kHz~481kHz 带宽：35kHZ 6、 在电路的输入端加入谐振频率的2、4、6次谐波，通过示波器观察图形， 体会该电路的选频作用。 二次谐波： 加入四次谐波 f 0(KHz ) 65 75 165 265 365 465 1065 1665 2265 2865 3465 4065 U 0(mv) 0.012 9 0.0155 0.0404 0.0858 0.2150 1.274 0.0526 0.0301 0.0216 0.0173 0.0144 0.0126 A V (db) -28.8 9 -27.38 -19.06 -12.60 -4.894 11.43 -16.46 -21.36 -24.22 -26.22 -27.73 -28.93
电子设计大赛常用电路图
错误 ！未定义书签。 图2 L293D 的电机驱动电路 图3 电源稳压电路 图4 降压电路
图3 降压斩波电路原理图 图4 电流检测模块
OS CI ICE_SDA ICE_SCK ICE_EN AV SS1OP I AGC M ICOUT DA C2DA C IOB12IOB11IOB15IOB13SLE EP IOB14VS S IOA12IOA14IOA11IOA10IOA15IOA13I O B 9I O B 10IOA9 I O B 5I O B 8I O B 7V C P I O A 8 V D D H I O A 6I O A 7V S S VS S V D D H VS S V R T A V S S 1 V D D _P I O B 2V C M I O A 3I O B 6I O B 1I O A 1V M I C I O B 0I O A 2M I C P R E S _B I O B 4 I O A 4 I O B 3I O A 0I O A 5VREF2V S S V D D H SPCE061A DA C1M ICN AV SS1VDD VS S VS S VS S OS CO +C29100u C31104 U1 OS C32O 12OS C32I 13XT EST 14VDD 15XICE 16XICECLK 17XICES DA 18VS S 19PV IN 20DA C121DA C222VREF223VS S 24AGC 25OP I 26M ICOUT 27M ICN 28PFUSE 29M I C P 33V C M 34V R T P A D 35V D D 36V M I C 37V S S 38I O A 041I O A 142I O A 243I O A 344I O A 445I O A 546I O A 647I O A 748V S S 49V S S 50V D D H 51V D D H 52I O A 8 53 N C 39N C 40NC 30NC 31NC 32 IOA9 54 IOA1055IOA1156IOA1257IOA1358IOA1459IOA1560XROM T 61VS S 62XS LEEP 63IOB1564IOB1465IOB1366IOB1267IOB1168PV PP 69V D D H 75 I O B 1076I O B 977NC 70NC 71NC 72NC 73NC 74I O B 878I O B 779I O B 680I O B 581I O B 41I O B 32I O B 23N C 82N C 83N C 84I O B 14I O B 05X R E S B 6V D D 7V C P 8V S S 9N C 10N C 11C8104C7104C18104 +C5 100u C28104 + C27100u +C17100u + C4100u V D D _A SPCE061A 芯片引脚电路图 电机驱动电路 图5 电源变换电路图
数字电路与系统设计实验报告
数字电路与系统设计实验报告 学院： 班级： 姓名：
实验一基本逻辑门电路实验 一、实验目的 1、掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。 2、熟悉TTL中、小规模集成电路的外型、管脚和使用方法。 二、实验设备 1、二输入四与非门74LS00 1片 2、二输入四或非门74LS02 1片 3、二输入四异或门74LS86 1片 三、实验内容 1、测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。 2、测试二输入四或非门74LS02一个或非门的输入和输出之间的逻辑关系。 3、测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。 四、实验方法 1、将器件的引脚７与实验台的“地（GND）”连接，将器件的引脚１４与实验台的十5Ｖ连接。 2、用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。 3、将被测器件的输出引脚与实验台上的电平指示灯(LED)连接。指示灯亮表示输出低电平（逻辑为０），指示灯灭表示输出高电平（逻辑为1）。 五、实验过程 1、测试74LS00逻辑关系 （1）接线图（图中Ｋ1、Ｋ2接电平开关输出端，LED0是电平指示灯） （2）真值表 2、测试74LS02逻辑关系
（1）接线图 （2）真值表 3、测试74LS86逻辑关系接线图 （1）接线图 （2）真值表 六、实验结论与体会 实验是要求实践能力的。在做实验的整个过程中，我们首先要学会独立思考，出现问题按照老师所给的步骤逐步检查，一般会检查处问题所在。实在检查不出来，可以请老师和同学帮忙。
实验二逻辑门控制电路实验 一、实验目的 1、掌握基本逻辑门的功能及验证方法。 2、掌握逻辑门多余输入端的处理方法。 3、学习分析基本的逻辑门电路的工作原理。 二、实验设备 1、基于CPLD的数字电路实验系统。 2、计算机。 三、实验内容 1、用与非门和异或门安装给定的电路。 2、检验它的真值表，说明其功能。 四、实验方法 按电路图在Quartus II上搭建电路，编译，下载到实验板上进行验证。 五、实验过程 1、用３个三输入端与非门IC芯片74LS10安装如图所示的电路。 从实验台上的时钟脉冲输出端口选择两个不同频率（约7khz和14khz）的脉冲信号分别加到X0和X1端。对应B和S端数字信号的所有可能组合，观察并画出输出端的波形，并由此得出S和B（及/Ｂ）的功能。 2、实验得真值表
时序逻辑电路实验报告
时序逻辑电路实验报告 一、实验目的 1. 加深理解时序逻辑电路的工作原理。 2. 掌握时序逻辑电路的设计方法。 3. 掌握时序逻辑电路的功能测试方法。 二、实验环境 1、PC机 2、Multisim软件工具 三、实验任务及要求 1、设计要求： 要求设计一个计数器完成1→3→5→7→9→0→2→4→6→8→1→…的循环计数（设初值为1），并用一个数码管显示计数值（时钟脉冲频率为约1Hz）。 2、实验内容： （1）按要求完成上述电路的功能。 （2）验证其功能是否正确。 四、实验设计说明（简述所用器件的逻辑功能，详细说明电路的设计思路和过程） 首先根据题目要求（即要完成1到9的奇数循环然后再0到8的偶数循环）画出真值表，如下图。画出真值表后，根据真值表画出各次态对应的卡诺图，如下图。然后通过化简卡诺图，得到对应的次态的状态方 程；
然后开始选择想要用于实现的该电路的器件，由于老师上课时所用的例题是用jk触发器完成的，我觉得蛮不错的，也就选择了同款的jk触发器；选好器件之后，根据状态方程列出jk触发器的驱动方程。然后根据驱动方程连接好线路图，为了连接方便，我也在纸上预先画好了连接图，以方便照着连接。接下来的工作就是在multisim上根据画好的草图连接器件了，然后再接上需要的显示电路，即可完成。
五、实验电路（画出完整的逻辑电路图和器件接线图）
六、总结调试过程所遇到的问题及解决方法，实验体会 1、设计过程中遇到过哪些问题？是如何解决的？ 在设计过程中最大的问题还是忘记设计的步骤吧，因为老师是提前将实验内容已经例题讲解给我们听的，而我开始实验与上课的时间相隔了不短的时间，导致上课记下来的设计步骤忘得七七八八，不过好在是在腾讯课堂上得网课，有回放，看着回放跟着老师的思路走一遍后，问题也就迎刃而解了，后面的设计也就是将思路步骤走一遍而已，没再遇到什么困难。 2、通过此次时序逻辑电路实验，你对时序逻辑电路的设计是否有更清楚的认识？若没有，请分析原因；若有，请说明在哪些方面更加清楚。 通过这次时序逻辑电路实验，我最大的感触就是实验设计的思路与步骤一定要清晰，思路与步骤的清晰与否真的是造成实验设计是否困难的最重要的因素。清晰的话，做起实验来如同顺水推舟，毫不费力，不清晰的话则如入泥潭，寸步难行。
高频设计性实验及考查任务书
通信电路实验设计性实验及考查任务书 题目一、集成模拟乘法器在通信中的应用设计 1.设计目的：掌握模拟乘法器的功能及应用；综合运用射频通信电路的理论知识，加 强电路设计、仿真和调试能力。 2.设计任务：用集成模拟乘法器MC1496设计其应用电路。 3.设计要求： (1) 进行电路设计、并用multisim进行电路仿真和电路调试。至少实现如下功能： a)单音普通调幅波，调制度可调；双边带调幅波。 b)混频功能 c)二倍频。 d)自行设计其他功能 (仿真时，必须充分仿真电路的各个指标和参数，如静态工作点的影响,温度特性、 频率特性、重要元件对电路的影响、交流分析等等。) (2) 在设计电路的基础上,自行设计实验步骤,测出试验数据和指标,并与仿真数据比较,写出调试碰到的问题和体会 (3)自行设计实现其他功能,要求实用合理. (4)写出实验报告,实验报告必须符合设计(综合)性实验要求,有原理图,设计思想,方案比较或可行性,设计指标仿真与实验的比较等 报告要求 报告包括以下几个部分内容： 1.概述，论述你所做的设计的内容，技术要求，难点或者特色等等 2.给出整体方案，简述优势 3.设计模块电路，给出参数计算和分析，性能指标， 4.给出仿真内容或者实验数据，包括静态工作点的计算，交流分析，功能仿真等等 5.总结 6.参考书目和文章
通信电路实验设计性实验及考查任务书 题目二 .调幅系统实验 1. 设计目的:掌握高频系统设计的概念,掌握调幅发射接收和整机组成原理,加强电路 设计和仿真能力,掌握系统联调的方法,培养解决实际设计问题的能力 1. 任务：设计一调幅发射接收系统 2. 设计要求 (1)进行电路设计、并用multisim进行电路仿真和电路调试。至少实现如下功能： a)自行设计产生载波,发射载波频率任意 b)设计调幅发射和接收模块,并联合仿真。 c)调制信号可以自行产生,也可以用音频信号,, d)发射功率最好在50mW以内。 e)自行设计仿真其它功能 (仿真时，必须充分仿真电路的各个指标和参数，如静态工作点的影响,温度特性、频率特性、重要元件对电路的影响、交流分析等等。) (2) 在设计电路的基础上,自行设计实验步骤,实现发射与接收联调,测出试验数据和 指标,并与仿真数据比较,写出调试碰到的问题和体会 (3)自行设计实现其他功能,要求实用合理. (4)写出实验报告,实验报告必须符合设计(综合)性实验要求,有原理图,设计思想,方 案比较或可行性,设计指标仿真与实验的比较等 报告要求 报告包括以下几个部分内容： 1.概述，论述你所做的设计的内容，技术要求，难点或者特色等等 2.给出整体方案，简述优势 3.设计模块电路，给出参数计算和分析，性能指标， 4.给出仿真内容或者实验数据，包括静态工作点的计算，交流分析，功能仿真等等 5.总结 6.参考书目和文章
电子电工综合实验报告
电工电子综合试验——数字计时器实验报告 学号： 姓名： 学院： 专业：通信工程
目录 一，实验目的及要求 二，设计容简介 四，电路工作原理简述 三，设计电路总体原理框图五，各单元电路原理及逻辑设计 1. 脉冲发生电路 2. 计时电路和显示电路 3. 报时电路 4. 较分电路 六引脚图及真值表
七收获体会及建议 八设计参考资料 一，实验目的及要求 1，掌握常见集成电路实现单元电路的设计过程。 2，了解各单元再次组合新单元的方法。 3，应用所学知识设计可以实现00’00”—59’59”的可整点报时的数字计时器 二，设计容简介： 1，设计实现信号源的单元电路。（ KHz F Hz F Hz F Hz F1 4 , 500 3 , 2 2 , 1 1≈ ≈ ≈ ≈ ） 2，设计实现00’00”—59’59”计时器单元电路。 3，设计实现快速校分单元电路。含防抖动电路（开关k1,频率F2,校分时秒计时器停止）。4，加入任意时刻复位单元电路（开关K2）。 5，设计实现整点报时单元电路（产生59’53”,59’55”,59’57”,三低音频率F3,59’59”一高音频率F4）。 三，设计电路总体原理框图 设计框图： 四，电路工作原理简述 电路由振荡器电路、分频器、计数器、译码器、显示器、校时电路和报时电路组成。振荡器产生的脉冲信号经过十二级分频器作为秒脉冲，秒脉冲送入计数器，计数器通过“时”、“分”、“秒”译码器显示时间，将分秒计时器分开，加入快速校分电路与防抖动电路，并控制秒计
时器停止工作。较分电路实现对“分”上数值的控制，而不受秒十位是否进位的影响，在60进制控制上加入任意时刻复位电路。报时电路通过1kHz或2kHz的信号和要报时的时间信号进行“与”的运算来实现的顶点报时的，通过两个不同频率的脉冲信号使得在不同的时间发出不同的声响。 五，各单元电路原理及逻辑设计 （1）脉冲发生电路 脉冲信号发生电路是危机时期提供技术脉冲，此次实验要求产生1HZ的脉冲信号。用NE555集成电路和CD4040构成。555定时器用来构成多谐振荡器，CD4040产生几种频率为后面电路使用。 实验电路如下（自激多谐振荡电路,周期矩形波发生电路） 震荡周期T=0.695(R1+2*R2)C，其中R1=1KΩ，R2=3KΩ，C=0.047uf，计算T=228.67*10-6 s ，f=4373.4Hz产生的脉冲频率为4KHz,脉冲信号发生电路 和CD4040连接成如图所示的电路，则从Q12输出端可以得到212分频信号F1,即1Hz的信号，Q11可以得到F2即2Hz的信号提供给D触发器CP和校分信号，Q3输出分频信号500Hz，Q2输出1KHz提供给报时电路 二，秒计时电路 应用CD4518及74LS00可以设计该电路，CD4518是异步清零，所以在进行分和秒十位计数的时候，需要进行清零，而在个位计数的时候不需要清零。所以Cr2=2QcQb,Cr4=4Qc4QB。当秒个位为1001时，秒十位要实现进位，此时需要EN2=1Qd，同理分的个位时钟EN3=2Qc，分十位时钟端EN4=3Qd。因此，六十进制计数器逻辑电路如下图所示
实验五时序逻辑电路实验报告
实验五时序逻辑电路（计数器和寄存器）-实验报告一、实验目的 1掌握同步计数器设计方法与测试方法。 2 ?掌握常用中规模集成计数器的逻辑功能和使用方法。 二、实验设备 设备：THHD-2型数字电子计数实验箱、示波器、信号源 器件：74LS163、74LS00、74LS20 等。 三、实验原理和实验电路 1计数器 计数器不仅可用来计数，也可用于分频、定时和数字运算。在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。 2. （1）四位二进制（十六进制）计数器74LS161 （74LS163） 74LS161是同步置数、异步清零的4位二进制加法计数器，其功能表见表。 74LS163是同步置数、同步清零的4位二进制加法计数器。除清零为同步外，其他功能与74LS161相同。二者的外部引脚图也相同，如图所示。 3.集成计数器的应用一一实现任意M进制计数器
Eft CR IK rh th Ih ET 7-I1A C1M /( 制扭环计数 同步清零法器 同步置数法 般情况任意M 进制计数器的结构分为 3类，第一类是由触发器构成的简单计数器。 第 二类是 由集成二进制计数器构成计数器。第三类是由移位寄存器构成的移位寄存型计数器。 第一类，可利用时序逻辑电路的设计方法步骤进行设计。 第二类，当计数器的模 M 较小时用 一片集成计数器即可以实现，当 M 较大时，可通过多片计数器级联实现。两种实现方法：反 馈置数法和反馈清零法。第三类，是由移位寄存器构成的移位寄存型计数器。 4?实验电路： 十进制计数器 1
图74LS161 (74LS163)外部引脚图 四、实验内容及步骤 1 .集成计数器实验 （1）按电路原理图使用中规模集成计数器74LS163和与非门74LS00,连接成一个同步置数或同步清零十进制计数器，并将输出连接至数码管或发光二极管。然后使用单次脉冲作为触发输入，观察数码管或发光二极管的变化，记录得到电路计数过程和状态的转换规律。 （2）根据电路图，首先用D触发器74LS7474构成一个不能自启的六进制扭环形计数器，同样将输出连接至数码管或发光二极管。然后使用单次脉冲作为触发输入，观察数码管或发光二 极管的变化，记录得到电路计数过程和状态的转换规律。注意观察电路是否能自启，若不能自启，则将电路置位有效状态。接下来再用D触发器74LS7474构成一个能自启的六进制扭环 形计数器，重复上述操作。 2?分频实验 依据实验原理图用74LS163及74LS00组成一个具有方波输出的六分频电路。选择适当时钟输入方式及频率（CP接连续波脉冲），用双踪示波器观察并记录时钟与分频输出信号的时序波形。 五、实验结果及数据分析 1 .集成计数实验同步清零和同步置数的十进制加一计数器状态转换过程分别如下所示: 0000 ： 0001 ： 0010 ： 0011 ； 0100 爲00*卄庇爲爲卄yh 六进制扭环形计数器的状态转换过程如下:
RLC串联谐振电路(Multisim仿真实训)
新疆大学 实习（实训）报告 实习（实训）名称: __________ 电工电子实习（EDA __________ 学院: __________________ 专业班级_________________________________ 指导教师______________________ 报告人____________________________ 学号 ______ 时间： 实习主要内容： 1. 运用Multisim仿真软件自行设计一个RLC串联电路，并自选合适的参数。 2. 用调节频率法测量RLC串联谐振电路的谐振频率f 0 ，观测谐振现象。 3. 用波特图示仪观察幅频特性。 4?得出结论并思考本次实验的收获与体会。 主要收获体会与存在的问题: 本次实验用Multisim 仿真软件对RLC串联谐振电路进行分析，设计出了准确的电路模型，也仿真出了正确的结果。通过本次实验加深了自己对RLC振荡电路的理解与应用，更学习熟悉了Multisim 仿真软件，达到了实验的目
的。存在的问题主要表现在一些测量仪器不熟悉，连接时会出现一些错误，但最终都实验成功了。 指导教师意见: 指导教师签字： 年月日 备注: 绪论 Multisim仿真软件的简要介绍 Multisim是In terctive Image Tech no logies公司推出的一个专门用于电子电 路仿真和设计的软件，目前在电路分析、仿真与设计等应用中较为广泛。该软件以图形界面为主，采用菜单栏、工具栏和热键相结合的方式，具有一般Windows 应用软件的界面风格，用户可以根据自己的习惯和熟练程度自如使用。尤其是多种可放置到设计电路中的虚拟仪表，使电路的仿真分析操作更符合工程技术人员的工作习惯。下面主要针对Multisim11.0软件中基本的仿真与分析方法做简单介绍。 EDA就是“ Electronic Design Automation ”的缩写技术已经在电子设计领 域得到广泛应用。发达国家目前已经基本上不存在电子产品的手工设计。一台电子产品的设计过程，从概念的确立，到包括电路原理、PCB版图、单片 机程序、机内结构、FPGA的构建及仿真、外观界面、热稳定分析、电磁兼容分析在内的物理级设计再到PCB钻孔图、自动贴片、焊膏漏印、元器件清 单、总装配图等生产所需资料等等全部在计算机上完成。EDA已经成为集成 电路、印制电路板、电子整机系统设计的主要技术手段。 功能： 1. 直观的图形界面 整个操作界面就像一个电子实验工作台，绘制电路所需的元器件和仿真所需的测试仪器均可直接拖放到屏幕上，轻点鼠标可用导线将它们连接起来，软件仪器的控制面板和操作方式都与实物相似，测量数据、波形和特性曲线如同在真实仪器上看到的；
射频ADS微波HFSS相关 射频电路基础实验教学大纲改
《射频电路基础实验》教学大纲 一、课程名称 射频电路基础实验 Experiment of Basis of RF Circuit 二、学时与学分 32学时；2学分 三、授课对象 电信系四年级本科生 四、先修课程 微波技术基础 五、教学目的 本实验课是一门独立设置实验课，旨在通过课堂的讲解和现场实验操作，使学生了解射频电路设计的基础知识，掌握主要射频器件的基本原理和工作特性及其测试方法，熟悉射频测试仪器矢量网络分析仪和频谱仪的工作原理和使用方法。通过实验，培养学生的实践动手能力，促进对专业理论知识的理解，提高学生的综合技术素质，培养其创新能力。 六、主要内容、基本要求及学时分配 实验一网络分析仪和频谱仪的原理及其使用 主要内容：了解网络分析仪和频谱仪的工作原理及熟悉使用操作方法。 基本要求：了解矢量网络分析仪工作原理，掌握正确的操作步骤，并理解网络分析仪测量的射频电路的S参数的物理意义；了解频谱分析仪的一般功能原理，初步掌握 AT5011频谱分析仪的使用方法，学会使用AT5011频谱分析仪观察简单信号的频 谱特性。 学时分配：4学时 实验二射频电路设计辅助软件ADS的使用方法 主要内容：学习射频电路仿真软件ADS（Advance Design System）的初步使用、构造原理图及仿真的方法。 基本要求：学会使用射频电路仿真软件ADS进行基本射频电路设计与仿真的操作方法。
学时分配：4学时 实验三射频滤波器实验 主要内容：学习射频低通、带通滤波器的工作原理和使用ADS软件设计滤波器的方法，并使用网络分析仪测量射频滤波器的幅频特性参数。 基本要求：掌握微带线低通和带通滤波器的工作原理、设计方法与测量方法。 学时分配：4学时 实验四射频功率分配器实验 主要内容：学习射频功率分配器的工作原理和使用ADS软件设计功率分配器的方法，并使用网络分析仪测量功率分配器的特性参数。 基本要求：掌握射频功率分配器的工作原理、设计方法与测量方法。 学时分配：4学时 实验五GSM可调增益放大器实验 主要内容：学习射频放大器的工作原理和使用ADS软件设计射频放大器的方法，介绍GSM 标准对射频放大器的设计要求以及可调增益放大器的设计方法，并使用网络分析 仪测量已有的GSM可调增益放大器的性能参数。 基本要求：掌握射频放大器的工作原理，并初步掌握射频放大器的设计方法和测量方法，并了解GSM标准的射频放大器的要求以及可调增益放大器的设计方法。 学时分配：4学时 实验六CDMA频段平衡式放大器实验 主要内容：学习射频平衡放大器的工作原理，介绍CDMA－IS95标准对射频放大器的设计要求以及平衡放大器的设计方法，并使用网络分析仪测量已有的CDMA频段平 衡放大器的性能参数。 基本要求：掌握射频平衡放大器的工作原理，并初步掌握射频放大器的设计方法和测量方法，并了解CDMA－IS95标准的射频放大器的要求。 学时分配：4学时 实验七射频PLL锁相环实验 主要内容：学习射频PLL锁相环的工作原理，并利用频谱仪测试射频PLL锁相环的主要性能