用于筛选Wafer中不良Die的测试系统和方法与制作流程
新片WAT测试讲解课件
未来的WAT测试将实现实时反馈和预测性维护，能够在测试过程中及时发现问题并给出解决方案，同时预测可能 出现的故障和风险，提高系统的可靠性和稳定性。
对于新片WAT测试行业的未来展望与思考
新片WAT测试行业的未 来发展前景
随着新技术的发展和新片WAT测试技术的 不断成熟，新片WAT测试行业将迎来更加 广阔的发展空间，未来的发展前景非常乐观 。
1 2
研发专用测试设备
针对特定复杂环境和严苛条件，研发专用测试设 备，以适应各种复杂环境和严苛条件下的测试需 求。
加强与科研机构的合作
与科研机构合作，引入先进的测试技术和方法， 以应对复杂环境和严苛条件下的测试需求。
3
制定应急预案
针对可能出现的意外情况和不可抗力因素，制定 应急预案，确保测试工作能够迅速恢复正常。
高低温试验箱、振动台、恒温恒湿箱 、亮度计、色度计、测试软件等。
测试方法
将手机屏幕放置在高低温试验箱中， 设置温度范围为-20℃~60℃，循环 次数为10次，每次持续2小时。在每 个温度下，测试屏幕的亮度、色度、 对比度等参数，观察是否存在偏差。 在振动台上进行振动测试，模拟手机 在日常使用中可能遇到的振动情况， 检测手机屏幕是否存在损坏或脱落现 象。
WAT测试的发展历程和应用领域
WAT测试最初起源于半导体产业发达的美国，随着半导体技 术的不断发展，WAT测试逐渐成为行业内的标准流程。近年 来，随着中国半导体产业的快速发展，WAT测试在国内的应 用也越来越广泛。
WAT测试主要应用于半导体芯片制造领域，包括集成电路、 模拟电路、数字电路等。随着技术的发展和应用领域的扩展 ，WAT测试也逐渐应用于其他领域，如光电、传感器等半导 体相关产业。
晶圆检测的流程
晶圆检测是半导体制造工艺中非常重要的环节，用于确保晶圆质量和产品可靠性。
以下是晶圆检测的一般流程：1.准备工作：首先，需要准备晶圆检测所需的设备和测试工艺。
这可能包括测试设备、探针卡、测试程序等。
此外，还需要准备相关的测试标准和规范，以作为判断晶圆是否合格的依据。
2.晶圆上机：将待测晶圆安装到测试设备上，通常是使用专用的晶圆探针卡将晶圆与测试设备连接起来。
探针卡上的针脚与晶圆上的测试点相对应，以实现对晶圆上各个区域的测试。
3.电性能测试：对晶圆进行电性能测试，以评估晶体管、寄生电容、电阻等电器特性。
这通常涉及在不同测试点进行电压和电流的测量，并记录相应的电器参数。
4.光性能测试：对晶圆进行光学性能测试，以评估其光学特性。
这可能包括测量晶圆上的光散射、透明度、反射系数等参数。
对于光电器件，还可能需要进行光功率、谱响应等测试。
5.结果分析：对测试数据进行分析和比较，以确定晶圆是否符合规格要求。
通过与标准进行对比，评估晶圆的良品率和缺陷类型。
对于有缺陷的晶圆，可能需要进一步分析其缺陷的位置、大小、形态等信息。
6.结果判定：基于测试数据和分析结果，进行晶圆的结论判定。
通常会根据设定的标准和规范，将晶圆分为合格品、不良品或需进一步验证的品质。
7.记录和报告：对测试结果进行记录和报告，包括测试数据、缺陷分布、结论判定等重要信息。
这有助于跟踪晶圆的质量和缺陷情况，并为日后的制程改进提供参考。
在整个流程中，关键是准确选择合适的测试方法、保证测试设备的稳定性和可靠性，并按照标准和规程进行操作。
只有经过细致和全面的检测，才能确保生产出质量可靠的晶圆和半导体产品。
封装测试流程
封装测试流程
封装测试流程，通常包括以下几个主要步骤：
1. 晶圆准备。
晶圆经过一系列处理，包括表面贴膜、背面研磨和抛光、背面贴膜、表面去膜、烘烤等。
2. 切割和检查。
晶圆被切割成小的晶片（Die），并进行检查，以去除残次品。
3. 芯片贴装。
将切割好的晶片用胶水贴装到相应的基板（引线框架）上。
4. 键合。
使用超细的金属（如金、锡、铜、铝）导线或者导电性树脂将晶片的接合焊盘（Bond Pad）连接到基板的相应引脚（Lead），构成所要求的电路。
5. 塑封。
用塑料外壳将独立的晶片加以封装保护，以防止外部物理、化学等环境因素的影响。
6. 后固化。
对塑封后的产品进行后固化处理，以增强其稳定性和可靠性。
7. 去飞边和电镀。
去除塑封后多余的边角料，并对引脚进行电镀处理，提高其导电性能和可焊接性。
8. 切片成型和检查。
对产品进行切片成型，并进行残次品检查。
9. 终测。
对封装完成后的产品进行功能和性能测试，以确保其满足设计要求。
10. 包装出货。
通过一系列包装和质量控制检查后，产品准备出货。
这个流程涵盖了从晶圆的准备到最终产品的包装和出货的整个过程，确保了半导体器件的质量和性能。
Wafer制程及IC封装制程
晶棒
图片来源：中德公司
IC封装制程
1 2 3
IC封装目的 现有的IC封装型式 IC封装流程
IC封装制程
一、IC封装的目的
• 保护IC • 热的去除 • 讯号传输 • 增加机械性质与可携带性
IC封装制程
二、现有的IC封装型式(1)
IC封装制程
二、现有的IC封装型式(2)
WLCSP封装
投入研三菱电子等。
Tin-Lead：铅锡合金。Tin占85%，Lead占 15%，由于不符合Rohs，目前基本被淘汰
成型
去胶 去纬 去框 成型
（1）去胶（Dejuck）：是 指利用机械磨具将脚间的 费胶去除。即利用冲压的 刀具（Punch）去除介于胶 体（Package）与Dam Bar 之间的多余的溢胶。
成型
（2）去纬（Trimming）：是 指利用机械磨具将脚间金属连 杆切除。 （3）去框（Singulation）： 是指将已完成印章制程之 Lead Frame以冲模的方式将 Tie Bar切除，使Package与 Lead Frame分开，以方便下一 个制程作业。
Wafer制程及IC封装制程
报告人：Wendy
报告内容
前言
Wafer 制程 IC封装制程
前言
IC制程
前道工序 （1）晶圆片制造 （2）晶圆制造
后道工序
（1）晶圆测试 （2）IC芯片封装 及测试
Wafer制程
一、晶圆片制造
1 step
product
硅晶棒
2 step
晶圆片
4 step
切片
3 step
切筋成型
切筋(Trim)：把塑封后的框架状态的制品分割成一个一个的IC 成型(Form)：对Trim后的IC产品进行引脚成型，达到工艺需要求的形 状,放置进Tube或者Tray盘中；
WAT测量项目以及测试方法
2. Field Device
WAT Item Name(以Poly Nfield为例) : VtNfpS (field Vt) IleakNfpS VptNfpS (punchthrough Vt)
Item name
Method of measurement
Vt Ileak Vpt
Vd=1.1Vdd, sweep Vg from 0V to Vgstop(<3Vdd),measure Id, Vt=Vg@Id=10nA/um Vg=Vd=1.1Vdd, measure Id, Ileak=Id/Width
1. MOS Device
以 NMOS 为例：
Item name
Method of measurement
Ids
Vd=Vg=Vdd, Vs=Vb=0, measure Id, Ids=Id/Width
Vt0 Vt1 Isub Ioff
Vd=0.1V, Vs=Vb=0, sweep Vg from 0V to 3V, use maximum slope method,Vt0=Xintercept –1/2*Vd Vd=0.1V, Vs=Vb=0, sweep Vg from 0V to 2V,measure Id,Vt1=Vg@Id=0.1uA*Width/Length
Vg=GND, Vb=Vdd, apply a 0.03V AC signal to measure Cox value, Tox=(εo *εox *Area)/Cox
Vb=0, sweep Vg from 0V to Vgstop(<3Vdd), measure Ig, Bv=Vg@Ig=100pA/um2
HfeNpn
BvNpn
半导体检验与测试管理流程
半导体检验与测试管理流程半导体检验与测试管理流程主要包括以下几个步骤：一、规划与设计在产品开发的初始阶段，就需要对检验与测试流程进行规划和设计。
这包括明确产品的规格和性能要求，确定需要检测的关键参数和指标。
同时，要根据产品的特点和生产工艺，选择合适的检验与测试方法和设备。
例如，对于芯片的电学性能测试，可能需要用到高精度的测试仪器，如半导体参数分析仪；对于芯片的外观检测，则可能需要使用高分辨率的光学显微镜。
二、原材料检验半导体的生产离不开各种原材料，如硅晶圆、光刻胶、化学试剂等。
在原材料入库前，必须进行严格的检验，以确保其质量符合生产要求。
这包括对原材料的纯度、杂质含量、物理特性等方面进行检测。
对于不合格的原材料，要及时退货或进行处理，防止其进入生产环节，影响最终产品的质量。
三、生产过程中的检验与测试在半导体的生产过程中，需要进行多次的检验与测试，以监控生产工艺的稳定性和产品的质量。
例如，在光刻工艺中，需要对光刻图形的精度和对准度进行检测；在蚀刻工艺中，需要对蚀刻的深度和均匀性进行测量。
这些中间环节的检验与测试结果，可以及时发现生产中的问题，便于采取措施进行调整和改进，从而保证产品的一致性和可靠性。
四、成品检验当半导体产品完成生产后，要进行全面的成品检验。
这包括对产品的功能性能、电学参数、可靠性等方面进行测试。
功能性能测试主要是验证芯片是否能够按照设计要求正常工作，如逻辑运算、存储功能等；电学参数测试则包括对电阻、电容、电压、电流等参数的测量；可靠性测试则是评估产品在不同环境条件下的稳定性和使用寿命，如高温、低温、湿度、振动等。
五、数据分析与处理在检验与测试过程中，会产生大量的数据。
对这些数据进行有效的分析和处理，可以帮助我们了解产品的质量状况，发现潜在的问题，并为生产工艺的优化提供依据。
数据分析可以采用统计分析方法，如均值、标准差、控制图等，以评估数据的分布和趋势。
对于异常数据，要进行深入的分析和追溯，找出问题的根源。
简述晶圆测试流程
简述晶圆测试流程
晶圆测试流程主要包括以下步骤：
1. 准备阶段：配置并校准测试设备，制作或安装适合的测试卡（探针卡），编写或导入测试程序。
2. 探针接触：将待测晶圆放置在探针台上，通过探针卡上的微细探针与晶圆上的每个芯片焊盘精确接触，建立电气连接。
3. 功能及参数测试：执行直流（DC）参数测试，如阈值电压、漏电流等；以及交流（AC）特性测试，如增益、频率响应等，以验证芯片功能是否正常。
4. 缺陷检测：进行电性缺陷扫描和故障分析，定位潜在问题区域。
5. 数据记录与统计：收集测试数据，生成晶圆地图，标识出良品与不良品的位置，并统计整体良率。
6. 后续处理：依据测试结果对合格芯片进行后续封装加工，不合格芯片则根据情况予以标记或废弃。
lead-TYPE作业流程
碾压轮
刀片
纯水
机器 设备
WAFER
SHEET纸
2021/4/6 DS目的：依各种的晶片寸法要求，切割晶圆，并保持晶片表面的清洁。
铝圈
DS前
DS后
引伸后
4
具体内容
4、 DB焊片（制造一课）
材料
PF材料
Lead Frame
流程
Die Bond 后工程 WIRE Bond
【焊片】
【焊线】
设备
Lead Frame DIE
11
11、 A-TEST（制造三课） 工具
触子
流程
离子吹风机
A-TEST
后工程
振动盘产品放置
B-TEST
设备
振动盘
分类PIN
2021/4/6
12
A-TEST目的：切断后的单体素子,经测定机测定后将其分为良品与不良品,良品依其特性排序做分类.
12、 B-TEST（QA）
流程
程式卡输入
产品拔取
B-TEST
LEAD TYPE各课作业流程
WAFER受入檢查
一课
WAFER外 观检查
DS 【切割】
Die Bond 【焊片】
WIRE Bond 【焊线】
二课 三课
MOLD 【模压】
CUT 【切断】
WIRE 形状检查
A-TEST
B-TEST
印刷
半田
干燥
捆包
一般捆包 TAP捆包 FOR捆包
QA
2021/4/6
C-TEST
RANK 所占率
LABLE内容说明
2
2、WAFER外观检查（制造一课）
材料
流程
BGA不良简易分析流程
BGA不良简易分析流程BGA（Ball Grid Array）是一种封装技术，常用于集成电路芯片的封装。
由于BGA封装结构简洁，IO密度大，散热性好等优点，因此在电子产品中被广泛应用。
然而，BGA封装也存在一些常见的不良问题，如焊接不良、开短路、断路等。
对于这些不良问题，需要进行简易的分析和排查，以确保产品质量和性能。
1.收集信息：首先，当出现BGA封装不良问题时，需要及时收集相关信息，包括产品型号、生产批次、制造商、封装工艺参数等信息。
同时，需要记录不良现象的详细描述，如焊接不良、开短路、断路等。
2.外观检查：进行外观检查是最简单的方法之一，通过肉眼观察BGA封装的外观，检查是否有焊接异物、焊接斑点、断裂等问题。
同时，还需要检查BGA封装的边缘是否有凹陷、歪斜等情况。
3.焊点检查：焊点是BGA封装的关键部分，常常是出现问题的地方。
可以利用显微镜或放大镜对焊点进行检查，查看焊点是否存在氧化、异常形状、焊料不足等情况。
4.焊接测试：采用适当的设备进行焊接测试，检验焊点是否连接良好。
可以使用万用表进行连通性测试，检查焊点之间是否有开路、短路等问题。
5.X射线检测：X射线检测是一种非破坏性检测方法，可以用于检查BGA封装内部焊点连接情况。
通过X射线检测，可以清晰地观察到BGA封装的内部结构，判断是否存在焊接不良、虚焊等情况。
6.热剥离测试：热剥离测试是一种常用的测试方法，可以用于检测焊点的牢固性。
通过施加一定的温度和力量，检验焊点是否能够承受外部应力，以及焊点连接是否牢固。
7.功能测试：最后，进行功能测试是必不可少的步骤。
将产品连接到相应的测试设备，检查其性能是否正常，包括通信功能、信号传输等。
通过以上简易的BGA不良分析流程，可以有效地排查BGA封装中的不良问题，并及时进行修复和改进，确保产品的质量和性能。
同时，也可以提高生产效率，减少资源浪费，提升企业的竞争力。
芯片中的CP测试是什么
芯片中的CP一般指的是CP测试，也就是晶圆测试(Chip Probing)。
一、CP测试是什么CP测试在整个芯片制作流程中处于晶圆制造和封装之间，测试对象是针对整片晶圆(Wafer)中的每一个Die，目的是确保整片(Wafer)中的每一个Die都能基本满足器件的特征或者设计规格书，通常包括电压、电流、时序和功能的验证。
CP测试的具体操作是在晶圆制作完成之后，成千上万的裸DIE(未封装的芯片)规则的分布满整个Wafer。
由于尚未进行划片封装，只需要将这些裸露在外的芯片管脚，通过探针(Probe)与测试机台(Tester)连接，进行芯片测试就是CP测试。
图1 CP Test在芯片产业价值链上的位置二、为什么要做CP测试因为通常在芯片封装阶段时，有些管脚会被封装在芯片内部，导致有些功能无法在封装后进行测试，因此Wafer中进行CP测试最为合适。
图2 Wafer上规则的排列着DIE而且Wafer制作完成之后，由于工艺偏差、设备故障等原因引起的制造缺陷，分布在Wafer上的裸DIE中会有一定量的残次品。
CP测试的目的就是在封装前将这些残次品找出来(Wafer Sort)，同时还可以避免被封装后无法测试芯片性能，优化生产流程，简化步骤，同时提高出厂的良品率，缩减后续封装测试的成本。
另外，有些公司会根据CP测试的结果，将芯片划分等级，将这些产品投入不同的市场，购买者需要注意这一点。
三、测试内容有哪些1、SCANSCAN用于检测芯片逻辑功能是否正确。
DFT设计时，先使用DesignCompiler插入ScanChain，再利用ATPG(Automatic Test Pattern Generation)自动生成SCAN测试向量。
SCAN测试时，先进入Scan Shift模式，ATE将pattern加载到寄存器上，再通过Scan Capture模式，将结果捕捉。
再进入下次Shift模式时，将结果输出到ATE进行比较。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
本申请涉及一种用于筛选Wafer中不良Die的测试系统、方法、计算机设备及存储介质，其中该系统包括：测试主机、传输卡、多个测试卡以及探针卡；其中，所述测试主机通过串口与传输卡通讯用于获取每个测试卡上每个测试通道的测试结果；所述传输卡用于给所述多个测试卡供电，所述多个测试卡与所述测试主机是通过传输卡的串口进行通讯；所述测试卡都可以用于测试多个通道，每个通道上的信号以及电源都是通过所述探针卡连接到对应待测试的Wafer。
本技术中的测试系统以及方法可以直接应用于自动化平台上，并且能实现多个通道的自动测试，可以有效地提升测试效率。
技术要求1.一种用于筛选Wafer中不良Die的测试系统，其特征在于，所述系统包括：测试主机、传输卡、多个测试卡以及探针卡；其中，所述测试主机通过串口与传输卡通讯用于获取每个测试卡上每个测试通道的测试结果；所述传输卡用于给所述多个测试卡供电，所述多个测试卡与所述测试主机是通过传输卡的串口进行通讯；所述测试卡都可以用于测试多个通道，每个通道上的信号以及电源都是通过所述探针卡连接到对应待测试的Wafer。
2.根据权利要求1所述的用于筛选Wafer中不良Die的测试系统，其特征在于，所述传输卡与所述多个测试卡之间的信号以及供电链接需要在所述探针卡上实现，且所述传输卡与所述多个测试卡使用的连接器规格相同。
3.根据权利要求2所述的用于筛选Wafer中不良Die的测试系统，其特征在于，所述测试卡的数量为4张。
4.根据权利要求3所述的用于筛选Wafer中不良Die的测试系统，其特征在于，所述传输卡内设有传输子系统；其中，所述传输子系统中单片机的GPIO用于控制4个开关的电源；所述传输子系统中单片机的1个UART通过一个1选4路芯片来控制4个测试卡。
5.根据权利要求4所述的用于筛选Wafer中不良Die的测试系统，其特征在于，所述测试卡内设有测试子系统；其中，所述测试子系统中信号切换模块用于信号开关切换；电源开关控制模块用于电源开关的控制以及电流测量；所述信号切换模块与所述电源开关控制模块均由系统芯片控制。
6.一种应用于如权利要求1-5任一项所述测试系统的用于筛选Wafer中不良Die的测试方法，其特征在于，所述方法包括：在测试电脑上打开测试软件；对测试卡和传输卡上电，并加载对应的固件程序；从服务器下载Wafer Map，检查Wafer Map后安装Wafer和Probe；读取产品信息检查原厂坏块，并进行电流检测、时间检测以及误码率检测；擦除所有数据恢复原始状态；确定最后的Wafer坐标，每当测完一组多个Die后，Probe需要移动到下一个待测位置直到Wafer上所有的Die都测试完成；对测试卡和传输卡下电，测试卡上测试的结果会通过串口通讯实时传给测试软件，测试软件统计最终的测试结果，测试结果将显示在测试界面上。
7.根据权利要求6所述的用于筛选Wafer中不良Die的测试方法，其特征在于，所述从服务器下载Wafer Map，检查Wafer Map后安装Wafer和Probe的步骤包括：从服务器下载Wafer Map，确定需要测试的Die；其中，Wafer Map显示了一片Wafer上所有Die的位置坐标和好坏分类；对于需要测试Die，测试软件通过串口发送指令给单片机程序，单片机的GPIO控制选通芯片对需要测试Die进行信号连接；对于不需要测试的Die，不进行信号连接；控制Wafer机台上料一片Wafer，控制Probe下压到对应的测试位置。
8.根据权利要求6所述的用于筛选Wafer中不良Die的测试方法，其特征在于，所述读取产品信息检查原厂坏块，并进行电流检测、时间检测以及误码率检测的步骤包括：读取产品的识别码等基本信息，检查基本功能是否正常；检查原厂坏块，读取产品的坏块数量并计算坏块容量；分别在产品进行擦除、读数据、写数据操作及待机状态下，检测电流的大小是否超过正常的标准；选取产品特定的块，分别在产品进行擦除、读数据及写数据操作下，检查完成操作的时间并判断是否超过正常标准；选取产品特定的块，进行写数据和读数据操作，通过读的数据与写的数据比对，检查单位大小内的数据错误个数。
9.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求6至8中任一项所述方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求6至8中任一项所述的方法的步骤。
技术说明书用于筛选Wafer中不良Die的测试系统和方法技术领域本技术涉及固态硬盘技术领域，特别是涉及一种用于筛选Wafer中不良Die的测试系统、方法、计算机设备和存储介质。
背景技术目前，Wafer又称为晶圆是指硅半导体集成电路制作所用的硅晶片，由于其形状为圆形，故称为晶圆；在硅晶片上可加工制作成各种电路元件结构，而成为有特定电性功能的集成电路产品。
Wafer在公司用量最大、应用广，购买过来的Wafer如果可以对其进行测试筛选出不良，可以提升成品的良率，也可以节约成本，缩短制造和测试周期。
在传统技术中，市面上已有很多手动测试Wafer的工具，但是这种手动进行测试的效率很低，没有办法满足实际生产的需要。
技术内容基于此，有必要针对上述技术问题，提供一种可以实现提升测试效率的用于筛选Wafer中不良Die的测试系统、方法、计算机设备和存储介质。
一种用于筛选Wafer中不良Die的测试系统，其特征在于，所述系统包括：测试主机、传输卡、多个测试卡以及探针卡；其中，所述测试主机通过串口与传输卡通讯用于获取每个测试卡上每个测试通道的测试结果；所述传输卡用于给所述多个测试卡供电，所述多个测试卡与所述测试主机是通过传输卡的串口进行通讯；所述测试卡都可以用于测试多个通道，每个通道上的信号以及电源都是通过所述探针卡连接到对应待测试的Wafer。
在其中一个实施例中，所述传输卡与所述多个测试卡之间的信号以及供电链接需要在所述探针卡上实现，且所述传输卡与所述多个测试卡使用的连接器规格相同。
在其中一个实施例中，所述测试卡的数量为4张。
在其中一个实施例中，所述传输卡内设有传输子系统；其中，所述传输子系统中单片机的GPIO用于控制4个开关的电源；所述传输子系统中单片机的1个UART通过一个1选4路芯片来控制4个测试卡。
在其中一个实施例中，所述测试卡内设有测试子系统；其中，所述测试子系统中信号切换模块用于信号开关切换；电源开关控制模块用于电源开关的控制以及电流测量；所述信号切换模块与所述电源开关控制模块均由系统芯片控制。
一种应用于如上述任一项所述测试系统的用于筛选Wafer中不良Die的测试方法，所述方法包括：在测试电脑上打开测试软件；对测试卡和传输卡上电，并加载对应的固件程序；从服务器下载Wafer Map，检查Wafer Map后安装Wafer和Probe；读取产品信息检查原厂坏块，并进行电流检测、时间检测以及误码率检测；擦除所有数据恢复原始状态；确定最后的Wafer坐标，每当测完一组多个Die后，Probe需要移动到下一个待测位置直到Wafer上所有的Die都测试完成；对测试卡和传输卡下电，测试卡上测试的结果会通过串口通讯实时传给测试软件，测试软件统计最终的测试结果，测试结果将显示在测试界面上。
在其中一个实施例中，所述从服务器下载Wafer Map，检查Wafer Map后安装Wafer和Probe 的步骤包括：从服务器下载Wafer Map，确定需要测试的Die；其中，Wafer Map显示了一片Wafer上所有Die的位置坐标和好坏分类；对于需要测试Die，测试软件通过串口发送指令给单片机程序，单片机的GPIO控制选通芯片对需要测试Die进行信号连接；对于不需要测试的Die，不进行信号连接；控制Wafer机台上料一片Wafer，控制Probe下压到对应的测试位置。
在其中一个实施例中，所述读取产品信息检查原厂坏块，并进行电流检测、时间检测以及误码率检测的步骤包括：读取产品的识别码等基本信息，检查基本功能是否正常；检查原厂坏块，读取产品的坏块数量并计算坏块容量；分别在产品进行擦除、读数据、写数据操作及待机状态下，检测电流的大小是否超过正常的标准；选取产品特定的块，分别在产品进行擦除、读数据及写数据操作下，检查完成操作的时间并判断是否超过正常标准；选取产品特定的块，进行写数据和读数据操作，通过读的数据与写的数据比对，检查单位大小内的数据错误个数。
一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述任意一项方法的步骤。
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任意一项方法的步骤。
上述用于筛选Wafer中不良Die的测试系统、方法、计算机设备及存储介质，该测试系统以及方法可以直接应用于自动化平台上，并且能实现多个通道的自动测试，可以有效地提升测试效率。
此外，本技术除了不仅可以进行open/short测试来筛选不良的Die，还可以完成正常的读写和擦除的操作，并且该方案设计支持不同厂家的Wafer，具有广阔的市场应用前景。
附图说明图1为一个实施例中用于筛选Wafer中不良Die的测试系统的结构框图；图2为一个实施例中用于筛选Wafer中不良Die的测试系统的硬件构架图；图3为一个实施例中用于筛选Wafer中不良Die的测试系统的连接框图；图4为一个实施例中Transfer Card子系统的连接框图；图5为一个实施例中Tester Card子系统的连接框图；图6为一个实施例中用于筛选Wafer中不良Die的测试方法的流程示意图；图7为另一个实施例中用于筛选Wafer中不良Die的测试方法的流程示意图；图8为再一个实施例中用于筛选Wafer中不良Die的测试方法的流程示意图；图9为一个实施例中用于筛选Wafer中不良Die的测试方法的软件构架图；图10为一个实施例中用于筛选Wafer中不良Die的测试方法的软件流程图；图11为一个实施例中计算机设备的内部结构图。
具体实施方式为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在一个实施例中，如图1所示，提供了一种用于筛选Wafer中不良Die的测试系统100：测试主机110、传输卡120、多个测试卡130以及探针卡140；其中，测试主机110通过串口与传输卡120通讯用于获取每个测试卡130上每个测试通道的测试结果；传输卡120用于给多个测试卡130供电，多个测试卡130与测试主机110是通过传输卡120的串口进行通讯；测试卡130都可以用于测试多个通道，每个通道上的信号以及电源都是通过探针卡140连接到对应待测试的Wafer。