基于FPGA的PROFIBUS_DP从站链路层控制器IP核的设计

合集下载

基于FPGA的USB接口IP核设计

基于FPGA的USB接口IP核设计USB(通用串行总线)作为一种外设连接技术，是计算机外设连接技术的重大变革，USB具有速度快、通用性好、扩展性强、功耗低、稳定、易开发等众多优点，在实践中获得了广泛的应用，逐步成为PC机的一种标准接口。

USB接口控制芯片是实现USB设备与主机建立通信所必须的芯片，目前国内的USB开发者所采用的芯片都是由国外的芯片商所提供，如Cypress、NEC、Motorola等大的IC设计公司，价格较贵。

由于USB的广泛应用，国内外众多科研机构和集成电路设计公司都把目光投向USB这项具有广阔市场前景的技术。

USB内核(USB Core)是USB接口控制芯片的关键模块，设计一个稳定、高速的USB内核更是芯片成功推向市场的前提。

1 USB通信原理USB通信逻辑上分成了3层：信号层、协议层和数据层。

信号层用来实现在USB 设备和主机的物理连接之间传输位信息流的信息。

逻辑层用来实现在USB设备和USB主机端的协议软件之间传输包字节流的信息，它们在信号层被编码成NRZI位信息后传送出去。

数据传输层用来实现在USB主机端的客户端驱动程序和设备端的功能接口之间传输有一定意义的信息，这些信息在协议层被打包成包格式。

1．1 传输的基本单元包(Packet)是USB系统中信息传输的基本单元。

结构，如图1所示，根据USB 规范，包的类型有：令牌包、数据包、握手包和专用包。

USB总线操作(通讯过程)都可以归结为3种包的传输：令牌包、数据包和应答包。

任何操作都是从主机开始的，主机以预先排好的时序，发出一个描述操作类型、方向、外设地址以及端点号，称之为令牌包Foken Packet。

然后由在令牌中指定的数据发送者发出一个数据包Data Packet或者报告它没有数据可以传输。

而数据的目的地一般要以一个应答包Handshake Packet做出响应表明传输是否成功。

1．2 事务处理事务处理(Transaction)是指USB总线上数据信息的一次接收或发送的处理过程。

(完整)PROFIBUS网络的DP主站与DP从站

PROFIBUS网络的DP主站与DP从站PROFIBUS网络的硬件由主站、从站、网络部件和网络组态与诊断工具组成。

网络部件包括通信媒体（电缆)，总线连接器、中继器、耦合器；以及用于连接串行通信、以太网、AS-i、EIB等网络系统的网络转接器。

PROFIBUS — DP设备可以分为3种不同类型的站。

（1)1类DP主站1类DP主站（DPM1）是系统的中央控制器，DPM1在预定的周期内与DP从站循环地交换信息,并对总线通信进行控制和管理.DPM1可以发送参数给DP从站，读取从站的诊断信息，用全局控制命令将它的运行状态告知给各从站.此外，还可以将控制命令发送给个别从站或从站组，以实现输出数据和输入数据的同步。

下列设备可以作1类DP主站：1)集成了DP接口的plc，例如CPU 315 —2DP、CPU 313C -2DP 等。

2） CPU和支持DP主站功能的通信处理器(CP）.3）插有PROFIBUS网卡的PC，例如WinAC控制器.可以用软件功能选择PC作1类主站或是作编程监控的2类主站，可以使用CP 5511、CP 5611和CP 5613等网卡.4)连接工业以太网和PROFIBUS — DP的IE/PB链接器模块。

5) ET 200S/ET 200X的主站模块。

(2）2类DP主站2类DP主站（DPM2）是DP网络中的编程、诊断和管理设备。

PC 和操作员面板/触摸屏（ OP/TP)可以作2类主站。

DPM2除了具有1类主站的功能外,在与1类DP主站进行数据通信的同时，可以读取DP从站的输入/输出数据和当前的组态数据，可以给DP从站分配新的总线地址.(3） DP从站DP从站是采集输入信息和发送输出信息的外围设备，只与它的DP 主站交换用户数据，向主站报告本地诊断中断和过程中断:支持DPV1的非智能DP从站称为“标准"从站，它没有CPU模块,通过接口模块（IM）与DP主站通信。

ET 200是用得最多的标准DP从站，它们按主站的指令驱动I/O，并将I/O输入及故障诊断等信息返回给主站。

基于FPGA的通用卷积层IP核设计

基于FPGA的通用卷积层IP核设计作者：安国臣袁宏拓韩秀璐王晓君侯雨佳来源：《河北科技大学学报》2021年第03期摘要：针对目前卷积神经网络在小型化、并行化过程中遇到的计算速度不够、可移植性差的问题，根据卷积神经网络和FPGA器件的特点，提出了一种利用VHDL语言参数化高速通用卷积层IP核的设计方法。

利用卷积层的计算方式，将卷积核心设计为全并行化、流水线的计算模块，通过在卷积核心的每一行连接FIFO的方式改善数据流入的方式，减少地址跳转的操作，并加入控制核心使其可以随图像和卷积窗口大小调整卷积层参数，生成不同的卷积层，最后将卷积层与AXIS协议结合并封装成IP核。

结果表明，在50 MHz的工作频率下，使用2×2大小的卷积核对100×100的图像进行卷积计算，各项资源利用率不超过1%，耗时204 μs，计算速度理论上可以达到最高5 MF/s。

因此，设计方案在增加卷积模块可移植性的同时又保证了计算速度，为卷积神经网络在小型化器件上的实现提供了一种可行的方法。

关键词：集成电路技术;卷积神经网络;FPGA;卷积层;设计参数化中图分类号：TP274;TP391 文献标识码：Adoi：10.7535/hbkd.2021yx03005Design of universal convolutional layer IP core based on FPGAAN Guochen1， YUAN Hongtuo1， HAN Xiulu1， WANG Xiaojun1， HOU Yujia2（1.School of Information Science and Engineering，Hebei University of Science and Technology，Shijiazhuang，Hebei 050018，China;2.Shijiazhuang Foreign Education Group，Shijiazhuang，Hebei050022，China）Abstract：Aiming at the problems of insufficient computing speed and poor portability in the miniaturization and parallelization of convolutional neural network，this paper proposes a design of high-speed universal convolutional layer IP core using VHDL language based on the characteristics of convolutional neural network and FPGA yer based on convolution calculation，convolution core design is put forward for the parallel calculation and pipeline module，through each line in the convolution of the core connect to FIFO to improve the data flow，reduce the operating address jump，and join the control core to make it can adjust the convolution with images and convolution window size to layer parameters，generate different convolution layer，finally，the convolution layer is combined with the AXIS protocol and encapsulated into IP core.Under the working frequency of 50 MHz，the convolution calculation of 100×100 images with 2×2 convolution check is carried out.The utilization rate of each resource is less than 1%，and the time is 204 μs.The theoretical calculation speed can reach the maximum of 5 MF/s.The IP core structure of the convolutional layer not only increases the portability of the convolutional module，but also ensures the computing speed，which provides a feasible implementation method for the implementation of convolutional neural network on miniaturized devices.Keywords：integrated circuit technology;convolutional neural network;FPGA;convolution layer;design parameterization隨着深度学习研究的发展，卷积神经网络在语音识别[1]、图像理解[2]、目标跟踪[3-4]等领域发挥着重要作用。

FPGA和ARM的Profibus-DP主站通信平台设计

ＰｒｉｓＤＰｏｔｏｌｉｎａｙｅｎｄｈｅｔｋｅａｓｉｒｔｏｌｓｄｉｃｓｄＴｈｅｍａｔｒｓａｉｎｏｍｍｕｃｔｏｎｐａｆｒｉｓｇｎｅ．ｏｆｂｕＰｒｏｃｓａｌｚｄａｔｏｎｐｓｎｇｐｏｏｃｉｓｕｓｅ．ｓｅｔｔｏｃｎｉａｉｌｌｏｍｓｄｅｉｄ
信协议，点是令牌轮转协议；出了该主站通信平台的系统构建。该通信平台可以独立实现Ｐｏｉｕ～重给ｒｆｓＤＰ主站（ｂ１类）
与其他主站（１类和２类）令牌传递的主主通信功能，及其与从站的主从通信功能。的以关键词：Ｐｏｉｕ — Ｐ；主站；令牌传递；ＦＧＡ；ＡＲＭｒｆｓＤｂＰ中图分类号：ＴＰ９．２３５文献标识码：Ａ
ＦＧＡ和ＡＲＭ的Ｐｏｉｕ－ＰｒｆｂｓＤＰ主站通信平台设计
孙倩华。庆丰，继强满夏
（京航卒航天大学机械工程及自动化学院，北京１０９）北０ｌ１
摘要：提出一个使用ＦＧＡ和ＡＲＭ微控制器实现Ｐｏｉｕ — ＰｒｆｓＤＰ主站（ｂ１类）信平台的解决方案；析了ＰｏｉｕＰ通通解ｒｆｓＤｈ
引言
ＰｏｉｕｒｆｓＤＰ是由西门子公司推的一种开放式现场ｂ总线标准，于现场级分布式自动化外没之间的高速数据用

基于ARM与FPGA的PROFIBUS-DP智能主站设计与实现

基于ARM与FPGA的PROFIBUS-DP智能主站设计与实现李丽娜;郝莉
【期刊名称】《中国仪器仪表》
【年(卷),期】2011(0)S1
【摘要】针对PROFIBUS现场总线发展现状,介绍了几种实现PROFIBUS-DP主站的可行方案,主要阐述基于ARM与FPGA的DP主站实现,完成相应的硬件设计和软件设计,并在文中给出主要的硬件结构图和程序流程图。

【总页数】4页(P80-83)
【关键词】PROFIBUS-DP主站;ARM与FPGA;从站状态机
【作者】李丽娜;郝莉
【作者单位】北京和利时系统工程有限公司
【正文语种】中文
【中图分类】TH7
【相关文献】
1.基于ARM+FPGA的EtherCAT主站设计及实现 [J], 徐健;唐小琦;宋宝
2.FPGA和ARM的Profibus-DP主站通信平台设计 [J], 孙倩华;满庆丰;夏继强
3.基于ARM的PROFIBUS-DP智能主站设计与研究 [J], 杨博;雷振伍;刘大千
4.基于ARM的PROFIBUS-DP智能主站设计 [J], 刘经宇;方彦军
5.基于VxWorks+ARM9的PROFIBUS-DP冗余主站的设计 [J], 胡明华;蒋济友;夏继强;满庆丰
因版权原因，仅展示原文概要，查看原文内容请购买。

嵌入式PROFIBUS-DP从站通信接口的设计

嵌入式PROFIBUS-DP从站通信接口的设计摘要：论述了一种PROFIBUS-DP从站开发方案，为自主开发具有PROFIBUS-DP通信功能产品的用户，以OEM方式提供PROFIBUS-DP从站通信接口。

关键词：现场总线；PROFIBUS-DP；从站；通信接口0引言目前国内对自动化产品（电器、仪表、驱动装置等）提出PROFIBUS通信功能要求，主要来源于：（1）国外生产设备及技术的引进，特别是从欧洲引进的成套设备通常采用PROFIBUS现场总线，因此对国内配套产品提出了现场总线PROFIBUS通信功能的技术要求；（2）国内自动化系统厂家比较成功的、面向行业的控制系统，要求系统技术向现场总线技术发展，同时也要求现场设备向智能化、网络化方向发展。

基于上述需求，嵌入式PROFIBUS-DP从站通信接口的设计为自主开发具有PROFIBUS-DP通信功能产品的用户提供了一种快速、高效的解决方案。

1实现方法（1）电路设计制作：使用PROFIBUS通信专用ASIC芯片SPC3实现协议相关内容，选用合适的CPU，外围加带光电隔离的RS－485驱动；（2）单片机＋Firmware软件：需要在单片机中编程（Firmware软件），实现单片机与ASIC的结合；（3）用户产品的CPU通过串行接口向PROFIBUS-DP从站通信接口板读／写输入／输出数据；PROFIBUS-DP从站通信接口板自动转换成PROFIBUS-DP协议与PROFIBUS主站通信；（4）编写GSD文件，搭建一个调试与测试平台进行PROFIBUS系统配置。

2硬件设计嵌入式PROFIBUS-DP从站通信接口板（以下简称接口板）由CPU芯片、PROFIBUS 协议芯片SPC3及光隔RS 485驱动等电路组成，如图1所示。

接口板与用户模板采用串口连接，使用波特率选择开关可选择指定的7种波特率（9600、19.2K、38.4K、57.4K、115.2K、230.4K、460、8K）中的一种；接口板需要用户模板提供2组5 V电源（VCC／GND150 mA和5 V／0V-100 mA），分别作为接口板的电源及光隔外电源，由16针插座J1引入。

基于FPGA的MVB网络链路层IP核设计

维普资讯
基于ＦＧＡ的ＭＶＢ网络链路层ＰＩＰ核设计
黄采伦陈艳子周少武陈特放。，，，
（．南科技大学信息与电气工程学院，南湘潭４１０；．１湖湖１２１２中南大学信息科学与工程学院，
ＣＡＮ等）列车上的应用相比，Ｂ在实时性、在ＭＶ可
对连接ＭＶＢ上的设备按性能分为６类，次是：依０类、一类、类、类、二三四类、类五。０类设备不具有数据通信能力，主要包括中继器和总线耦合器等；一类设备具有设备状态性能和过程数据性能，其它４设备在一类设备具有的性能基础上依次增加类
通信控制器芯片ＭＶＢ的垄断，Ｃ给在国内列车上推
广使用ＩＣ一６３５标准和开发基于此标准的其它Ｅ１７
应用带来了极大的阻力［。同时由于当时制造工。］
层协议芯片替代方案。
关键词：多功能车辆总线；场可编程门阵列；现列车通信网络
ｂｕａｅｌｅｈｅｄｅｉｎｏＰｏｅｏｒｎｅｗｏｋｓ，ｎｄｒａｉｄｔｓｇｆＩｃｒｓｆｔｒｚｌｎａｒｏｈｅｂａｅｏｉｋ１ｙｅｎｔｓｆＦＰＧＡ．ｉｈｔｋｅｌｃｗｈｃａｓｐａｅ
中图分类号：Ｐ３．；Ｎｇ．Ｔ３４７Ｔ１５
文献标识码：Ａ

PROFIBUS-DP介绍

PROFIBUS技术是唯一可以满足两类通信应用（制造业和过程工业应用）的现场总线。
2
一、PROFIBUS-DP简介
DP是Decentralized Periphery（分布式外部设备）的缩写。 PROFIBUS-DP（简称为DP)主要用于制造业自动化系统中单元级和现场级通信。特别适合PLC与现场级分布式I/O设备之间的快速循环效据交换。DP是PROFIBUS中应用最广的通信方式。
7
三、PROFIBUS-DP设备的分类
PROFIBUS-DP网络的硬件由主站、从站、网络部件和网络组态与诊断工具组成。网络部件包括通信电缆、总线连接器、中继器、耦合器，以及用于连接串行通信、以太网、AS-i、 EIB等网络系统的网络连接器。
PROFIBUS-DP设备分为以下3种不同类型的站：
16
4.2、PLC的PROFIBUS通信处理器
S7-200的PROFIBUS通信处理器为EM277，在网络中只能作从站。
S7-300的PROFIBUS通信处理器为CP342-5、CP343-5 和有光纤接口的CP 342-5 FO。
S7-400的PROFIBUS通信处理器为CP443-5基本型、CP 443-5扩展型、IM 467和IM467-FO。CP 443-5支持冗余的总线拓扑结构。
12
3.3、DP从站
DP从站是PROFIBUS网络上的被动节点，用于输入信息的采集和输出信息的发送，DP从站只与它的DP主站交换用户数据，向主站报告本地诊断中断和过程中断。典型的从站设备是传感器、执行器和测量变送器。在DP通信过程中，从站是被动的。
非智能型的分布式I/O没有程序存储和程序执行功能，通信适配器或接口模块用来接收主站的指令，按主站指令驱动I/O，并将I/O输入及故障诊断等信息返回给主站。

PROFIBUSDP主从配置方法步骤

PROFIBUSDP主从配置方法步骤Profibus DP是一种常见的工业领域使用的通信协议，用于连接主控制设备和从控制设备。

主从配置是建立Profibus DP通信的关键步骤之一、下面将详细介绍Profibus DP主从配置的方法步骤。

1.硬件准备：首先，需要准备好Profibus DP网络所需的硬件设备，包括主控制设备、从控制设备、Profibus DP总线电缆和连接器。

主控制设备和从控制设备要能够支持Profibus DP协议。

2.确定网络拓扑结构：根据实际需要确定Profibus DP网络的拓扑结构，包括总线的起点和终点、主设备和从设备的位置等。

常见的拓扑结构有星型、总线型和环型。

3.连接总线电缆：根据确定的拓扑结构，连接总线电缆。

将总线电缆逐层连接到各个从设备上。

4.设置从设备：对于每个从设备，需要进行相应的设置，包括地址设定、通信速率设定、数据长度设定等。

这些设置应该与主设备的设置相匹配，以实现正常的通信。

在设置地址时，需要确保各个从设备的地址不重复。

5.设置主设备：设置主设备的操作与设置从设备类似，需要设定主设备的地址、通信速率、数据长度等参数。

主设备通常还需要配置输入输出模块、控制逻辑等内容，以实现对从设备的控制。

6.进行通信测试：完成主从设备的设置后，可以进行通信测试。

通过发送读写命令，检查从设备是否正常响应，并验证通信的正确性和稳定性。

如果发现通信故障，可以通过查看故障代码进行故障诊断。

7.完善配置：根据实际需要，进一步完善配置。

可以添加更多的从设备，配置更多的输入输出模块，调整通信速率和数据长度等参数，以满足具体的应用需求。

总的来说，Profibus DP主从配置方法的步骤包括硬件准备、确定网络拓扑结构、连接总线电缆、设置从设备、设置主设备、进行通信测试和完善配置。

这些步骤可以帮助用户成功地建立起Profibus DP通信，并实现对从设备的控制。

FPGA的高速多通道数据采集控制器IP核设计

FPGA的高速多通道数据采集控制器IP核设计随着可编程逻辑器件的不断进步和发展，FPGA 在嵌入式系统中发挥着越来越重要的作用。

本文介绍的在电能质量监测系统中信号采集模块控制器的IP 核，是采用硬件描述语言来实现的。

首先它是以ADS8364 芯片为控制对象，结合实际电路，将6 通道同步采样的16 位数据存储到FIFO 控制器。

当FIFO 控制器存储一个周期的数据后，产生一个中断信号，由PowerPC 对其进行高速读取。

这样能够减轻CPU 的负担，不需要频繁地对6 通道的采样数据进行读取，节省了CPU 运算资源。

1 ADS8364 芯片的原理与具体应用A／D 转换芯片ADS8364 是TI 公司推出的专为高速同步数据采集系统设计的高速度、低功耗、6 通道（三相电压、三相电流）同步采样的16 位A／D 转换芯片。

采用模拟和数字分别供电，在模拟输入端，有模拟参考电压输入、输出引脚和信号六通道正反相输入引脚；在数字端，主要包括控制ADS8364 的读／写、复位、片选引脚和转换结果输出总线。

ADS8364 芯片的转换过程为：当ADS8364 的HOLDX 保持至少20 ns 的低电平时，转换开始。

当转换结果被存入输出寄存器后，引脚EOC 的输出将保持半个时钟周期的低电平，以提示数据分析处理器进行转换结果的接收，处理器通过置RD 和CS 为低电平可使数据通过并行输出总线读出。

在转换数据的接收过程中，ADS8364 芯片各引脚工作的时序达到协调一致，才能保证监测设备良好工作，具体时序安排如ADS8364 芯片的数据输出方式分别由BYTE、ADD 与地址线A2、A1、A0 组合控制，转换结果的读取方式由电能质量监测系统中采用的数据分析处理器决定，一般可取直接读取、循环读取和FIFO 方式的任何一种。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

２ＰＲＯＦＩＢＵＳ－ＤＰ协议分析在现场总线ＰＲＯＦＩＢＵＳ－ＤＰ技术中，根据高速
数据传输和较小系统开销的要求，对ＯＳＩ参考模型的七层协议进行了简化，定义了物理层、数据链路层和用户层，如图１所示［１］。其中数据链路层在协议中称为现场总线数据链路层ＦＤＬ（ＦｉｅｌｄｂｕｓＤａｔａＬｉｎｋｌａｙｅｒ），它是协议中有关数据通信的最基础部分。
帧格式，包括：无数据字段固定长度的帧（ＳＤ１）、有数据字段可变长度的帧（ＳＤ２）、有数据字段固定长度的帧（ＳＤ３）、令牌帧（ＳＤ４）、短应答帧（ＳＣ）。对于从站ＦＤＬ，需要处理ＳＤ１、ＳＤ２、ＳＤ３、ＳＣ四种，完成这些帧组帧与拆帧工作，实现比特数据流与数据帧之间的转换。所有帧的帧格式如图２所示。
协议处理模块是芯片的核心功能模块，其主要工作为对ＵＡＲＴ收发器接收的数据根据协议规范进行具体分析和处理。该模块的工作过程说明如下：
模块由帧检查状态机和帧处理状态机两个同步状态机［３］组成。其中，帧检查状态机实时监测ＵＡＲＴ收发器的工作状态，若发现收发器接收到有效的帧字节数据，则根据该字节在接收数据帧中的位置，以及该数据帧的帧类型进行帧格式检查：若不符合帧格式，则复位状态机，丢弃该帧；若为帧数
析和处理。ＦＤＬ对数据帧的收发需符合总线规定的时间
参数。涉及到的时间参数主要包括时隙时间ＴＳＬ、同步时间ＴＳＹＮ、响应方站延迟时间ＴＳＤＲ、最小从站站延时ｍｉｎＴＳＤＲ、最大从站站延时ｍａｘＴＳＤＲ等。以上参数由ＦＭＡ１／２提供。同时，ＦＭＡ１／２还负责对参数的设定和管理，提供如复位、设定值、读值、事件等服务。
规范，给出了该控制器的总体结构和逻辑设计。该控制器可以完成ＰＲＯＦＩＢＵＳ－ＤＰ协议数据链路层的功能，结合外
部微处理器，可构造一个完整的智能ＰＲＯＦＩＢＵＳ－ＤＰ从站。该控制器可以支持最大至１２Ｍ的通信波特率。
关键词：ＰＲＯＦＩＢＵＳ－ＤＰ，从站，ＦＰＧＡ，链路层控制器
协议规定ＦＤＬ负责向上层用户提供四种数据传输服务：发送数据需应答（ＳＤＡ），发送数据无需应答（ＳＤＮ），发送并请求数据需应答（ＳＲＤ），循环发送并请求数据需应答（ＣＳＲＤ）。在ＰＲＯＦＩＢＵＳ－ＤＰ总线中，数据传输依靠的是ＳＤＮ和ＳＲＤ两种ＦＤＬ服务。所有服务的实现依赖于对数据帧帧控制字节的分
由于状态机比较复杂，在此处将其工作流程图简单示意如图５所示。
波特率自动搜索模块在上电之后开始工作，该模块控制波特率发生器，根据从低到高的顺序以相应波特率进行搜索，若在规定的时间或重试次数内未搜索到正确的报文，则转入下一级波特率进行搜索，直至搜索成功。在搜索成功后，自动搜索波特率模块控制波特率发生器输出当前波特率，并通知其它模块进行工作，否则一直处于搜寻状态。本地ＭＣＵ可通过内部寄存器组查询通信波特率状态信息。
该模块的正常工作还依赖于以下功能单元：接收、发送缓冲区和相应的控制电路，用于配合ＵＡＲＴ实现ＳＲＤ和ＳＤＮ服务；ＦＭＡ１／２单元，用于为协议（也包括物理层协议）中用到的参数提供管理服务。其中，收发缓冲区由ＦＰＧＡ芯片内部的嵌入式ＲＡＭ块实现，长度各为２５５字节，可支持ＰＥＯＤＩＢＵＳ－ＤＰ扩展帧。为保证收发的可靠性，采用了双缓冲的模式，当收发模块使用其中一个缓冲区时，ＭＣＵ可与另一个缓冲区进行数据交换。ＦＭＡ１／２单元由ＦＭＡ１／２控制逻辑和内部寄存器组构成。内部寄存器组负责存储总线参数信息及控制信息，芯片中有关的总线信息都由其提供；而控制逻辑负责根据寄存器组中的控制信息提供对总线参数寄存器的管理。３．３ＭＣＵ接口模块
１引言ＰＲＯＦＩＢＵＳ是由ＳＩＥＭＥＮＳ等公司联合开发的
现场总线技术，其中，ＰＲＯＦＩＢＵＳ－ＤＰ专为自动控制系统和设备级分散Ｉ／Ｏ之间的通信而设计，实现了分布式控制系统的快速、循环数据传输，在国内工业控制领域已经取得了大量的应用。ＰＲＯＤＩＢＵＳ协议较为复杂，目前只有少数国外厂商提供专用的ＰＲＯＦＩＢＵＳ总线接口芯片，如ＳＩＥＭＥＮＳ的ＳＰＣ３、ＳＰＣ４以及Ｍｏｔｏｒｏｌａ的６８３０２、６８３６０等，价格较高。而国内对于ＰＲＯＦＩＢＵＳ总线的研究目前仍局限于应用领域，绝大部分采用的是国外厂家提供的产品，即使是少部分国内厂家开发的产品，也无一例外地依靠国外厂商提供的芯片，导致我国的自动化行业难以掌握核心技术，限制了该技术在国内一些特殊领域的应用。与此同时，ＦＰＧＡ（现场可编程门阵列）在电子、通信、计算机等领域得到了迅速普及和应用，基于ＦＰＧＡ的ＩＰ软核设计作为当前数字系
收稿日期：２００６－０４－２８基金项目：北京市教育委员会重点学科共建项目
（ＸＫ１０００６０４１９）
统设计领域中的重要方式之一，已经成为ＡＳＩＣ前端设计的重要手段。
为了推动ＰＲＯＦＩＢＵＳ－ＤＰ在我国自动化行业的发展和应用，在认真分析总线协议的基础上，本文利用通用的ＦＰＧＡ芯片实现现场总线通信内核的固化，从而为开发出ＰＥＯＦＩＢＵＳ－ＤＰ协议芯片，真正掌握该总线标准的核心技术，推动该技术的应用打下基础。文中主要论述了ＰＲＯＦＩＢＵＳ－ＤＰ的数据链路层控制ＬＬＣ（ＬｉｎｋＬａｙｅｒＣｏｎｔｒｏｌ）芯片的设计过程及实现方法。
ＵＡＲＴ收发器负责ＦＤＬ数据帧和比特数据流之间的转换。为了保证数据接收的可靠性，对ＲＸＤ以１６倍于通信比特率的速度在比特位的中间位置（第７、８、９个时钟点）进行三点采样，取出现２次以上的信号作为真正的信号，用以避免总线无效电平干扰。３．２链路层协议处理模块
３ＦＤＬＩＰ核的设计与实现根据协议分析，可以确定ＦＤＬＩＰ核的功能如
下：完成物理层的比特数据流和用户层数据的转换，维护对物理层和数据链路层的参数管理，并向上层协议提供数据传输服务。为了便于应用，除了实现上面分析的功能对外接口单元，包括与物理层的接口和与本地ＭＣＵ的接口以及辅助管理单元。
中图分类号：ＴＰ２９３．５
文献标识码：Ａ
文章编号：１０００－７１８０（２００７）０１－０１０２－０４
ＴｈｅＤｅｓｉｇｎｏｆＰＲＯＦＩＢＵＳ－ＤＰＳｌａｖｅＳｔａｔｉｏｎＬｉｎｋＬａｙｅｒＣｏｎｔｒｏｌｌｅｒｂａｓｅｄｏｎＦＰＧＡ
ＺＨＵＢｏ，ＸＩＡＪｉ－ｑｉａｎｇ，ＺＨＯＵＬｉ－ｐｉｎｇ，ＭＡＮＱｉｎｇ－ｆｅｎｇ
其搜寻的主要过程如图４所示。
１０４
微电子学与计算机
２００７年第２４卷第１期
据单元，则将其存入接收缓冲区中；若为其它帧字符，则从中提取ＦＤＬ相关信息，如是否存在地址扩展、使用的服务存取点等，为帧处理状态机的工作做好准备。同时，该状态机还负责控制校验和计算模块的工作，将最终校验和与接收到的ＦＣＳ进行比对，若不一致则认为帧数据接收错误，将该帧丢弃。待接收的字节数达到长度字节规定的长度后，则认为接收完毕，启动帧处理状态机。随后帧处理状态机对ＦＣ字节进行分析：若为ＳＤＮ或ＳＲＤ服务，则根据协议规定的服务规程进行处理，并映射为ＤＤＬＭ服务，通知上层协议；若为ＦＤＬ状态请求，则进行ＦＤＬ状态应答。
３．１物理层接口模块物理层接口模块负责芯片ＦＤＬ层与物理层之
间的连接，完成物理层的比特数据流与ＦＤＬ数据帧之间的转换，是ＬＬＣ芯片的重要部分。该接口主要包括波特率自动搜索模块和ＵＡＲＴ（异步串行收发器）两部分。
ＰＲＯＦＩＢＵＳ－ＤＰ支持９．６Ｋ￣１２Ｍ之间的多种波特率传输，共分为１０级。在同一网络上所选用的传输波特率必须相同。为了省去人为设置的环节，避免可能因人为设置波特率不正确而导致的通信错误，在接口中设计了波特率自动搜索模块，该模块监听总线上的数据，据此判定总线上数据通信的波特率，从而自动将芯片的通信波特率调整到相同速度。
（ＳｃｈｏｏｌｏｆＭｅｃｈａｎｉｃａｌＥｎｇｉｎｅｅｒｉｎｇａｎｄＡｕｔｏｍａｔｉｏｎ，ＢｅｉｊｉｎｇＵｎｉｖｅｒｓｉｔｙｏｆＡｅｒｏｎａｕｔｉｃｓａｎｄＡｓｔｒｏｎａｕｔｉｃｓ，Ｂｅｉｊｉｎｇ１０００８３）
Ａｂｓｔｒａｃｔ：Ａｓｏｌｕｔｉｏｎｗａｓｐｕｔｆｏｒｗａｒｄ，ｔｏｄｅｓｉｇｎａＰＲＯＦＩＢＵＳ－ＤＰｓｌａｖｅｓｔａｔｉｏｎｃｏｎｔｒｏｌｌｅｒｂａｓｅｄｏｎＦＰＧＡ．ＰＲＯＦＩＢＵＳ－ＤＰＤＬＬ（ＤａｔａＬｉｎｋＬａｙｅｒ）Ｐｒｏｔｏｃｏｌｗａｓａｎａｌｙｚｅｄ，ａｎｄｔｈｅｃｏｎｔｒｏｌｌｅｒ’ｓｗｈｏｌｅｓｔｒｕｃｔｕｒｅａｎｄｌｏｇｉｃｄｅｓｉｇｎｗｅｒｅｄｅｔａｉｌｅｄ．ＴｈｅｃｏｎｔｒｏｌｌｅｒｃａｎａｆｆｏｒｄｔｈｅｆｕｎｃｔｉｏｎｓｔｈａｔＰＲＯＦＩＢＵＳ－ＤＰＤＬＬｐｒｏｔｏｃｏｌｓｐｅｃｉｆｉｅｄ，ａｎｄｉｍｐｌｅｍｅｎｔａＤＰｓｌａｖｅｓｔａｔｉｏｎｗｈｅｎｉｎｔｅｇｒａｔｅｄａＭＣＵ．Ｔｈｅｈｉｇｈｅｓｔｃｏｍｍｕｎｉｃａｔｉｏｎｒａｔｅｏｆｔｈｉｓｓｔａｔｉｏｎｃａｎｇｏｕｐｔｏ１２Ｍｂｐｓ．Ｋｅｙｗｏｒｄｓ：ＰＲＯＦＩＢＵＳ－ＤＰ，Ｓｌａｖｅ，ＦＰＧＡ，Ｌｉｎｋｌａｙｅｒｃｏｎｔｒｏｌｌｅｒ