高中物理第二章8逻辑电路和控制电路练习含解析教科版选修3_1
8.逻辑电路和控制电路
基础巩固
1. 在登录你的电子信箱（或“ QQ ）的过程中，要有两个条件，一个是用户名，一个是与用户名对应的
密码,要完成这个事件（登录成功）,它们体现的逻辑关系为（）
A“与”关系 B. “或”关系
C “非”关系 D.不存在逻辑关系
解析：必须是用户名和用户名对应的密码都正确，才能登录成功，所以它们的逻辑关系为“与”关系
选项A正确.
答案:A
2. （多选）在下列基本逻辑电路中，逻辑关系是当所有输入均为0时，输出不是1的是（）
A“与”电路B. “或”电路
C “非”电路 D.都不可能
解析:据“与”电路和“或”电路的真值表可知选项A、B正确，选项C、D不正确.
答案:AB
3. “或”电路的输入端输入信号为何值时，输出端输出“ 0” （
）
A “ 0”“ 0” B. “1”“ 0 ” C. “ 0”“1” D. “1”“1”
解析：“或”电路真值表如表所示：
由真值表可知A正确.
答案:A
4. 有一逻辑电路的真值表，试判断这是一个什么类型的逻辑电路（）
解析：由该逻辑电路的真值表可以看出输出端与输入端是相反的关系 ，故选项B 正确?
答案:B
5. 在如图所示的逻辑电路中,当A 端输入电信号“ 1”、B 端输入电信号“ 0”时,则在C 和D 端输出 的电信号分别为（
）
A. 1 和 0
B.0 和 1
C.0 和 0
D.1 和 1
答案：D
6. 某报警装置示意图如图所示，该报警装置在一扇门、两扇窗上各装有一个联动开关 ，门、窗未关
上时，开关不闭合，只要有一个开关未闭合，报警器就会报警?该报警装置中用了两个串联的逻辑电 路，则虚线框甲、乙内应选用的逻辑电路分别为
（ ）
A. 与、与
B.或、或
C.与、或
D.非、非
解析：只要有一个开关未闭合，报警器就会报警，结合“或”电路的特点，因此虚线框甲内应选用 “或”电路，虚线框乙内应选用“或”电路 ? 答案:B
，其中R'为光敏电路，光照时电阻很小，R 为变阻器丄
解析:光照时光敏电阻阻值减小，逻辑电路的输入端电势升高 低，输出状态与输入状态相反，故逻辑电路为“非”逻辑电路 答案：“非”城市路灯
7.由逻辑电路构成的一简单控制电路如图所示 为小灯泡.其工作情况是当光敏电阻受到光照时 ，小灯泡L 不亮，不受光照时，小灯泡L 亮.该逻辑电
路是 ______ 逻辑电路，该控制电路可以用在 ______________ 控制系统中（举一个例子）.
，灯不亮，说明逻辑电路输出端电势降
能力提升
1. 逻辑电路的信号有两种状态:一是高电位状态,用“ 1”表示;另一种是低电位状态,用“ 0”表示. 关于这里的“ 1”和“ 0”, 下列说法正确的是( )
A. “ 1”表示电压为1 V, “ 0”表示电压为0 V
B. “ 1”表示电压大于或等于 1 V, “ 0”表示电压一定为0 V
C. “ 1”和“ 0”是逻辑关系的两种可能的取值,不表示具体的数字
D. “ 1”表示该点与电源的正极相连, “0”表示该点与电源的负极相连
解析:逻辑电路中的“ 0”或“ 1”只表示逻辑关系中的两种取值,不表示具体的数字.
答案:C
2. (多选)由二极管构成的逻辑电路如图所示,A B为输入端，丫为输出端，高电位用真值“ 1 ”表示,
低电位用真值“ 0”表示,则( )
A. A=0, B=0 时Y=0
B. A=1, B=0 时Y=1
C. A=0, B=1 时Y=1
D. A=1, B=1 时Y=1
解析：该逻辑电路中,A B两输入端只要有一个是“ 0”，输出就为“ 0”，只有当A B输入都为“ 1 时, 输出才为“ 1” .
答案：AD
3. 由基本逻辑电路构成的一个公路路灯自动控制电路如图所示，图中虚线框内M是一只感应元件，
已知光敏电阻随光强增大而电阻减小，热敏电阻随温度升高而电阻减小，虚线框N中使用的是逻辑
电路，则( )
A. M为光敏电阻，N为“与”电路
B. M为光敏电阻，N为“非”电路
C. M为热敏电阻，N为“非”电路
D. M为热敏电阻，N为“或”电路解析：公路路灯自动控制电路中的M应为光敏电阻，对于电路N而言,输入端为“ 0”时,输出端为“ 1” ,即N为“非”电路.
答案:B
4. （多选）“或”电路的逻辑关系可表示为Z=A+B，则下列结构正确的是（
）
A.0+0=0
B.0+1=1
C.1+0=1
D.1+1=0
解析：“或”电路根据加法运算A+为1,即输出“ 1” .
答案： ABC
5.如图所示给出了“或”逻辑电路的输入端加在 A B端的输入信号的波形图，试画出输出端的波
形图.
解析:在输入端只要A或B端有输入信号,在输出端就会有输出信号,其输出端的波形如图所示
答案：见解析
6. 一个应用某逻辑电路制作的简单车门报警电路图如图所示.图中的两个按钮开关S i、S2分别装在
汽车的两道门上.只要其中任何一个开关处于开路状态,发光二极管（报警灯）就发光.请你根据报警装置的要求, 分析开关状态与发光二极管的发光状态, 并指出是何种逻辑电路.
解析:驾驶员离开汽车时，两个车门均处于关闭状态，跟两个车门对应的开关S i、S2均闭合，这时发光二极管不会发光报警.为什么这时发光二极管不发光呢？原来S i、S2闭合后，电流不通过发光二极管
当有其他人打开了某一个门时，S i或S2就处于断开状态，这时就有电流通过发光二极管，使其发光报警. 可见，这一装置实际上是一个“或”电路.
答案:见解析
时序逻辑电路试题
第五章时序电路 一、选择题 1．同步计数器和异步计数器比较，同步计数器的显著优点是。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟C P控制。 2．把一个五进制计数器与一个四进制计数器串联可得到进制计数器。 3．下列逻辑电路中为时序逻辑电路的是。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 4.N个触发器可以构成最大计数长度（进制数）为的计数器。 》 5.N个触发器可以构成能寄存位二进制数码的寄存器。 +1 6．五个D触发器构成环形计数器，其计数长度为。 7．同步时序电路和异步时序电路比较，其差异在于后者。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 8．一位8421B C D码计数器至少需要个触发器。 [ 9.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同 步二进制计数器，最少应使用级触发器。 10．8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。 11．用二进制异步计数器从0做加法，计到十进制数178，则最少需要个触发器。 12．某电视机水平-垂直扫描发生器需要一个分频器将31500H Z的脉冲转换为60H Z的脉冲，欲构成此分频器至少需要个触发器。
13．某移位寄存器的时钟脉冲频率为100K H Z ，欲将存放在该寄存器中的数左移8 位，完成该操作需要 时间。 μS μS μS [ 14.若用J K 触发器来实现特性方程为AB Q A Q n 1n +=+，则J K 端的方程为 。 =A B ，K =B A + =A B ，K =B A =B A +，K =A B =B A ，K =A B 15．要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要 片。 16．若要设计一个脉冲序列为10的序列脉冲发生器，应选用 个触发器。 二、判断题（正确打√，错误的打×） 1．同步时序电路由组合电路和存储器两部分组成。（ ） 2．组合电路不含有记忆功能的器件。（ ） ~ 3．时序电路不含有记忆功能的器件。（ ） 4．同步时序电路具有统一的时钟CP 控制。（ ） 5．异步时序电路的各级触发器类型不同。（ ） 6．环形计数器在每个时钟脉冲CP 作用时，仅有一位触发器发生状态更新。（ ） 7．环形计数器如果不作自启动修改，则总有孤立状态存在。（ ） 8．计数器的模是指构成计数器的触发器的个数。（ ） 9．计数器的模是指对输入的计数脉冲的个数。（ ） 10．D 触发器的特征方程Q n +1=D ，而与Q n 无关，所以，D 触发器不是时序电路。（ ） 11．在同步时序电路的设计中，若最简状态表中的状态数为2N ，而又是用N 级 触发器来实现其电路，则不需检查电路的自启动性。（ ） 12．把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（ ） < 13．同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使 用同步二进制计数器。（ ） 14．利用反馈归零法获得N 进制计数器时，若为异步置零方式，则状态S N 只是 短暂的过渡状态，不能稳定而是立刻变为0状态。（ ）
第六章 时序逻辑电路(阎)
第六章时序逻辑电路
6.1 概述 一、时序逻辑电路的特点 1.功能上：任一时刻的输出不仅取决于该时刻的输入， 还与电路原来的状态有关。 例：串行加法器，两个多位数从低位到高位逐位相加 2. 电路结构上 ①一定包含存储电路 ②存储器状态和输入变量共同决 定输出.
二、时序电路的一般结构形式与功能描述方法
可以用三个方程组来描述：?????===),...,,,...,,(... ),...,,,,....,,() ,(21211212111l j l i q q q x x f y q q q x x x f y Q X F Y 输出方程?????===),...,,,,...,,(...),...,,,,...,,(),(21211212111l i k l i q q q x x x g z q q q x x x g z Q X F Y 驱动方程?????===+++) ,...,,,,...,,(...),...,,,,...,,() ,(2121121211111n l n n i l n l n l n n i n n n q q q z z z h q q q q z z z h q Q Z H Q 状态方程
三、时序电路的分类 1、同步时序电路与异步时序电路 同步：存储电路中所有触发器的时钟使用统一的cp, 触发器状态变化发生在同一时刻。 异步：没有统一的cp,触发器状态的变化有先有后。 2、Mealy 型和Moore 型 Mealy 型：Moore 型：仅取决于电路状态有关、与) Q (F Y Q X ) Q ,X (F Y ==
第五章时序逻辑电路
第五章时序逻辑电路
第五章 触发器 本章教学目的、要求： 1. 掌握各种触发器的逻辑功能和工作原理。 2. 熟悉各种触发器的电路结构及动作特点。 3. 了解不同功能触发器之间的相互转换。 重点：触发器的逻辑功能和动作特点。 难点：触发器的不同电路结构及各自的动作特点。 第一节 概 述 触发器:(Flip-Flop)能存储一位二进制信号的基本单元。用FF 表示。 特点： 1．具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和1。 2．根据不同的输入信号可以置成 1 或 0 状态。 根据电路结构不同分为：基本RS 触发器、同步RS 触发器、主从触发器、边沿触发器。 按逻辑功能分：RSFF 、DFF 、JKFF 、TFF 等。 3．根据存储数据的原理不同分为：静态触发器和动态触发器。 第二节 SR 锁存器 一、电路结构与工作原理 1.电路结构和工作原理： 触发器的1状态：0,1='=Q Q 触发器的0状态：1,0='=Q Q ① 当R'D =0， S' D =1时，无论触发器原来处于什么状态，其次态一定为0，即Q =0，Q' =1，称触发器处于置0(复位)状态。 ② 当R'D =1，S'D =0时，无论触发器原来处于什么状态，其次态一定为1，即Q =1，Q'=0， S R 图形符号 Q Q ' D 'S D 'R 置位端 或置1 复位端 或 Q Q ' D 'S D 'R 电路结构
称触发器处于置1(置位)状态。 ③ 当R'D =1，S'D =1时，触发器状态不变，即Q *=Q ，称触发器处于保持(记忆)状态。 ④ 当R'D =0，S'D =0时，两个与非门输出均为1(高电平)，此时破坏了触发器的互补输出关系，而且当R'D 、S'D 同时从0变化为1时，由于门的延迟时间不一致，使触发器的次态不确定，即Q *=?，这种情况是不允许的。因此规定输入信号R'D 、S'D 不能同时为0，它们应遵循R'D + S'D =1的约束条件。 从以上分析可见，基本RS 触发器具有置0、置1和保持的逻辑功能，通常称S'D 为置1端或置位(SET)端，R'D 称为置0或复位(RESET)端，因此该触发器又称为置位—复位(SetReset)触发器或R D S D 触发器，其逻辑符号如上图所示。因为它是以R'D 和S'D 为低电平时被清0和置1的，所以称R'D 、S'D 低电平有效，且在图中输入端加有小圆圈。 2．逻辑功能的描述 ①特性表 用与非门构成的基本RSFF 也可用右表描述。 只需将表中的R'D 和S'D 看作是该触发器输入信号 ②特性方程： ③状态转换图：(简称状态图) *='+=D D D D R S Q R S Q R = 0 R = ×S =0S =× R =0 R = 1S = 0 置1 置0 不允许 保持
第6章-时序逻辑电路.
6 时序逻辑电路 6.1.1 已知一时序电路的状态表如表题6.1.1所示，A为输入信号，试作出相应的状态图。 解：由状态图的概念及已知的状态表，可画出对应的状态图，如图题解6.1.1所示。 6.1.2已知状态表如表题6.1.2所示，输入为X1X0，试作出相应的状态图。 解：根据表题6.1.2所示的状态表，作出对应的状态图如图题解6.1.2所示。
6.1.3已知状态图如图题6.1.3所示，试列出它的状态表。 解：按图题6.1.3列出的状态表如表题解6.1.3所示。 6.1.5 图题6.1.5所示是某时序电路的状态图，设电路的初始状态为01，当序列A=100110（自左至右输入）时，求该 电路输出Z的序列。 解：由图题6.1.5所示的状态图可知，当初态为01，输入信号的序列A=100110时，该时序 电路将按图题解6.1.5所示的顺序改变状态，因而对应的输出序列为Z=011010。
6.1.6已知某时序电路的状态表如表题6.1.6所示，输入A，试画出它的状态图。如果电路的初始状态在b，输入信号A一次是0、1、0、1、1、1、1，试求出其相应的输出。 解：根据表题6.1.6所示的状态表，可直接画出与其对应的状态图，如图题解6.1.6（a）当从初态b开始，依次输入0、1、0、1、1、1、1信号时，该时序电路将按图题解6.1.6（b）所示的顺序改变状态，因而其对应的输出为1、0、1、0、1、0、1。 6.2 同步时序逻辑电路的分析 6.2.1 试分析图题6.2.1（a）所示时序电路，画出其状态表和状态图。设电路的初始状态为0，试画出6.2.1（b）所示波形作用下，Q和Z的波形图。
第八章时序逻辑电路
第八章时序逻辑电路 第一节寄存器 一、单项选择题 1.N个触发器可以构成能寄存位二进制数码的寄存器。（） A.N-1 B.N C.N+1 D.2N 2.存储8位二进制信息要个触发器。 A.2 B.3 C.4 D.8 3.8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。 A.1 B.2 C.4 D.8 4.有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（） A.1011-0110-1100-1000-0000 B.1011-0101-0010-0001-0000 C.1011-1100-1101-1110-1111 D.1011-1010-1001-1000-0111 5.由三级触发器构成环形计数器的计数摸值为（ ) A.8 B.6 C.3 D.16 6.如图8-7所示电路的功能为（） A.并行输入寄存器 B.移位寄存器 C.计数器 D.序列信号发生器7.由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。（） A.2 B.4 C.8 D.16 8.现欲将一个数据串延时4个CP的时间，则最简单的办法采用（） A.4位并行寄存器 B.4位移位寄存器 C.4进制计数器 D.4位加法器 二、判断题 1.时序电路中不含有记忆功能的器件。（ ) 2.移位寄存器74LS194可串行输入并行输出，但不能串行输入串行输出。（） 3.时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。（ ) 4.时序电路一定不要组合电路。（） 三、多项选择题 1.寄存器按照功能不同可分为（） A.数据寄存器 B.移位寄存器 C.暂存器 D.计数器 2.数码寄存器的特点是（） A.存储时间短 B.速度快 C.可做高速缓冲器 D.一旦停电后存储数码全部消失 3.移位寄存器按移位方式可分为（） A.左移移位寄存器 B.右移移位寄存器 C.双向移位寄存器 D.集成移位寄存器 第二节计数器 一、填空题 1.触发器有个稳定状态，它可以记录位二进制码，存储8位二进制信息需要个触发器。 2.按进位体制的不同，计数器可分为计数器和计数器等；按计数过程中数字增减趋势的不同，计数器可分为计数器、计数器和计数器。 3.要构成五进制计数器，至少需要个触发器。 4.设集成十进制（默认为8421码）加法计数器的初态为Q3Q2Q1Q0=1001，则经过5个CP脉冲以后计数器的状态为 . 5.在各种寄存器中，存放N位二进制数码需要个触发器。
第5章 时序逻辑电路思考题与习题题解
思考题与习题题解 5-1填空题 （1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与电路原来所处的状态无关；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与信号作用前电路原来所处的状态有关。 （2）构成一异步n2进制加法计数器需要 n 个触发器，一般将每个触发器接成计数或T’型触发器。计数脉冲输入端相连，高位触发器的 CP 端与邻低位Q端相连。 （3）一个4位移位寄存器，经过 4 个时钟脉冲CP后，4位串行输入数码全部存入寄存器；再经过 4 个时钟脉冲CP后可串行输出4位数码。 （4）要组成模15计数器，至少需要采用 4 个触发器。 5-2 判断题 （1）异步时序电路的各级触发器类型不同。（×）（2）把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（×）（3）具有 N 个独立的状态，计满 N 个计数脉冲后，状态能进入循环的时序电路，称之模N计数器。（√）（4）计数器的模是指构成计数器的触发器的个数。（×） 5-3 单项选择题 （1）下列电路中，不属于组合逻辑电路的是（D）。 A.编码器 B.译码器 C. 数据选择器 D. 计数器 （2）同步时序电路和异步时序电路比较，其差异在于后者( B )。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 （3）在下列逻辑电路中，不是组合逻辑电路的有( D )。 A.译码器 B.编码器 C.全加器 D.寄存器 （4）某移位寄存器的时钟脉冲频率为100KHz，欲将存放在该寄存器中的数左移8位，完成该操作需要（B）时间。 A.10μS B.80μS C.100μS D.800ms （5）用二进制异步计数器从0做加法，计到十进制数178，则最少需要（ C ）个触发器。 A.6 B.7 C.8 D.10 （6）某数字钟需要一个分频器将32768Hz的脉冲转换为1HZ的脉冲，欲构成此分频器至少需要（B）个触发器。 A.10 B.15 C.32 D.32768 （7）一位8421BCD码计数器至少需要（B）个触发器。 A.3 B.4 C.5 D.10
第八章：组合与时序逻辑电路复习题
第八章：组合与时序逻辑电路复习题 一、单项选择题：在下列各题中，将唯一正确的答案代码填入括号内 1、由 开 关 组 成 的 逻 辑 电 路 如 图 所 示， 设 开 关 A 、B 分 别 有 如 图 所 示 为 “0”和 “1”两 个 状 态，则 电 灯HL 亮 的 逻 辑 式 为( )。 (a) F ＝ AB ＋AB (b) F ＝A B ＋AB (c) F ＝ AB ＋A B "0""0" "1" "1" HL B A U 2、 逻 辑 电 路 如 图 所 示， 当A=“0”，B=“1” 时，C 脉 冲 来 到 后 JK 触 发 器（ ）。 (a) 具 有 计 数 功 能 (b) 保 持 原 状 态 (c) 置“0” (d) 置“1” & A 1 B Q J C Q Q R D K S D ≥1 "" 1"" 1 3、逻 辑 电 路 如 图 所 示， 分 析 C ，S ，R 的 波 形，当 初 始 状 态 为“0”时， t 1 瞬 间 输 出 Q 为 ( )。 (a) “0” (b) “1” (c) Q n C S R t 1 S C R D R S D Q Q 5、半 加 器 逻 辑 符 号 如 图 所 示， 当 A =“1”，B =“1” 时，C 和 S 分 别 为( )。 (a) C =0 S =0 (b) C =0 S =1 (c) C =1 S =0 ∑CO A B C S 6、555 集 成 定 时 器 电 路 如 图 所 示， 为 使 输 出 电 压 u O3 由 低 电 压 变
为 高 电 压， 则 输 入 端 6 和 2 的 电 压 应 满 足 （ ）。 (a)u U I6CC <23 ，u U I2CC <13 (b)u U I6CC >23，u U I2CC >13 (c)u U I6CC < 23 ，u U I2CC > 13 D S D Q Q ∞ + + - ∞ + + - 1 7 2 6 58 4 3 +U CC u O 3 u I2 u I6 A 1 A 2 T 5k Ω 5k Ω 5k Ω 7、 逻 辑 电 路 如 图 所 示， 当 A=“0”，B=“1” 时，C 脉 冲 来 到 后 D 触 发 器 ( )。 (a) 具 有 计 数 功 能 (b) 保 持 原 状 态 (c) 置“0” (d) 置“1” C Q Q =1 A 1 B C ≥1 8、 时 序 逻 辑 电 路 如 图 所 示， 原 状 态 为“0 0”， 当 发 出 寄 存 和 取 出 指 令 后 的 新 状 态 为 （ ）。 (a) 1 1 (b) 1 0 (c) 0 1
第5章--时序逻辑电路习题解答
5-1 分析图5.77所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。 CLK Z 图5.77 题 5-1图 解：从给定的电路图写出驱动方程为： 0012 10 21()n n n n n D Q Q Q D Q D Q ?=??=?? =?? e 将驱动方程代入D 触发器的特征方程D Q n =+1 ，得到状态方程为： 10012110 12 1()n n n n n n n n Q Q Q Q Q Q Q Q +++?=??=??=??e 由电路图可知，输出方程为 2 n Z Q = 根据状态方程和输出方程，画出的状态转换图如图题解5-1(a ）所示，时序图如图题解5-1(b ）所示。 题解5-1(a ）状态转换图
1 Q 2/Q Z Q 题解5-1(b ）时序图 综上分析可知，该电路是一个四进制计数器。 5-2 分析图5.78所示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A 为输入变量。 Y A 图5.78 题 5-2图 解：首先从电路图写出驱动方程为： () 0110101()n n n n n D AQ D A Q Q A Q Q ?=? ?==+?? 将上式代入触发器的特征方程后得到状态方程 () 1011 10101()n n n n n n n Q AQ Q A Q Q A Q Q ++?=? ?==+?? 电路的输出方程为： 01n n Y AQ Q = 根据状态方程和输出方程，画出的状态转换图如图题解5-2所示
Y A 题解5-2 状态转换图 综上分析可知该电路的逻辑功能为： 当输入为0时，无论电路初态为何，次态均为状态“00”，即均复位； 当输入为1时，无论电路初态为何，在若干CLK 的作用下，电路最终回到状态“10”。 5-3 已知同步时序电路如图5.79(a)所示，其输入波形如图5.79 (b)所示。试写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图，并说明该电路的功能。 X (a) 电路图 1234CLK 5678 X (b)输入波形 图5.79 题 5-3图 解：电路的驱动方程、状态方程和输出方程分别为： 0010110001101101 1, ,n n n n n n n n n n J X K X J XQ K X Q X Q XQ X Q XQ Q XQ XQ XQ Y XQ ++?==??==???=+=?? ?=+=+?= 根据状态方程和输出方程，可分别做出11 10,n n Q Q ++和Y 的卡诺图，如表5-1所示。由此 做出的状态转换图如图题解5-3（a)所示，画出的时序图如图题解5-3（b ）所示。
最新数字电路第六章时序逻辑电路练习题CAO
第六章时序逻辑电路复习练习题 一、填空题： 1.构造一个模6计数器需要个状态，个触发器。构成一个1位十进制同步加法计数器至少需要（）个JK触发器，一个1位5进制同步加法计数器至少需要（）个JK触发器。 2.若要构成七进制计数器，最少用_________个触发器，它有______个无效状态。 3.构成一异步n2进制加法计数器需要 n 个触发器，一般将每个触发器接成计数或T’型触发器。计数脉冲输入端相连，高位触发器的 CP 端与邻低位Q端相连。 4. 一个4位移位寄存器，经过 4 个时钟脉冲CP后，4位串行输入数码全部存入寄存器；再经过 4 个时钟脉冲CP后可串行输出4位数码。 5. 要组成模15计数器，至少需要采用 4 个触发器。 6.按计数器中各触发器翻转时间可分为_同步计数器_，异步计数器_。 7. 74LS161是_a_（a.同步b.异步）二进制计数器。它具有_清除_，_置数__，_保持_和计数等四种功能。 8. 74LS290是__b__（a.同步b.异步）非二进制计数器。 9.在计数过程中，利用反馈提供置数信号，使计数器将指定数置入，并由此状态继续计数，可构成N进制计数器，该方法有_同步_置数和_异步置数两种。 10.将模为M和N的两片计数器a_（a.串接b.并接），可扩展成__M*N__进制的计数器。 二、选择题： 1、一个计数器的状态变化为：000 001 010 011 100 000，则该计数器是（ 2 ）进制（3 ）法计数器。 （1）4 （2）5 （3）加（4）减 2、用n个触发器构成计数器，可得到的最大计数长度为（ A ） A. 2n B.2n C.2n D.n 3、一块7490十进制计数器中,它含有的触发器个数是( A ) A. 4 B. 2 C. 1 D. 6 4.一位8421BCD码计数器至少需要（B）个触发器。 A.3 B.4 C.5 D.10 5、利用中规模集成计数器构成任意进制计数器的方法有( ABC ) A.复位法 B.预置数法 C.级联复位法 三．判断题 （1）异步时序电路的各级触发器类型不同。（×）（2）把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（×）（3）具有 N 个独立的状态，计满 N 个计数脉冲后，状态能进入循环的时序电路，称之模N计数器。（√） （4）计数器的模是指构成计数器的触发器的个数。（×）1、二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个
第八章时序逻辑电路学习资料
第八章时序逻辑电路
第八章时序逻辑电路 第一节寄存器 一、单项选择题 1.N个触发器可以构成能寄存位二进制数码的寄存器。（） A.N-1 B.N C.N+1 D.2N 2.存储8位二进制信息要个触发器。 A.2 B.3 C.4 D.8 3.8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。 A.1 B.2 C.4 D.8 4.有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（） A.1011-0110-1100-1000-0000 B.1011-0101-0010-0001-0000 C.1011-1100-1101-1110-1111 D.1011-1010-1001-1000-0111 5.由三级触发器构成环形计数器的计数摸值为（ ) A.8 B.6 C.3 D.16 6.如图8-7所示电路的功能为（）A.并行输入寄存器 B.移位寄存器 C.计数器 D.序列信号发生器 7.由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。（） A.2 B.4 C.8 D.16 8.现欲将一个数据串延时4个CP的时间，则最简单的办法采用（） A.4位并行寄存器 B.4位移位寄存器 C.4进制计数器 D.4位加法器 二、判断题 1.时序电路中不含有记忆功能的器件。（ ) 2.移位寄存器74LS194可串行输入并行输出，但不能串行输入串行输出。（） 仅供学习与交流，如有侵权请联系网站删除谢谢2
3.时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。（ ) 4.时序电路一定不要组合电路。（） 三、多项选择题 1.寄存器按照功能不同可分为（） A.数据寄存器 B.移位寄存器 C.暂存器 D.计数器 2.数码寄存器的特点是（） A.存储时间短 B.速度快 C.可做高速缓冲器 D.一旦停电后存储数码全部消失 3.移位寄存器按移位方式可分为（） A.左移移位寄存器 B.右移移位寄存器 C.双向移位寄存器 D.集成移位寄存器 第二节计数器 一、填空题1.触发器有个稳定状态，它可以记录位二进制码，存储8位二进制信息需要个触发器。 2.按进位体制的不同，计数器可分为计数器和计数器等；按计数过程中数字增减趋势的不同，计数器可分为计数器、计数器和计数器。 3.要构成五进制计数器，至少需要个触发器。 4.设集成十进制（默认为8421码）加法计数器的初态为Q3Q2Q1Q0=1001，则经过5个CP 脉冲以后计数器的状态为 . 5.在各种寄存器中，存放N位二进制数码需要个触发器。 二、单项选择题 1.按各触发器的CP所决定的状态转换区分，计数器可分为计数器。（） A.加法、减法和可逆 B.同步和异步 C.二、十和N进制 D.以上均不正确 2.将一个D触发器处于技术状态时，下列做法正确的是（） A.D端接固定高电平 B.D端悬空 C.D端与Q端相联 D.D与Q非端相联 仅供学习与交流，如有侵权请联系网站删除谢谢3
基本控制电路原理剖析
重庆能源职业学院 毕业设计（论文） 论文（设计）题目：基本控制电路及常用工业控制分析 班级：20132341 姓名：李伏洪 学号：20132341020 指导教师：裴子春 时间：2016 年 5 月日
摘要 本文主要讲，基本电路的概念。基本的物理量及在电路中用到的等效定理和基尔霍夫定律。介绍了，电路的连接方式：串联电路和并联电路，常用的铣床的电路分析和工作原理。 讲述了电磁和电磁感应原理。 关键词：基本电路、物理量、等效定理、基尔霍夫定律、工业分析。
目录 目录 摘要 (2) 一：基本控制电路 (5) 1：电路的基本概念 (5) 1.1：电路的功能 (5) 1.2实际电路与电路模型 (5) 二：电路的基本物理量 (5) 1：电流 (5) 2：电压 (6) 3;功率与能量 (6) 4;电阻元件与欧姆定律 (6) 4.1 电阻 (6) 4.2欧姆定律 (6) 三：基尔霍夫定律 (7) 3.1基尔霍夫定律分类 (7) 3.2基尔霍夫电流定律的定义 (7) 3.3基尔霍夫电压定律的定义 (7) 4等效电源定理 (7) 4.1戴维宁定理 (7) 5电路的连接(串连、并连、混连) (7) 5.1串联电路 (7) 5.2电源的并联 (8) 5.3混联电路 (8) 6电磁和电磁感应; (9) 6.1磁的基本知识 (9) 6.2电流的磁效应 (9) 6.3电磁感应 (9)
7.1 主电路分析 (10) 8参考文献 (11)
一：基本控制电路 1：电路的基本概念 1.1：电路的功能 大体上分为两类：一类是实现电能的传输和分配，二类是用来转换处理各种信号。 第一类是指电力的产生到消耗的过程，把电能从发电厂通过电网把电能送到用户(发输变配用)。 第二类是设计各种不同的电路，来完成如：整流,放大，滤波，变换，取样，记忆等各种预期的功能。 1.2实际电路与电路模型 1.2.1实际电路是由若干电器元件按应用的需要组合起来构成电流通路的整体。电路是由电源,负载，和转换环节三个部分组成。 电源：是将其他形式的能量转换成电能的装置。 负载：是统指用电设备的总称。 转换环节：起着传输，控制，分配电能的作用。 1.2.2：电路模型是将如电阻器，电容器，电感线圈，晶体管，变压器，运算放大器和电源设备当成理想元件，这些理想元件成为实际元件的模型。 二：电路的基本物理量 1：电流 电流的形成：导体中的自由电子在电场力的作用下作有规则定向运动就形成电流。 电流具备的条件;一是要有电位差，二是电路形成一个闭合的回路。 电流强度;电流的大小用电流强度来表示，电流强度用(I)来表示，I是指单位时间(t)内通过导体横截面的电荷量（Q）。 电流强度的单位是安用字母-A表示，常用单位有：千安（KA）,安（A），毫安（mA），微安（uA）1KA=1000A 1A=1000mA 1mA=1000uA 直流电流(恒定电流)的大小和方向不随时间的变化而变化，DC表示直流电。
电子技术习题解答.第8章.触发器和时序逻辑电路和其应用习题解答
第8章 触发器和时序逻辑电路及其使用习题解答 8.1 已知基本RS 触发器的两输入端D S 和D R 的波形如图8-33所示，试画出当基本RS 触发器初始状态分别为0和1两种情况下，输出端Ｑ的波形图。 图8-33 习题8.1图 解：根据基本RS 触发器的真值表可得：初始状态为0和1两种情况下，Ｑ的输出波形分别如下图所示： 习题8.1输出端Ｑ的波形图 8.2 已知同步RS 触发器的初态为0，当S 、R 和CP 的波形如图8-34所示时，试画出输出端Ｑ的波形图。 图8-34 题8.2图 解：根据同步RS 触发器的真值表可得：初始状态为0时，Ｑ的输出波形分别如下图所示：
习题8.2输出端Ｑ的波形图 8.3 已知主从JK触发器的输入端CP、J和K的波形如图8-35所示，试画出触发器初始状态分别为0时，输出端Ｑ的波形图。 图8-35 习题8.3图 解：根据主从JK触发器的真值表可得：初始状态为0情况下，Ｑ的输出波形分别如下图所示： 习题8.3输出端Ｑ的波形图 8.4 已知各触发器和它的输入脉冲CP的波形如图8-36所示，当各触发器初始状态均为1时，试画出各触发器输出Ｑ端和Q端的波形。
图8-36 习题8.4图 解：根据逻辑图及触发器的真值表或特性方程，且将驱动方程代入特性方程可得状态方程。即：（a ）J ＝K ＝1；Ｑn ＋ 1＝n Ｑ，上升沿触发 （ｂ）J ＝K ＝1；Ｑn ＋ 1＝n Ｑ， 下降沿触发 （ｃ）K ＝0，J ＝1；Ｑn ＋ 1＝J n Ｑ＋K Ｑn ＝1，上升沿触发 （ｄ）K ＝1，J ＝n Ｑ；Ｑn ＋ 1＝J n Ｑ＋K Ｑn ＝n Ｑn Ｑ＋０·Ｑn ＝n Ｑ，上升沿触发 （ｅ）K ＝Ｑn ，J ＝n Ｑ；Ｑn ＋ 1＝J n Ｑ＋K Ｑn ＝n Ｑn Ｑ＋０＝n Ｑ，上升沿触发 （ｆ）K ＝Ｑn ，J ＝n Ｑ；Ｑn ＋ 1＝J n Ｑ＋K Ｑn ＝n Ｑn Ｑ＋０＝n Ｑ，下降沿触发， 再根据边沿触发器的触发翻转时刻，可得当初始状态为1时，各个电路输出端Ｑ的波形分别如图（a ）、（b ）、（c ）、（d ）、（e ）和（f ）所示，其中具有计数功能的是：（a ）、（b ）、（d ）、（e ）和（f ）。各个电路输出端Ｑ的波形和相应的输出端Ｑ的波形相反。 习题8.4各个电路输出端Ｑ的波形图
第5章时序逻辑电路思考题与习题题解
思考题与习题题解 5-1 填空题 （1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与电路原来所处的状态无关；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与信号作用前电路原来所处的状态有关。 （2）构成一异步n2进制加法计数器需要 n 个触发器，一般将每个触发器接成计数或T’型触发器。计数脉冲输入端相连，高位触发器的 CP 端与邻低位Q端相连。 （3）一个4位移位寄存器，经过 4 个时钟脉冲CP后，4位串行输入数码全部存入寄存器；再经过 4 个时钟脉冲CP后可串行输出4位数码。 （4）要组成模15计数器，至少需要采用 4 个触发器。 5-2 判断题 （1）异步时序电路的各级触发器类型不同。（×）（2）把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（×）（3）具有 N 个独立的状态，计满 N 个计数脉冲后，状态能进入循环的时序电路，称之模N计数器。（√） （4）计数器的模是指构成计数器的触发器的个数。（×） 5-3 单项选择题 （1）下列电路中，不属于组合逻辑电路的是（D）。 A.编码器 B.译码器 C. 数据选择器 D. 计数器 （2）同步时序电路和异步时序电路比较，其差异在于后者( B )。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 （3）在下列逻辑电路中，不是组合逻辑电路的有( D )。 A.译码器 B.编码器 C.全加器 D.寄存器 （4）某移位寄存器的时钟脉冲频率为100KHz，欲将存放在该寄存器中的数左移8位，完成该操作需要（B）时间。 μS μS μS （5）用二进制异步计数器从0做加法，计到十进制数178，则最少需要（ C ）个触发器。 （6）某数字钟需要一个分频器将32768Hz的脉冲转换为1HZ的脉冲，欲构成此分频器至少需要（B）个触发器。
第8章 时序逻辑电路8章9章习题答案)
第8章 时序逻辑电路 本章讨论了数字电路的另一类单元电路——时序逻辑电路。首先介绍具有存储记忆功能的单元电路触发器，它是构成各种计数器和寄存器等时序电路的单元。然后介绍数字系统中常用的一些时序电路的组成和工作原理以及555定时器的应用。 本章基本要求 了解时序逻辑电路的共同特点； 熟练掌握R-S 、J-K 、D 、T 触发器的逻辑功能； 熟练掌握时序电路分析方法，基本的设计方法； 掌握计数器的分类及特点； 了解常用的时序逻辑电路的功能及应用； 了解555定时器的典型应用。 8－5 作用下Q 解： (a) 1 1 n Q +(b) 1 2 =n Q (c) 13 n Q ==(d) 1 4 =+Q n (e) n n Q D Q ==+15 (f) 图中：n n n n Q Q K Q J Q =+==16 各触发器的波形图如下图8-7所示： 8－6 电路如图8-8所示，设初始状态为021==Q Q ，，试画出在CP 作用下1Q 、 2Q 的波形。 1Q 6 Q 5Q 4Q 3Q 2 Q 图8-7
解：n n n n n n n n n Q Q Q Q Q Q Q K Q J Q 2 11212111 1=?+=+=+ n n Q D Q 1 1 2 ==+ 波形图如图8-9所示： 8－7电路如图8-10所示，设初始状态为021==Q Q ，，试画出在CP 作用下1Q 、 2Q 的波形。 解：n n Q 1 1+ n Q 12+ 8－8 图解： D R S ①0=CP 时，触发器状态不变。此时D Q =5， D Q =6 ②CP 由0变1时触发器翻转，D Q = ③1=CP 时输入信号被封馈，触发器保持，其中反馈线①使触发器维持在0 状态和阻止触发器为1状态称为置0维持线，置1阻塞线。 反馈线②使0 =CP ，D Q =5 时，D Q =6 反馈线③使1=CP 时，触发器维持1状态即置1维持线。 图8-9 C P 2 Q 1 Q 图8-8 C P 图8-12
第5章时序逻辑电路习题解答
CLK Z 图 题 5-1图 解：从给定的电路图写出驱动方程为： 0012 10 21()n n n n n D Q Q Q D Q D Q ?=??=??=?? e 将驱动方程代入D 触发器的特征方程D Q n =+1 ，得到状态方程为： 10012110 121()n n n n n n n n Q Q Q Q Q Q Q Q +++?=??=??=?? e 由电路图可知，输出方程为 2 n Z Q = 根据状态方程和输出方程，画出的状态转换图如图题解5-1(a ）所示，时序图如图题解5-1(b ）所示。 题解5-1(a ）状态转换图
1 Q 2/Q Z Q 题解5-1(b ）时序图 综上分析可知，该电路是一个四进制计数器。 5-2 分析图所示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A 为输入变量。 Y A 图 题 5-2图 解：首先从电路图写出驱动方程为： () 0110101()n n n n n D AQ D A Q Q A Q Q ?=? ?==+?? 将上式代入触发器的特征方程后得到状态方程 () 1011 10101()n n n n n n n Q AQ Q A Q Q A Q Q ++?=? ?==+?? 电路的输出方程为：
01n n Y AQ Q 根据状态方程和输出方程，画出的状态转换图如图题解5-2所示 Y A 题解5-2 状态转换图 综上分析可知该电路的逻辑功能为： 当输入为0时，无论电路初态为何，次态均为状态“00”，即均复位； 当输入为1时，无论电路初态为何，在若干CLK 的作用下，电路最终回到状态“10”。 5-3 已知同步时序电路如图(a)所示，其输入波形如图 (b)所示。试写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图，并说明该电路的功能。 X (a) 电路图 1234CLK 5678 X (b)输入波形 图 题 5-3图 解：电路的驱动方程、状态方程和输出方程分别为：
电子技术习题解答.第8章.触发器和时序逻辑电路及其应用习题解答
第8章 触发器和时序逻辑电路及其应用习题解答 8.1 已知基本RS 触发器的两输入端D S 和D R 的波形如图8-33所示，试画出当基本RS 触发器初始状态分别为0和1两种情况下，输出端Ｑ的波形图。 图8-33 习题8.1图 解：根据基本RS 触发器的真值表可得：初始状态为0和1两种情况下，Ｑ的输出波形分别如下图所示： 习题8.1输出端Ｑ的波形图 8.2 已知同步RS 触发器的初态为0，当S 、R 和CP 的波形如图8-34所示时，试画出输出端Ｑ的波形图。 图8-34 题8.2图 解：根据同步RS 触发器的真值表可得：初始状态为0时，Ｑ的输出波形分别如下图所示：
习题8.2输出端Ｑ的波形图 8.3 已知主从JK触发器的输入端CP、J和K的波形如图8-35所示，试画出触发器初始状态分别为0时，输出端Ｑ的波形图。 图8-35 习题8.3图 解：根据主从JK触发器的真值表可得：初始状态为0情况下，Ｑ的输出波形分别如下图所示： 习题8.3输出端Ｑ的波形图 8.4 已知各触发器和它的输入脉冲CP的波形如图8-36所示，当各触发器初始状态均为1时，试画出各触发器输出Ｑ端和Q端的波形。
图8-36 习题8.4图 解：根据逻辑图及触发器的真值表或特性方程，且将驱动方程代入特性方程可得状态方程。即：（a ）J ＝K ＝1；Ｑn ＋ 1＝n Ｑ，上升沿触发 （ｂ）J ＝K ＝1；Ｑn ＋ 1＝n Ｑ， 下降沿触发 （ｃ）K ＝0，J ＝1；Ｑn ＋ 1＝J n Ｑ＋K Ｑn ＝1，上升沿触发 （ｄ）K ＝1，J ＝n Ｑ；Ｑn ＋ 1＝J n Ｑ＋K Ｑn ＝n Ｑn Ｑ＋０·Ｑn ＝n Ｑ，上升沿触发 （ｅ）K ＝Ｑn ，J ＝n Ｑ；Ｑn ＋ 1＝J n Ｑ＋K Ｑn ＝n Ｑn Ｑ＋０＝n Ｑ，上升沿触发 （ｆ）K ＝Ｑn ，J ＝n Ｑ；Ｑn ＋ 1＝J n Ｑ＋K Ｑn ＝n Ｑn Ｑ＋０＝n Ｑ，下降沿触发， 再根据边沿触发器的触发翻转时刻，可得当初始状态为1时，各个电路输出端Ｑ的波形分别如图（a ）、（b ）、（c ）、（d ）、（e ）和（f ）所示，其中具有计数功能的是：（a ）、（b ）、（d ）、（e ）和（f ）。各个电路输出端Ｑ的波形与相应的输出端Ｑ的波形相反。 习题8.4各个电路输出端Ｑ的波形图
数字电路与逻辑设计习题_6第六章时序逻辑电路
第六章时序逻辑电路 一、选择题 1．同步计数器和异步计数器比较，同步计数器的显著优点是。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。 2．把一个五进制计数器与一个四进制计数器串联可得到进制计数器。 A.4 B.5 C.9 D.20 3．下列逻辑电路中为时序逻辑电路的是。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 4. N个触发器可以构成最大计数长度（进制数）为的计数器。 A.N B.2N C.N2 D.2N 5. N个触发器可以构成能寄存位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 6．五个D触发器构成环形计数器，其计数长度为。 A.5 B.10 C.25 D.32 7．同步时序电路和异步时序电路比较，其差异在于后者。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 8．一位8421BCD码计数器至少需要个触发器。 A.3 B.4 C.5 D.10 9.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少 应使用级触发器。 A.2 B.3 C.4 D.8 10．8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。 A.1 B.2 C.4 D.8 11．用二进制异步计数器从0做加法，计到十进制数178，则最少需要个触发器。 A.2 B.6 C.7 D.8 E.10 12．某电视机水平-垂直扫描发生器需要一个分频器将31500H Z的脉冲转换为60H Z的脉冲，欲构成此分频器至少需要个触发器。 A.10 B.60 C.525 D.31500 13．某移位寄存器的时钟脉冲频率为100KH Z，欲将存放在该寄存器中的数左移8位，完成该操作需要时间。
第五章时序逻辑电路
第五章时序逻辑电路 教学目标、要求：掌握时序逻辑电路的概念；熟练掌握时序逻辑电路的分析与设计方法；熟练掌握计数器、寄存器和存储器的原理；掌握反馈归零、置数法构成N进制计数器；掌握RAM、ROM、PLD、CPLD的功能及使用方法；了解其电路结构和工作原理，了解FPLA的阵列结构与编程方法。 内容提要：时序电路的基本分析与设计方法；计数器；寄存器和存储器；可编程逻 辑器件。 重点、难点：同步时序电路的一般分析方法；计数器的一般分析方法；；用集成计数器构成N进制计数器；寄存器的工作原理。 教学方法：启发式、讨论式、探究时，理论、实验和实际应用有机结合。 教学学时：12学时 概述 一、时序电路的特点 组合逻辑电路基本单元是门电路，没有记忆功能； 时序逻辑电路——电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。时序电路中必须含有具有记忆能力的存储器件。 时序电路结构框图如图5.1所示。 图5.1 时序逻辑电路结构方框图 时序逻辑电路由组合电路和存储电路两部分构成。 二、时序电路逻辑功能的表示方法 时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。 ? ? ? ?? ? ? = = = = = = +t k Q Q Q W W W H Q r j Q Q Q X X X G W m i Q Q Q X X X F Y n q n n r k n k n q n n p j j n q n n p i i , ,2,1 ) , , , ; , , , ( , ,2,1 ) , , , ; , , , ( , ,2,1 ) , , , ; , , , ( 2 1 2 1 1 2 1 2 1 2 1 2 1 Λ Λ Λ Λ Λ Λ Λ Λ Λ 输出方程、激励方程、状态方程
第6章_时序逻辑电路 课后答案
第六章 时序逻辑电路 【题 】 分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。 Y 图P6.3 【解】驱动方程: 11323131233 J =K =Q J =K =Q J =Q Q ;K =Q ?? ??? 输出方程:3Y Q = 将驱动方程带入JK 触发器的特性方程后得到 状态方程为: n+11313131n 1 2121221n+1 3321 Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q +?=+=?=+=⊕??=? 电路能自启动。状态转换图如图 【题 】 分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A 为输入逻辑变量。 图A6.3
Y 图P6.5 $ 【解】 驱动方程: 12 21212() D AQ D AQ Q A Q Q ?=??==+?? 输出方程: 21Y AQ Q = 将驱动方程带入JK 触发器的特性方程后得到状态方程为: n+1 12 n+1 212() Q AQ Q A Q Q ?=??=+?? 电路的状态转换图如图 1 图A6.5 【题 】 分析图时序电路的逻辑功能，画出电路的状态转换图，检查电路能否自启动，说明电路能否自启动。说明电路实现的功能。A 为输入变量。
A Y 图P6.6 【解】驱动方程: 11221 1 J K J K A Q ==?? ==⊕? ~ 输出方程: 1212Y AQ Q AQ Q =+ 将驱动方程带入JK 触发器的特性方程后得到状态方程为: n+111 n+1 21 2 Q Q Q A Q Q ?=??=⊕⊕?? 电路状态转换图如图。A ＝0时作二进制加法计数，A ＝1时作二进制减法计数。 01图A6.6 【题 】 分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。