杭电数电课内实验
数电课程设计实验课
数电课程设计实验课一、课程目标知识目标：1. 学生能理解数字电路的基本原理，掌握常见数字电路组件的功能及相互关系。
2. 学生能够运用所学知识，设计简单的数字电路，并进行功能分析。
3. 学生能够识别并描述常见数字电路图，理解其工作原理。
技能目标：1. 学生掌握使用数字电路设计软件进行电路图绘制和仿真测试的能力。
2. 学生能够运用逻辑分析仪、示波器等工具对数字电路进行调试和故障排除。
3. 学生通过实验操作，提高动手实践能力，培养工程思维。
情感态度价值观目标：1. 学生培养对数字电路学习的兴趣，激发探索电子科技的热情。
2. 学生通过实验课程，培养团队合作精神，增强沟通与协作能力。
3. 学生在实验过程中，树立安全意识，养成良好的实验操作习惯。
课程性质分析：本课程为实验课，侧重于学生的实践操作和动手能力培养，结合理论教学，使学生在实践中深化对数字电路知识的理解。
学生特点分析：学生为高中年级学生，具备一定的电子基础和逻辑思维能力，对新鲜事物充满好奇，喜欢动手操作。
教学要求：教师需引导学生将理论知识与实践相结合，注重培养学生的实际操作能力和问题解决能力，使学生在实践中提高对数字电路的认识。
通过课程目标的实现，为学生后续学习电子技术打下坚实基础。
二、教学内容本节实验课教学内容以《数字电路》教材第四章“组合逻辑电路”和第五章“时序逻辑电路”为基础，涵盖以下内容：1. 组合逻辑电路原理与设计：- 组合逻辑电路基本概念、分类及特点；- 常见组合逻辑电路（如编码器、译码器、数据选择器等）的原理与功能；- 组合逻辑电路设计方法及步骤。
2. 时序逻辑电路原理与设计：- 时序逻辑电路基本概念、分类及特点；- 常见时序逻辑电路（如触发器、计数器、寄存器等）的原理与功能；- 同步与异步时序逻辑电路的设计方法及步骤。
3. 数字电路仿真与测试：- 使用Multisim、Proteus等软件进行数字电路图绘制及仿真；- 常用逻辑分析仪、示波器等仪器的使用方法；- 数字电路调试与故障排除。
数电实验报告1
实验一门电路逻辑功能及测试一、实验目的1、熟悉门电路逻辑功能。
2、熟悉数字电路学习机及示波器使用方法。
二、实验仪器及材料1、双踪示波器2、器件74LS00 二输入端四与非门2片74LS20 四输入端双与非门1片74LS86 二输入端四异或门1片74LS04 六反相器1片三、预习要求1、复习门电路工作原理相应逻辑表达示。
2、熟悉所有集成电路的引线位置及各引线用途。
3、了解双踪示波器使用方法。
四、实验内容实验前按学习机使用说明先检查学习机是否正常，然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错。
线接好后经实验指导教师检查无误方可通电。
试验中改动接线须先断开电源，接好线后在通电实验。
1、测试门电路逻辑功能。
（1）选用双输入与非门74LS20一只，插入面包板，按图连接电路，输入端接S1~S4(电平开关输入插口)，输出端接电平显示发光二极管（D1~D8任意一个）。
（2）将电平开关按表1.1置位，分别测出电压及逻辑状态。
（表1.1）2、异或门逻辑功能测试（1）选二输入四异或门电路74LS86，按图接线，输入端1﹑2﹑4﹑5接电平开关，输出端A﹑B﹑Y接电平显示发光二极管。
（2）将电平开关按表1.2置位，将结果填入表中。
表 1.23、逻辑电路的逻辑关系（1）选用四二输入与非门74LS00一只，插入面包板，实验电路自拟。
将输入输出逻辑关系分别填入表1.3﹑表1.4。
（2）写出上面两个电路的逻辑表达式。
表1.3 Y=A ⊕B表1.4 Y=A ⊕B Z=AB 4、逻辑门传输延迟时间的测量用六反相器（非门）按图1.5接线，输80KHz 连续脉冲，用双踪示波器测输入，输出相位差，计算每个门的平均传输延迟时间的tpd 值 ： tpd=0.2μs/6=1/30μs 5、利用与非门控制输出。
选用四二输入与非门74LS00一只，插入面包板，输入接任一电平开关，用示波器观察S 对输出脉冲的控制作用:一端接高有效的脉冲信号，另一端接控制信号。
数电实践实验报告(2篇)
第1篇一、实验目的1. 掌握数字电路的基本概念和基本分析方法；2. 熟悉数字电路实验的基本操作和实验方法；3. 培养实验技能和团队协作能力；4. 通过实验加深对数字电路理论知识的理解。
二、实验原理数字电路是一种利用数字信号进行信息处理的电路，主要包括逻辑门、触发器、计数器、寄存器等基本单元。
本实验主要验证数字电路的基本逻辑功能，包括与门、或门、非门、异或门等。
三、实验仪器与设备1. 实验箱：包括电源、信号发生器、示波器、数字逻辑实验板等；2. 实验元器件：包括74LS00、74LS02、74LS04、74LS08等数字集成电路芯片；3. 实验工具：包括万用表、螺丝刀、连接线等。
四、实验内容1. 验证与门、或门、非门、异或门的逻辑功能；2. 设计一个简单的组合逻辑电路，实现逻辑运算；3. 设计一个简单的时序逻辑电路，实现计数功能。
五、实验步骤1. 验证与门、或门、非门、异或门的逻辑功能（1）将74LS00、74LS02、74LS04、74LS08等数字集成电路芯片插入实验板，连接好电源；（2）按照实验指导书的要求，将输入端和输出端连接好；（3）使用示波器观察输出信号，验证逻辑功能。
2. 设计一个简单的组合逻辑电路，实现逻辑运算（1）设计一个简单的逻辑运算电路，如全加器；（2）根据设计要求，选择合适的数字集成电路芯片；（3）将芯片插入实验板，连接好输入端和输出端；（4）使用示波器观察输出信号，验证逻辑功能。
3. 设计一个简单的时序逻辑电路，实现计数功能（1）设计一个简单的计数器电路，如4位二进制计数器；（2）根据设计要求，选择合适的数字集成电路芯片；（3）将芯片插入实验板，连接好输入端和输出端；（4）使用示波器观察输出信号，验证计数功能。
六、实验结果与分析1. 验证与门、或门、非门、异或门的逻辑功能实验结果：通过观察示波器输出信号，验证了与门、或门、非门、异或门的逻辑功能。
2. 设计一个简单的组合逻辑电路，实现逻辑运算实验结果：通过观察示波器输出信号，验证了全加器的逻辑功能。
杭电计算机组成原理实验报告.doc
杭电计算机组成原理实验报告篇一：杭电计组实验报告9计组实验九老师：包健一、源代码测试模块代码：moduleTest_Top;// Inputsreginclk;regmem_clk;regrst;reg [3:0] SW;// Outputswire [7:0] LED;// Instantiate the Unit Under TestTop uut ,.mem_clk,.rst,.LED,.SW);reg [2:0] i;initial begin// Initialize Inputsinclk = 0;mem_clk = 0;rst = 0;SW = 0;i=0;// Wait 100 ns for global reset to finish #100;rst = 1;#100;rst =0 ;#100;foreverbegin#100;mem_clk=~mem_clk;i=i+1;ifinclk=~inclk;endendendmodule顶层模块代码：moduleMy_I_CPU;wireclk_n = ~clk;wire[31:0] codes;Inst_Fetch1 inst_fetch,.clk,.Inst_codes);wire[5:0] OP;wire[5:0] func;wire[2:0] ALU_OP;wirerd_rt_s;wireimm_s;wirert_imm_s;wirealu_mem_s;wireWrite_Reg;wireMem_Write;wire [15:0] imm;wire [31:0] imm_data ;assign imm_data = ?{{16{imm[15]}},imm}:{{16{1b0}},imm}; assign OP =codes[31:26];assignfunc = codes[5:0];assignimm = codes[15:0]; OP_Decoderop_decoder,//input.func,//input.ALU_OP,.rd_rt_s,.imm_s,.rt_imm_s,.alu_mem_s,.Write_Reg,.Mem_Write);wire[4:0] rs;wire[4:0] rt;wire[4:0] rd;assigs = codes[25:21];assigt = codes[20:16];assigd = codes[15:11];wire[4:0] W_Addr;assignW_Addr=?rt:rd;wire [31:0]W_Data;wire [31:0]R_Data_A;wire [31:0]R_Data_B; RegisterHeapregister,.R_Addr_B,.W_Addr,.Write_Reg,.Reset,.Clk,.W_Data,.R_Data_A,.R_Data_B);wire [31:0]ALU_A;wire [31:0]ALU_B;assign ALU_A = R_Data_A;assign ALU_B = ?imm_data:R_Data_B;ALU alu,.A,.B,.F,.ZF,.OF);Data_Memdata_mem , // input clka.wea, // input [0 : 0] wea .addra, // input [5 : 0] addra .dina, // input [31 : 0] dina .douta // output [31 : 0] douta);assignW_Data = ?M_R_Data:ALU_F; endmodule二、仿真波形三、电路图四、引脚配置篇二：杭电计算机组成原理取指令与指令译码实验7杭州电子科技大学计算机学院实验报告课程名称：计算机组成原理姓名实验项目：取指令与指令译码实验班级指导教师：学号：实验位置：日期：篇三：杭电计算机组成原理多功能ALU设计实验3杭州电子科技大学计算机学院实验报告课程名称：计算机组成原理姓名：实验项目：多功能ALU设计实验班级：指导教师：学号：实验位置：日期：2015年4月29日。
数电实验报告
数电实验报告引言：数电实验是电子信息科学与技术专业中一门重要的实验课程。
通过数电实验，我们可以掌握数字电路的基本原理与设计方法，加深对电子电路原理的理解与应用。
本实验报告将对我们进行的数电实验进行总结与评述，以便更好地理解数电实验的内容和意义。
实验目的：本次数电实验的主要目的是通过实验的方式，掌握数字电路的设计与实现原理，以及相应的实验工具和测试设备的使用方法。
通过实际操作，我们将验证数字电路的可靠性和正确性，并培养我们的实验技能和分析问题的能力。
实验内容：本次数电实验涵盖了多个实验项目，其中包括：逻辑门的实验、组合逻辑电路的实验以及时序逻辑电路的实验等。
1. 逻辑门的实验这一部分我们主要学习并实验了与门、或门、非门、异或门等逻辑门的基本原理与应用。
透过实际连接与测试，我们进一步了解了逻辑门之间的相互转换关系和应用场景。
通过使用示波器、万用表等仪器设备，我们能够验证逻辑门的逻辑功能与实际输出是否一致。
2. 组合逻辑电路的实验在组合逻辑电路的实验中，我们学习了多种组合逻辑电路的设计原理和真值表的绘制方法。
通过实际搭建和测试，我们验证了布尔代数的基本运算规则在实际电路中的应用，并掌握了基本的编码器、解码器和多路选择器等组合逻辑电路的设计与实现方法。
3. 时序逻辑电路的实验时序逻辑电路实验是本次数电实验的重点和难点部分。
通过实验，我们学习了时钟信号的产生与作用原理，掌握了触发器的工作原理和应用方法。
我们还学习了时序逻辑电路的分析与设计技巧，实践了状态图和状态表的绘制方法，进一步体验了时序逻辑电路在数字系统中的重要性和应用价值。
实验结果与分析：通过实验操作和测试数据，我们得出了相应的实验结果，并对实验结果进行了分析。
通过实验数据的处理和对比，我们可以进一步验证电路设计的正确性，找出问题所在并加以改正。
同时，我们还对实验结果进行了数据处理和图表绘制，以便更好地展示实验结果。
总结与反思：通过本次数电实验，我们不仅掌握了数字电路的基本原理和设计方法，还提高了实验操作技能、问题分析和解决能力。
杭电过程控制实验报告
过程控制实验报告班级：组号：组员：年月日实验一、水箱液位定值控制实验一、实验目的1、通过实验熟悉单回路反馈控制系统的组成和工作原理。
2、分析分别用P、PI和PID调节时的过程图形曲线。
3、定性地研究P、PI和PID调节器的参数对系统性能的影响。
二、面板位图与实验电气连接图1、实验面板位图实验面板位图如图1-1，图1-2，图1-3所示图1-1、传感器执行器位图图1-2、电源面板位图2、实验电气接线图3、实验信号实物连接图图1-5、实验信号实物连接图三、实验原理图1-6、实验控制框图1-6为单回路水箱液位控制系统，单回路调节系统一般指在一个调节对象上用一个调节器来保持一个参数的恒定，而调节器只接受一个测量信号，其输出也只控制一个执行机构。
本系统所要保持的恒定参数是液位的给定高度，即控制的任务是控制上水箱液位等于给定值所要求的高度。
根据控制框图，这是一个闭环反馈单回路液位控制，采用工业智能仪表控制。
当调节方案确定之后，接下来就是整定调节器的参数，一个单回路系统设计安装就绪之后，控制质量的好坏与控制器参数选择有着很大的关系。
合适的控制参数，可以带来满意的控制效果。
反之，控制器参数选择得不合适，则会使控制质量变坏，达不到预期效果。
因此当一个单回路控制系统组成好以后，如何整定好控制器的参数是一个很重要的实际问题。
一个控制系统设计好以后，系统的投运和参数整定是十分重要的工作。
四、实验内容和步骤1、系统连线（1）将系统的所有电源开关打在关的位置。
（2）按照实验电气图将系统接好2、仪表操作按照实验手册设置相应参数：主要包括Inp 33；SCL 0 ; SCH 650.03、启动实验装置4、实验内容（一）比例调节（P）控制（1）启动计算机MCGS软件，进入实验系统选择水箱液位定值控制实验（2）按下水泵1启动按钮，启动水泵1，进行实验。
（3）设定给定值30，设置P（20）参数，将I（9999）参数设置为最大值，D参数设置为0，观察屏幕上的曲线，待被调参数基本稳定于给定值后，可以开始加干扰实验。
数电实验5 冒险与竞争(含仿真图)
实验五组合电路中的竞争与冒险一、实验目的1、观察组合电路中的竞争与冒险现象。
2、了解消除竞争与冒险现象的方法。
二、实验仪器及器件1、实验箱、万用表、示波器。
2、74LS00X3、74LS20X1、330PF 电容X1。
三、实验预习1、复习与组合逻辑电路竞争与冒险有关内容。
2、画出用74LS00 实现实验内容中F 函数的逻辑图。
3、写出F 的真值表。
4、找出变量B、D 变化过程中产生险象时，其他变量的组合。
四、实验原理1、竞争冒险现象及其成因对于组合逻辑电路，输出仅取决于输入信号的取值组合，但这仅是指电路的稳定解而言，没有涉及电路的暂态过程。
实际上，在组合逻辑电路中信号的传输可能通过不同的路径而汇合到某一门的输入端上。
由于门电路的传输延迟，各路信号对于汇合点会有一定的时差。
这种现象称为竞争。
如果竞争现象的存在不会使电路产生错误的输出，则成为非临界竞争；若果使电路的输出产生了错误输出，则称为临界竞争，通常称为逻辑冒险现象。
一般说来，在组合逻辑电路中，如果有两个或两个以上的信号参差地加到同一门的输入端，在门的输出端得到稳定的输出之前，可能出现短暂的，不是原设计要求的错误输出，其形状是一个宽度仅为时差的窄脉冲，通常称为尖峰脉冲或毛刺。
2、检查竞争冒险现象的方法在输入变量每次只有一个改变状态的简单情况下，可以通过逻辑函数式判断组合逻辑电路中是否有竞争冒险存在。
如果输出端门电路的两个输入信号 A 和 A 是输入变量A 经过两个不同的传输途径而来的，那么当输入变量的状态发生突变时输出端便有可能产生尖峰脉冲。
因此，只要输出端的逻辑函数在一定条件下化简成Y=A+A 或Y=AA则可判断存在竞争冒险3、消除竞争冒险现象的方法（1）接入滤波电路在输出端并接入一个很小的滤波电容Cf，足可把尖峰脉冲的幅度削弱至门电路的阈值电压以下。
（2）引入选通脉冲。
对输出引进选通脉冲，避开现象。
（3）修改逻辑设计。
在逻辑函数化简选择乘积项时，按照判断组合电路是否存在竞争冒险的方法，选择使逻辑函数不会使逻辑函数产生竞争冒险的乘积项。
数电实验实验三、四
12.3 数据选择器 2.3.1 实验目的1．测试集成数据选择器74151的逻辑功能。
2．用74151构成大、小月份检查电路。
3．用74151构成比较2个4位二进制数是否相等的电路。
2.3.2 实验设备与器件1．74151型8选1数据选择器1块 2．7404型六反相器1块 2.3.3 实验原理数据选择器从多路输入数据中选择其中的一路数据送到电路的输出端。
数据选择器分为4选1数据选择器和8选1数据选择器。
74151是8选1数据选择器，数据输入端0D ～7D 是8位二进制数，2A 1A 0A 是地址输入端，Y 和Y 是一位互补的数据输出端，S 是控制端。
其管脚如图2-3-1所示，逻辑功能如表2-3-1所示。
74151的逻辑表达式是：)A A A (D )A A A (D )A A A (D )A A A (D Y 0123012201210120+++=)A A A (D )A A A (D )A A A (D )A A A (D 0127012601250124++++图2-3-1 74151管脚图逻辑开关LED图2-3-2 74151逻辑功能测试图D0D1D2D3D4D5D6D7A2A1A0YVCC GNDYS74151432115141312161011798562表2-3-1 74151功能表2.3.4预习要求1. 理解数据选择器的工作原理，掌握四选一数据选择器和八选一数据选择器的逻辑表达式。
2. 查找八选一数据选择器74151的管脚图。
3. 写出大、小月检查电路的设计方法，要求是：用4位二进制数0123A A A A 表示一年中的十二个月，从0000～1100为1月到12月，其余为无关状态；用Y 表示大小月份，Y=0为月小（二月也是小），Y=1为月大（7月和8月都是月大）。
4．用两片74151设计一个判断两个2位二进制数是否相等的电路。
5．根据实验内容的要求，完成有关实验电路的设计，拟好实验步骤。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字逻辑电路课内仿真实验
第六章 QuartusII原理图设计初步
一、实验目的：初步了解学习使用Quartus||软件进行电路自动化设计。
二、实验仪器：Quartus||软件。
三、实验内容：
6-1 用Quartus||库中的宏功能模块74138和与非门实现指定逻辑函数
按照6.3节和6.4节的流程，使用Quartus||完整图6-2电路的设计，包括：创建工程，在原理图编辑窗中绘制此电路，全程编译，对设计进行时序仿真，根据仿真波形说明此电路的功能，引脚锁定编译，编程下载于FPGA中进行硬件测试。
最后完成实验报告。
1、原理图
2、波形设置
3、仿真波形
6-2 用两片7485设计一个8位比较器
用两片4位二进制数值比较器7485串联扩展为8位比较器，使用Quartus||完成全部设计和测试，包括创建工程、编辑电路图、全程编译、时序仿真及说明此电路的功能、引脚锁定、编程下载，进行硬件测试。
最后完成实验报告。
1、原理图
2、波形设置
3、波形仿真
6-3 设计8位串行进位加法器
首先根据图4-33，用半加器设计一个全加器元件，然后根据图4-34，在顶层设计中用8个1位全加器构成8位串行进位加法器。
给出时序仿真波形并说明之，引脚
锁定编译，编程下载于FPGA中进行硬件测试，最后完成实验报告，讨论这个加法器的工作速度。
1、原理图：
半加器
1位全加器
8位串行进位全加器
集成后的8位串行进位全加器
2、波形设置
3、波形仿真
6-5 设计一个十六进制7段显示译码器
用Verilog的case语句设计一个可以控制显示共阴7段数码管的十六进制码7段显示译码器。
首先给出此译码器的真值表，此译码器有4个输入端：D、C、B、A。
D是最高位，A 是最低位；输出有8位：p、g、f、e、d、c、b、a，其中p和a分别是最高和最低位，p控制小数点。
对于共阴控制，如果要显示A，输入DCBA=1010；若小数点不亮，则输出pgfedcba=01110111=77H,给出时序仿真波形并说明之，引脚锁定，下载于FPGA中对共阴数码管进行硬件测试。
1、程序代码
2、电路原理图
3、波形设置
4、波形仿真
6-6 设计一个5人表决电路
用case语句设计一个5人表决电路，参加表决者5人，同意为1，不同意为0，同意者过半则表决通过，绿指示灯亮；表决不通过则红指示灯亮。
给出时序仿真波形并说明之，引脚锁定，编程下载硬件测试。
最后完成实验报告。
1、程序代码
2、电路原理图
3、波形设置
4、波形仿真
第八章时序电路的自动化设计与分析
8.1.1根据8.1.1节，首先使用74390设计一个2位十进制计数器，然后使此计数器在新的工程中作为一个可调用的元件，用它构建一个8位十进制计数器。
给出仿真结果，最后在FPGA 上进行硬件验证。
原理图：
波形仿真设置：
仿真波形：
原理图：
波形设置：
仿真波形：
8.1.2 根据8.1.2节，用74161模块设计一个十二进制加法计数器，并注意计数器的可行性和可靠性考察；然后设计一个数控分频器。
利用Quartus||创建工程，绘制电路图，全程编译，时序仿真，并根据仿真波形作出说明，引脚锁定编译后下载FPGA中，在实验系统上硬件验证，完成实验报告。
原理图：
波形仿真设置：
仿真波形：
8.2.1 利用一般模型设计一个同步模7计数器，其状态图如图所示。
结合第6章介绍的Quartus||流程来实现。
原理图：
波形仿真设置：
仿真波形：
8.2.2 基于自动化设计方法的一般模型，设计一个模可控的同步加法计数器，要求当控制信号M=0时为六进制计数器，当M=1时为十二进制计数器。
原理图：
仿真波形设置：
波形仿真结果：
8.2.3 设计一个基于一般模型的十进制加法计数器，利用Quartus||创建工程，编辑电路图，时序仿真，并根据仿真波形作说明，在实验系统上硬件验证。
注意计数器的自启动问题。
原理图：
波形仿真设置：
仿真波形结果：
8.2.4 用自动设计技术完成基于计数器一般模型的可逆8位二进制计数器设计。
原理图：
波形仿真设置：
仿真波形结果：
8.3 根据8.5节，完成基于LPM_COUNTER的16位可逆可预置型计数器设计。
利用Quartus||创建工程，时序仿真，在实验系统上硬件验证。
完成实验报告。
原理图：
波形仿真设置：
仿真波形结果：
8.5 根据8.6.3节，用状态机5完成键触点消抖动电路的全部设计，对电路进行仿真。
在硬件验证中参考实验7-2给出的方法。
为了电路的可靠性，讨论状态机工作时时钟频率的最佳值。
仍然基于状态机，探寻更好更可靠的设计方案，并验证之。
原理图
波形仿真设置：
仿真波形结果：
8.6 根据8.6.4节，首先完成此节的设计内容，并验证仿真结果。
针对系统中所需要的定时器，设计一个更灵活实用的定时器。
原理图：
波形仿真设置：
仿真波形结果：
8.7 用状态机设计一个序列发生器。
设序列发生器可周期性输出编码1100100101，高位在前。
原理图
仿真波形设置：
波形仿真结果：。