11数值比较器的功能

合集下载

数电前四章知识点总结_watermark

第一章信号表述数字信号----时间和数值均离散的电信号模拟信号----时间和数值均连续变化的电信号，如正弦波、三角波等数字信号的描述方法1、二值数字逻辑和逻辑电平（逻辑0和逻辑1）2、数字波形非归零形归零形数制进制下表进位基数数码符号十进制 D 10 0、1、2、3、4、5、6、7、8、9二进制 B 2 0、1八进制O 8 0、1、2、3、4、5、6、7十六进制H 16 0、1、2、3、4、5、6、7、8、9 、A、B、C、D、E、F 十进制一般表达式∞K i∗10i K i∈[0~9](N)10=i=―∞二进制一般表达式∞(N)2=K i∗2i K i∈[0，1]i=―∞进制转换1、二进制数→十进制数将二进制的数按权展成多项式，按十进制求和.2、十进制数→二进制数整数部分转换方法：除2取余，直到商为0。

（短除法）拆分法凑数法小数部分转换方法：乘2取整直到积的小数为零或满足误差要求。

（连乘法）3、十六←→二进制之间转换4、八←→二进制之间转换二进制代码BCD码有权码：8421码、2421码、5421码无权码：余3码、余3循环码格雷码ASCII码逻辑运算逻辑函数的表示方法真值表逻辑函数表达式逻辑图波形图逻辑函数表示方法之间的转换1.真值表到逻辑图的转换(1)根据真值表写出逻辑表达式(2) 化简逻辑表达式(3) 根据与或逻辑表达式画逻辑图2. 逻辑图到真值表的转换根据逻辑图逐级写出表达式；化简变换求最简与或式；将输入变量的所有取值逐一代入表达式得真值表第二章逻辑代数的基本定律和恒等式=A=1=A=1B+AA+(B+C)A∙B+A∙CB=A+B+C+⋯=A+BC=A∙B+A∙C等式证明①.采用代数的方法②.采用真值表的方法逻辑代数的基本规则1. 代入规则：⑴规则：任何一个含有某变量的等式，如果等式中所有出现此变量的位置均代之以一个逻辑函数式，则此等式依然成立。

⑵作用：扩大基本公式的应用范围。

2. 反演规则⑴规则：对于任意一个逻辑函数式F，做如下处理：* 若把式中的运算符“ · ”换成“ + ”，“ + ” 换成“ · ”* 常量“0”换成“1”，“1”换成“0”* 原变量换成反变量，反变量换成原变量* 保持原函数的运算次序不变那么得到的新函数式称为原函数式F的反函数式。

数值比较器设计

随意编辑精品文档实验二：数值比较器设计一、实验目的巩固Quartusll 软件的使用，熟悉Verilog HDL 程序结构，学会用文本输入法设计逻辑电路。

数值比较器原理根据两位二进制数的大小得到对应的比较结果，其电路示意图及电路特性表为:三、程序Module bijiao(A,B,Ys,Ye,Yb); "putA,B;Output Ys,Ye,Yb; RegYs,Ye,Yb;Always@(AorB)精品文档比较器电路示意图比较器特性表If(A>B)BeginYs=0;Ye=0;Yb=1;EndElse if(A=B)BeginYs=0;Ye=1;Yb=0;EndElseBeginYs=1;Ye=0;Y=0;EndEnd moudle四、仿真结果随意编辑随意编辑五、实验总结这个实验让我理清了思路，让我不再迷茫，让我的基础更扎实了，让我熟悉了数据比较起的原理，并熟悉了程序，但还是在第一次的时候错误百出，所以我还要勤加努力，相信勤能补拙。

精品文档■ijywwB ■ I w ■ r «d« W Sriia i"V WJWQ"(WflIjWpiNM M ^Mfcwu・ r ；M™% 0匕恃〜宜卍鶴屮―舟M 8. 1 n -*I . T ・ Ftf ： i fI®1—二"童j 、r rpl *。

第十一讲74ls151

第十一讲3.4.1 数据选择器的定义及功能数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。

实现数据选择功能的逻辑电路称为数据选择器。

4选1数据选择器逻辑图 4选1数据选择器功能表3.4.2 集成电路数据选择器1. 74LS151 集成电路数据选择器的功能→→→数据输出n位通道选择信号I I I 012n -1数据选择器示意图YBD D D D 输入输出使能地址G B A Y 100001100××01010D D D D 0123输出Y 的表达式为:74LS151的引脚图由1位数据选择器并联可组成多位数据选择器，2位8选1数据选择器的连接方法如图.输入输出选择C B A 使能G Y WH L L L L L L L L × × × L L L L L H L H L L H H H L L H L H H H L H H HL H D D D D D D D D D D D D D D D D 0122334455667710Y = m D i ii=07１２３４５６７８９10111213141516GND V CC 74LS151012345674LS151引脚图A B CD D D D D D D D Y W G 7可以把数据选择器的使能端作为地址选择输入，将两片74LS151连接成一个16选1的数据选择器，连接方法如图。

EN C A2.数据选择的应用 (1)逻辑函数产生器当使能端G=0时,Y 是C 、B 、A 和输入数据D0 －D7 的与或函数。

当D =1时，其对应的最小项m 在与或表达式中出现，否则，就不出现。

例: 试用8选1数据选择器74LS151产生逻辑函数。

D C B AYYY = m D i ii=07L=XYZ+XYZ+XY 原式＝XYZ+XYZ+XYZ+XYZ＝D m +D m +D m +D m 33556677D D D D 3567,都应该等于1，其它的D等于0。

数字电子技术基础题库及答案

试题库及答案试卷一一．基本概念题（一）填空题（共19分，每空1分）1．按逻辑功能的不同特点，数字电路可分为和两大类。

2．在逻辑电路中，三极管通常工作在和状态。

3．（406）10=（）8421BCD4．一位数值比较器的逻辑功能是对输入的数据进行比较，它有、、三个输出端。

5．TTL集成JK触发器正常工作时，其d R和d S端应接电平。

6．单稳态触发器有两个工作状态和，其中是暂时的。

7．一般ADC的转换过程由、、和4个步骤来完成。

8．存储器的存储容量是指。

某一存储器的地址线为A14～A0，数据线为D3～D0，其存储容量是。

（二）判断题（共16分，每题2分）1．TTL或非门多余输入端可以接高电平。

（）2．寄存器属于组合逻辑电路。

（）3．555定时器可以构成多谐振荡器、单稳态触发器、施密特触发器。

（）4．石英晶体振荡器的振荡频率取决于石英晶体的固有频率。

（）5．PLA 的与阵列和或阵列均可编程。

（）6．八路数据分配器的地址输入（选择控制）端有8个。

（）7．关门电平U OFF 是允许的最大输入高电平。

（）8．最常见的单片集成DAC 属于倒T 型电阻网络DAC 。

（）（三）选择题（共16分，每题2分）1．离散的，不连续的信号，称为（）。

A ．模拟信号 B.数字信号2．组合逻辑电路通常由（）组合而成。

A ．门电路 B.触发器 C.计数器3．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ••的值是（）。

A ．111 B.010 C.000 D.1014．十六路数据选择器的地址输入（选择控制）端有（）个。

A ．16 B.2 C.4 D.85．一位8421BCD 码译码器的数据输入线与译码输出线的组合是（）。

A ．4:6 B.1:10 C.4:10 D.2:46．常用的数字万用表中的A/D 转换器是（）。

A ．逐次逼近型ADC B.双积分ADC C.并联比较型ADC7．ROM 属于（）。

4位数值比较器设计教学资料

4位数值比较器设计电子技术课程设计报告题目： 4位数值比较器设计学生姓名：学生学号：年级：专业：班级：指导教师：机械与电气工程学院制2016年11月4位数值比较器设计机械与电气工程学院：自动化专业1.课程设计的任务与要求1.1 课程设计的任务采用Multisim 12.0软件实现4位数值比较器的设计与仿真。

1.2 课程设计的要求（1）设计一个4位数值比较器的电路，对两个4位二进制进行比较。

（2）采用74Ls85集成数值比较器。

（3）要有仿真效果及现象或数据分析。

2.四位数值比较器设计方案制定2.1 四位数值比较器工作的原理对两个4位二进制数A3A2A1A0与B3B2B1B0进行比较。

从A的最高位A3和B的最高位B3进行比较，如果他们不相等，则该位的比较结果可以作为两数的比较结果。

若最高位A3=B3，则再比较次高位A2=B2，余此类推。

如果两数相等，那么，必须将进行到最低位才能得到结果。

可以知道：FA>B=FA3>B3+FA3=B3FA2>B2+FA3=B3FA2=B2FA1>B1+FA3=B3FA2=B2FA1=B2FA0 >B0+FA3=B3FA2=B2FA1=B1FA0=B0IA>B （2-1）FA<B=FA3<B3+FA3=B3FA2<B2+FA3=B3FA2=B2FA1<B1+FA3=B3FA2=B2FA1=B2FA0<B0+FA3=B3FA2=B2FA1=B1FA0=B0IAB 、IA<B 和IA=B 称为扩展输入端，是来自地位的比较结果。

扩展输入端与其他数值比较器的输出连接，以便组成位数更多的书值比较器。

若仅对4位数进行比较时，IA>B 、IAB=IA<B=0,IA=B=1。

电子技术数字电路第3章组合逻辑电路

是F，多数赞成时是“1”，否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成二进制代码。
n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现

Verilog实验全加器与比较器的设计

实验报告课程名称：Verilog数字系统设计实验实验项目：全加器与比较器的设计姓名：专业：计算机科学与技术班级：学号：计算机科学与技术学院实验教学中心实验项目名称：全加器与比较器的设计一、实验目的1．学习用Verilog HDL语言描述组合逻辑电路。

2．学会Quartus II利用仿真与下载调试的程序方法。

二、实验内容利用Verilog HDL语言设计四位全加器和比较器。

三、实验用设备仪器及材料硬件：计算机软件：Quartus II软件四、实验原理及接线1. 数值比较器用途是比较两个二进制数的大小。

一位数值比较器：比较输入的两个1位二进制数A、B的大小。

多位数值比较器：比较输入的两个位二进制数A、B的大小，比较时需从高位到低位逐位比较。

比较器功能框图：GSEB1B0下表是一位数值比较器的真值表。

表1-1 比较器真值表2.全加器：全加器是实现两个一位二进制数及低位来的进位数相加（即将三个二进制数相加），求得和数及向高位进位的逻辑电路。

所以全加器有三个输入端（Ai，Bi，Ci-1）和两个输出端Si，Ci+1。

真值表如下：五、实验程序代码及仿真1、比较器代码module bijiaoqi(a,b,l,g,e,ledcom);input[3:0] a,b;output l,g,e;output ledcom;reg l,g,e;always@(a,b)beging = a>b ? 1:0;l = a<b ? 1:0;e = a==b ? 1:0;endendmodule比较器结果仿真结果2、全加器代码module add(a,b,cin,cout,sum); input a,b,cin;output cout,sum;wire a,b,cin,cout,sum;wire w1,w2,w3,w4;and u1(w1,a,b);and u2(w2,a,cin);and u3(w3,b,cin);or #2 u4(cout,w1,w2,w3);xor f1(w4,a,b);xor #1 f2(sum,w4,cin);endmodule全加器结果仿真结果六、心得与体会通过本次实验，使我掌握了Verilog编程方法以及熟悉了如何使用QuartusII 软件。

加法器、比较器

74LS85逻辑表达式
Y( A B ) A3 B3 ( A3 B3 ) A2 B2 ( A3 B3 ) ( A2 B2 ) A1 B1 ( A3 B3 ) ( A2 B2 ) ( A1 B1 ) A0 B0 (A3 B 3 ) (A 2 B 2 ) (A1 B1 ) A 0 B 0 ) I ( A B )
1位数值比较器
设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的真值表。
A 0 0 1 1
B 0 1 0 1
L1 (A>B) 0 0 1 0
L2 (A<B) 0 1 0 0
L3 (A=B) 1 0 0 1
逻辑表达式
L1 AB L2 A B L3 A B AB A B AB
VCC B2 A2 S2 B3 A3 S3 C3 16 15 14 13 12 11 10 9 74LS283 1 2 3 4 5 6 7 8 S1 B1 A1 S0 B0 A0 C0-1 GND TTL 加法器 74LS283 引脚图
V DD B3 C3 S3 S2 S1 S0 C0-1 16 15 14 13 12 11 10 9 4008 1 2 3 4 5 6 7 8 A3 B2 A2 B1 A1 B0 A0 VSS CMOS 加法器 5、4.26、2.27
《数字电子技术基础》（第五版）清华大学自动化系阎石王红
第四章组合逻辑电路
4.3.5 数值比较器
一 1位数值比较器
二 4位数值比较器
三数值比较器的位数扩展
本节小结
比较器:用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。

4位数值比较器设计

4位数值比较器设计要设计一个4位数值比较器，首先需要明确比较器的功能和要求。

一个4位数值比较器应该能够接受两个4位数作为输入，并确定它们之间的关系（大于、小于或等于）。

在设计中，要考虑以下几个方面：1.输入和输出：设计中需要确定输入和输出的形式。

考虑到输入是4位数，可以选择使用4个4位的二进制数来表示输入。

输出可以是一个3位的二进制数，用于表示比较结果。

2.状态转换：比较器需要进行状态转换，根据输入确定比较结果。

可以使用状态转换图来描述比较器的行为。

状态转换图是一个有向图，其中每个节点表示比较器的状态，每个边表示从一个状态到另一个状态的转换条件。

3.状态转换表：根据状态转换图，可以编写一个状态转换表。

状态转换表将输入和当前状态映射到下一个状态以及输出。

在我们的例子中，输入包括两个4位数和一个控制信号，这个信号用于控制比较器的行为。

4.组合逻辑电路：根据状态转换表，可以设计比较器的组合逻辑电路。

组合逻辑电路将输入和当前状态映射到输出。

在比较器的情况下，组合逻辑电路将输入数进行比较，然后产生输出。

5.时序逻辑电路：在进行比较操作之前，需要确保所有的输入稳定，以防止不确定的结果。

为了满足这个要求，可以使用时钟信号和触发器来实现时序逻辑电路。

时序逻辑电路保证在时钟信号的控制下，根据输入和当前状态确定输出。

最后，根据上述的设计思路，可以使用门电路、触发器等数字电路元件进行比较器的设计和实现。

通过模拟和测试，可以验证设计的正确性，并对其进行修改和优化。

这只是一个大致的设计思路，具体的实现方法还需要根据实际需求进行调整和优化。

设计一个完整的4位数值比较器需要考虑的因素还有很多，比如输入的范围、输出的表示方式等。

在实际应用中还可能需要考虑更多的因素，比如速度、功耗等。

因此，对于一个具体的设计，需要根据具体的要求和条件来进行详细的设计和实现。

数字电路二位数值比较器

数字电子技术基础课程设计报告书题目：2位数值比较器姓名：班级：指导教师：设计时间：2011年3月— 7月民族大学数学与计算机学院一、背景和编写目的随着时代的进步，社会的发展，科学技术的进步，我们会在很多地方用到比较器，比如，在体育竞技场地对一些选手的成绩进行比较，选出他们中的成绩优异者；我们为了比较一下不同物品的参数，我们可以利用一些科学技术来实现这些功能，使得我们的工作效率得以提高，减少了我们认为的工作量。

本次设计的目的就是通过实践掌握数字电路的分析方法和设计方法，了解了解EDA技术和maxplus2软件并掌握VHDL硬件描述语言的设计方法和思想。

以数字电子技术基础为指导，通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识和基本单元电路的综合设计应用。

通过对比较器的设计，巩固和综合运用所学知识，提高分析、解决计算机技术实际问题的独立工作能力。

比较器有2位数比较器，4位数比较器，8位数比较器等多种。

本课程设计就是两位数比较器，可以实现2位二进制数值的比较。

二、EDA和VHDL的介绍EDA技术EDA技术的概念EDA是电子设计自动化(E1echonics Des5p AM•toM60n)的缩写。

由于它是一门刚刚发展起来的新技术，涉及面广，内容丰富，理解各异。

从EDA技术的几个主要方面的内容来看，可以理解为：EDA技术是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计电子系统到硬件系统的一门新技术。

EDA技术的特点采用可编程器件，通过设计芯片来实现系统功能。

采用硬件描述语言作为设计输入和库(LibraLy)的引入，由设计者定义器件的内部逻辑和管脚，将原来由电路板设计完成的大部分工作故在芯片的设计中进行。

由于管脚定义的灵活性，大大减轻了电路图设计和电路板设计的工作量和难度，有效增强了设计的灵活性，提高了工作效率。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

? 学时：6学时
能力目标
? 能够正确识别、检测和选用数值比较器、计数器、触发器、门电路等元器件。
? 能看懂自动报时电路的电路图。 ? 能够按照电路原理图在面包板上搭接实用电路。 ? 熟练使用万用表进行电路的测试。 ? 能够对制作完成的电路进行调试以满足设计要求
自动报时电路框图
分进位信号
+5V
时计数器响声计数器
A7 B7 A6 B6 A5 B5 A4 B4
A3 B3 A2 B2 A1 B1 A0 B0
7485
YA>B Y A=B YAB IA=B IAB YA=B YAB 0 IA=B 1 IA<B 0
比
S
RS
较
R 触发器 Q
&
uo
响声信号uk
自动报时原理图
自动报时工作原理
uk
S R
Q
uo
自动报时工作波形举例
3.2 数值比较器的功能
数值比较器
? 数值比较器是对两个位数相同的二进制整数进行数值比较并判定其大小关系的算术运算电路。
? 比较器也有半比较器和全比较器之分。所谓半比较器，是指只能对两个 1位二进制数进行比较而不考虑低位比较结果的一类比较器。所谓全比较器，是指不仅能对两个 1位二进制数进行比较，而且考虑低位比较结果的一类比较器。
a＝ b a＜ b
不同比较结果输出端。
四位二进制全比较器
4位二进制数全比较器7485真值表
数码输入
级联输入
输出
A3 B3
A3> B3 A3< B3 A3= B3 A3= B3 A3= B3 A3= B3 A3= B3 A3= B3 A3= B3 A3= B3 A3= B3
A2 B2
Φ
Φ
A2> B2 A2< B2 A2= B2 A2= B2 A2= B2 A2= B2 A2= B2 A2= B2 A2= B2
? 常用的最为典型的比较器模块是 4位二进制数全
比较器7485。
? a＞b、a＝b、a＜b为级数
A3
A2
7485
A1
联输入端，是为了实现
码输
四位以上数码比较时，入
A0
A＞ B
B3
A＝ B
B2
A＜ B
输出
输入低位芯片比较结果
B1
B0
而设置的。
级
a＞ b
联
? A>B、A=B、A<B为三种
输入
A3
A3
A2
A2 7485-1
A1
A1
A0
A0
B3
B3
B2
B2
B1
B1
A＞ B A＝ B A＜ B
B0
B0
0
a＞ b
1
a＝ b
0
a＜ b
A3
A3
A2
A2 7485-2
A1
A1
A0
A0
B3
B3
B2
B2
B1
B1
A＞ B A＝ B A＜ B
A＞ B A＝ B A＜ B
B0
B0
a＞ b
a＝ b
a＜ b
比较电路
半比较器
? 比较两个一位二进制数A和B大小的数字电路
叫做半比较器。
YA? B ? AB
YA? B ? AB
输入
输出
YA? B ? AB ? A B
AB
YA>B YAB
全比较器
分进位信号
时计数器
响声计数器
B4
&
Q3 Q2 Q1 Q0 CTT
CO 74160
CT P
Cl
CR LD D3 D2 D1 D0
B3 B2 B1 B0
Q3 Q2 Q1 Q0 CT T
CO 74160
CT P
Cl
CR LD D3 D2 D1 D0
响声信号（0.5Hz ）
响声计数器
响声计数器清零
A1 B1
Φ
Φ
Φ
Φ
A1> B1 A1< B1 A1= B1 A1= B1 A1= B1 A1= B1 A1= B1
A0 B0
Φ
Φ Φ Φ
Φ Φ
A0> B0 A0< B0 A0= B0 A0= B0 A0= B0
a>b a=b aB A=B Ab）、
（a=b ）、（a<b ）应该接0、1、0，以便在A、B两数相等时，
产生A=B的比较结果输出。这一点在使用时必须注意。
8位二进制比较器
项目2 自动报时电路的设计与制作
2.1 明确任务，制定计划，安排进度 2.2 数值比较器的功能
2.1 明确任务，制定计划，安排进度
? 用计数器、数值比较器、触发器、555定时器、门电路、电阻、电容等元器件设计和制作一个自动报时电路，作为数字钟的报时部分。
? 能以音响自动正点报时，12小时循环一次。要求第一响为正点，以后每两秒响一下，几点钟就响几声。
+5V
1
分进位信号（ 0）
Q
RD 74112
SD
Q
音频信号 us
&
uo
响声信号 uk
0.5Hz
比较电路
时计数器
A4
&
Q3 Q2 Q1 Q0 CTT
CO 74160 CTP
Cl
CR LD D3 D2 D1 D0
A3 A 2 A1 A0
Q3 Q2 Q1 Q0 CTT
CO 74160 CTP
Cl
CR LD D3 D2 D1 D0