第11章集成门电路
数字电路与逻辑设计(第二版)章图文 (2)
第2章 组合逻辑电路
2.1 集成门电路 2.2 组合逻辑电路的分析和设计 2.3 组合逻辑电路中的竞争-冒险
第2章 组合逻辑电路
2.1 集成门电路
2.1.1 TTL门电路 TTL门电路由双极型三极管构成,它的特点是速度
快、抗静电能力强、集成度低、功耗大,目前广泛应用 于中、小规模集成电路中。TTL门电路有74（商用） 和54（军用）两大系列,每个系列中又有若干子系列,例 如，74系列包含如下基本子系列：
4)传输延时tP 传输延时tP指输入变化引起输出变化所需的时间,它 是衡量逻辑电路工作速度的重要指标。传输延时越短, 工作速度越快,工作频率越高。tPHL指输出由高电平变 为低电平时,输入脉冲的指定参考点（一般为中点）到 输出脉冲的相应指定参考点的时间。tPLH指输出由低电 平变为高电平时,输入脉冲的指定参考点到输出脉冲的 相应指定参考点的时间。标准TTL系列门电路典型的 传输延时为11ns;高速TTL系列门电路典型的传输延时 为3.3ns。HCT系列CMOS门电路的传输延时为7ns;AC 系列CMOS门电路的传输延时为5ns;ALVC系列CMOS 门电路的传输延时为3ns。
第2章 组合逻辑电路
图2―2和图2―3分别给出了TTL电路和CMOS电 路的输入/输出逻辑电平。
当输入电平在UIL(max)和UIH(min)之间时,逻辑电路可 能把它当作0,也可能把它当作1，而当逻辑电路因所接 负载过多等原因不能正常工作时,高电平输出可能低于 UOH(min),低电平输出可能高于UOL(max)。
第2章 组合逻辑电路
74AC和74ACT:先进CMOS(Advanced CMOS)。 74AHC和74AHCT:先进高速CMOS(Advanced High speed
数字电子技术基础(侯建军)
§1-2 逻辑代数基础
逻辑变量及基本逻辑运算 逻辑函数及其表示方法
逻辑代数的运算公式和规则
逻辑变量及基本逻辑运算
一、逻辑变量
取值：逻辑 0 、逻辑 1 。逻辑 0 和逻辑 1 不代 表数值大小，仅表示相互矛盾、相互对立 的两种逻辑状态
二、基本逻辑运算 与运算 或运算 非运算
返 回
与逻辑
只有决定某一事件的所有条件全部具备， 这一事件才能发生
乘基取整法 ：小数乘以目标数制的基数（ R=2 ），第 1一次相乘结果的整数部分为目的数的最高位 0 1 K0 0 -1，将其小 数部分再乘基数依次记下整数部分，反复进行下去， 直 K-1 K-2 K-3 K-4 K-5
由此得：(0.65)10=(0.10100)2 综合得：(81.65)10=(1010001.10100)2
逻辑表达式
―-‖非逻辑运算符
F= A
逻辑符号 1 A
F
三、复合逻辑运算 与非逻辑运算 或非逻辑运算 与或非逻辑运算
或逻辑真值表
A 0 0 1 1 B 0 1 0 1 F 0 1 1 1 逻辑符号 A 1 B
F
或逻辑运算符，也有 N个输入： 用“∨”、“∪”表 逻辑表达式 示 F= A + B+ ...+
F= A + B
N
返 回
非逻辑
当决定某一事件的条件满足时，事件不发 返 回 生；反之事件发生，
非逻辑真值表 A F 0 1 1 0
§1-1 数制与编码
进位计数制 数制转换
数值数据的表示
常用的编码
§1-2 逻辑代数基础
逻辑变量及基本逻辑运算 逻辑函数及其表示方法
逻辑代数的运算公式和规则
(数字电子技术基础)第2章. 门电路
• 小规模集成电路(SSI-Small Scale 小规模集成电路(SSI(SSI Integration)， 每片组件内包含10~100 10~100个元件 Integration)， 每片组件内包含10~100个元件 10~20个等效门 个等效门) (或10~20个等效门)。 • 中规模集成电路(MSI-Medium Scale 中规模集成电路(MSI (MSIIntegration)，每片组件内含100~1000 100~1000个元件 Integration)，每片组件内含100~1000个元件 20~100个等效门 个等效门) (或20~100个等效门)。 • 大规模集成电路(LSI-Large Scale 大规模集成电路(LSI (LSIIntegration)， 每片组件内含1000~100 000个 Integration)， 每片组件内含1000~100 000个 元件( 100~1000个等效门 个等效门) 元件(或100~1000个等效门)。 • 超大规模集成电路(VLSI-Very Large Scale 超大规模集成电路(VLSI (VLSIIntegration)， 每片组件内含100 000个元件 Integration)， 每片组件内含100 000个元件 1000个以上等效门 个以上等效门) (或1000个以上等效门)。
•
+5V
R1
T1
T5 R3
•
（2-30）
前级
后级
灌电流的计算
饱和
I OL
5 − T5压降 − T1的be结压降 = R1
5 − 0.3 − 0.7 ≈ 1.4mA = 3
（2-31）
关于电流的技术参数
名称及符号 输入低电平电流 IiL 输入高电平电流 IiH IOL 及其极限 IOL（max） IOH 及其极限 IOH (max) 含义 输入为低电平时流入输 入端的电流-1 入端的电流 .4mA。 。 输入为高电平时流入输 入端的电流几十 几十μ 。 入端的电流几十μA。 当 IOL> IOL(max)时，输出 不再是低电平。 不再是低电平。 当 IOH >IOH(max)时， 输出 不再是高电平。 不再是高电平。
集成逻辑门电路实验报告
集成逻辑门电路实验报告集成逻辑门电路实验报告引言：集成逻辑门电路是现代电子技术中的重要组成部分，它可以实现数字信号的逻辑运算。
本次实验旨在通过搭建不同类型的逻辑门电路，深入理解逻辑门的原理和应用。
一、实验目的本实验的主要目的是掌握集成逻辑门电路的基本原理和应用，通过搭建不同类型的逻辑门电路，加深对数字逻辑电路的理解。
二、实验器材与仪器1. 集成逻辑门芯片（如74LS00、74LS02、74LS08等）2. 面包板3. 连接线4. 示波器5. 信号发生器三、实验步骤与结果1. 搭建与门电路首先，将74LS08芯片插入面包板中，并用连接线将芯片的输入端与信号发生器连接，输出端与示波器连接。
通过调节信号发生器的频率和幅度，观察示波器上的波形变化。
实验结果显示，当输入信号同时为高电平时，输出信号为高电平；否则，输出信号为低电平。
2. 搭建或门电路接下来，将74LS02芯片插入面包板中，并按照与门电路的搭建方式连接输入信号和输出信号。
通过改变输入信号的状态，观察输出信号的变化。
实验结果表明，只要输入信号中有一个为高电平，输出信号就为高电平；只有当所有输入信号都为低电平时，输出信号才为低电平。
3. 搭建非门电路然后，将74LS04芯片插入面包板中，并连接输入信号和输出信号。
通过改变输入信号的状态，观察输出信号的变化。
实验结果显示，当输入信号为高电平时，输出信号为低电平；当输入信号为低电平时，输出信号为高电平。
4. 搭建异或门电路最后，将74LS86芯片插入面包板中，并连接输入信号和输出信号。
通过改变输入信号的状态，观察输出信号的变化。
实验结果表明，当输入信号中只有一个为高电平时，输出信号为高电平；当输入信号中有两个或两个以上为高电平时，输出信号为低电平。
四、实验总结通过本次实验，我深入了解了集成逻辑门电路的原理和应用。
逻辑门电路是数字电子技术中的基础，广泛应用于计算机、通信等领域。
通过搭建与门、或门、非门和异或门电路，我对逻辑门的工作原理有了更加清晰的认识。
CMOS集成门电路.
TP
uY
10 V 0V
uA
u 10V u 0V Y Y u D
1
0 V < UTN < UTP 截止 导通 10 V > UTN > UTP 导通 截止
TN B1 G T S ONN N 1 R S1 T +u N GSN - V SS
YA
A
1
Y
二、静态特性 1. 电压传输特性： uO f ( uI )
iD / mA
2. 3. 2 CMOS 与非门、或非门、与门和或门 一、CMOS 与非门
+VDD +10V
A B TN1 TP1 TN2 TP2
TP2
TP1 Y
Y 1 1
0 0
0 1
截
截
通 截 通
通 通 截
uA
A
0 1 0 1
uY
TN1
TN2 VSS
1 0
1 1
通
通
截 截 通
截 通 截
1
0
B uB
≥1
1
Y A B A B A ≥1 Y B
+VDD
Y
+VDD
TP1
G2
TP2
A
G1
S2 TP B2 D2
D1
A B YA
TN2 Y A B
VSS
B1 S1 TN
VSS
四、带缓冲的 CMOS 与非门和或非门 1. 基本电路的主要缺点 (1) 电路的输出特性不对称： 当输入状态不同时，输出等效电阻不同。 (2) 电压传输特性发生偏移，导致噪声容限下降。 2. 带缓冲的门电路 在原电路的输入端和输出端加反相器。
半导体器件物理 教案 课件
半导体器件物理教案课件PPT第一章：半导体简介1.1 半导体的定义与特性1.2 半导体材料的分类与应用1.3 半导体的导电机制第二章：PN结与二极管2.1 PN结的形成与特性2.2 二极管的结构与工作原理2.3 二极管的应用电路第三章：晶体三极管3.1 晶体三极管的结构与类型3.2 晶体三极管的工作原理3.3 晶体三极管的特性参数与测试第四章：场效应晶体管4.1 场效应晶体管的结构与类型4.2 场效应晶体管的工作原理4.3 场效应晶体管的特性参数与测试第五章：集成电路5.1 集成电路的基本概念与分类5.2 集成电路的制造工艺5.3 常见集成电路的应用与实例分析第六章：半导体器件的测量与测试6.1 半导体器件测量基础6.2 半导体器件的主要测试方法6.3 测试仪器与测试电路第七章：晶体二极管的应用7.1 二极管整流电路7.2 二极管滤波电路7.3 二极管稳压电路第八章：晶体三极管放大电路8.1 放大电路的基本概念8.2 晶体三极管放大电路的设计与分析8.3 晶体三极管放大电路的应用实例第九章：场效应晶体管放大电路9.1 场效应晶体管放大电路的基本概念9.2 场效应晶体管放大电路的设计与分析9.3 场效应晶体管放大电路的应用实例第十章：集成电路的封装与可靠性10.1 集成电路封装技术的发展10.2 常见集成电路封装形式与特点10.3 集成电路的可靠性分析与提高方法第十一章：数字逻辑电路基础11.1 数字逻辑电路的基本概念11.2 逻辑门电路及其功能11.3 逻辑代数与逻辑函数第十二章：晶体三极管数字放大器12.1 数字放大器的基本概念12.2 晶体三极管数字放大器的设计与分析12.3 数字放大器的应用实例第十三章：集成电路数字逻辑家族13.1 数字逻辑集成电路的基本概念13.2 常用的数字逻辑集成电路13.3 数字逻辑集成电路的应用实例第十四章：半导体存储器14.1 存储器的基本概念与分类14.2 随机存取存储器（RAM）14.3 只读存储器（ROM）与固态硬盘（SSD）第十五章：半导体器件物理在现代技术中的应用15.1 半导体器件在微电子技术中的应用15.2 半导体器件在光电子技术中的应用15.3 半导体器件在新能源技术中的应用重点和难点解析重点：1. 半导体的定义、特性及其导电机制。
数字电子技术(数电) 集成门电路的应用 实验指导书
教案（第次课，学时）集成门电路的应用一、实验目的1．进一步熟练掌握集成与非门的逻辑功能测试方法。
2．掌握用集成门电路实现逻辑函数的方法。
3．掌握逻辑函数形式的变换。
二、实验内容1．CMOS（TTL）集成与非门74HC20（74LS20）的逻辑功能测试。
2．用与非门74HC00（74LS00）组成与门，实现Y=AB。
3．用与非门74HC00（74LS00）组成或门，实现Y=A+B。
3．用74HC20（74LS20），74HC00（74LS00）实现逻辑函数式Y=AB+A′C+AC′三、实验设备及器件数字电路实验台、万用表、74HC00（74LS00）、74HC20（74LS20）四、实验原理1．芯片介绍本实验采用双四输入与非门74HC20（74LS20），在一块集成块内含有两个相互独立的与非门，每个与非门有四个输入端，其引脚排列如图1所示。
图1 74LS20（74HC20）引脚图与非门的逻辑功能实：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平（即有0得1，全1得0）。
74LS00（74HC00）引脚图见实验一。
2. 用与非门74HC00（74LS00）组成与门。
与非门的布尔代数表达式为Y=(AB)′，而与门的布尔代数表达式为Z=AB，只要把与非门的输出Y反相一次，即可得到与门的功能:AB=Z=Y′=((AB) ′ ) ′因此只要用二个与非门即可实现与门的功能。
3. 用与非门74HC00（74LS00）组成或门。
或门的布尔代数表达式为：Y=A+B，根据摩根定律可知Y=((A+B) ′ ) ′=((A ′ B ′) ) ′，因此可以用三个与非门连接起来，即可实现或门的功能。
4. 实现逻辑函数式Y=AB+A′C+AC′利用摩根定律，将要实现的与或逻辑式两次取非，外层的非号保持不变，内层的非用德摩根定律，即可得到与非-与非表达式。
Y=((AB+A′C+AC′) ′) ′ = ((AB) ′(A′C) ′(AC′) ′) ′用3个二输入与非门和1个三输入与非门，另外A′和C′非门各用一个与非门实现，因此需要5个二输入与门、1个三输入与非门实现。
《数字电子技术基础》第六版--门电路-1117省名师优质课赛课获奖课件市赛课一等奖课件
S
D
B
不论D、S间有无电压， 均无法导通，不能导电
第 章 门电路
3.3.1 MOS管旳开关特征 以N沟道增强型为例研究通电情况：
数字电子技术基础 第六版
2、添加垂直电压VGS
形成电场G—B,把衬底中旳电子吸引 到上表面，除复合外，剩余旳电子在 上表面形成了N型层（反型层）为D、 S间旳导通提供了通道。
VGS(th)称为阈值电压(开启电压）
第 章 门电路
数字电子技术基础 第六版
3.3.1 MOS管旳开关特征
MOS管输入特征和输出特征
① 输入特征：直流电流为0，看进去有一种输入电 容CI，对动态有影响。
② 输出特征： iD = f (VDS) 相应不同旳VGS下得一族曲线 。
第 章 门电路
3.3.1 MOS管旳开关特征 输出特征曲线（分三个区域）
第 章 门电路
3.2.2 二极管或门 二极管构成旳门电路旳缺陷
• 电平有偏移 • 带负载能力差
数字电子技术基础 第六版
• 只用于IC内部电路
第 章 门电路
集成门电路
数字电子技术基础 第六版
集成门电路
双极型 TTL (Transistor-Transistor Logic Integrated Circuit)
第 章 门电路
数字电子技术基础 第六版
3.3.2 CMOS反相器旳电路构造和工作原理 三、输入噪声容限
噪声容限－－衡量门电路旳抗干扰能力。 噪声容限越大，表白电路抗干扰能力越强。
测试表白：CMOS电路噪声容限VNH=VNL＝30％VDD，且 随VDD旳增长而加大。所以能够经过提升VDD来提升噪声容限
第 章 门电路
半导体基础知识（2）
实验一集成门电路逻辑功能测试实验报告
数字电子技术实验报告实验名称：集成门电路逻辑功能测试一、实验目的：1、验证常用集成门电路的逻辑功能；2、熟悉各种逻辑门电路的逻辑符号；3、熟悉TTL集成电路的特点、使用规则和使用方法。
二、实验设备及器件：1、数字电路实验箱2、74LS00四2输入与非门1片74LS86四2输入异或门1片74LS11三3输入与门1片74LS32四2输入异或门1片74LS04反相器1片三、实验原理：集成逻辑门电路是最简单、最基本的数字集成元件，目前已有种类齐全集成门电路。
TTL集成电路由于工作速度高、输出幅度大、种类多、不易损坏等特点而广泛使用，特别对学生进行实验论证，选用TTL电路较适合，因此这里使用了74LS系列的TTL电路，它的电源电压为5V+10%，逻辑电平“1”时>2.4V，低电平“0”时<0.4V。
实验使用的集成电路都采用的是双列直插式封装形式，其管脚的识别方法为：将集成块的正面（印有集成电路型号标记面）对着使用者，集成电路上的标识凹口朝左，右下角第一脚为一脚，按逆时针方向顺序排布其管脚。
四、实验步骤：（一）、根据接线图连接，测试各门电路逻辑功能1、与门逻辑功能测试被测试器件为74LS11三3输入与门，其引脚图见实验教材P6。
（1）按图1-1（见实验教材P6）接线，门的三输入端节逻辑开关输出插口，以供“0”与“1”电平信号，开关向上，输出逻辑“1”，先下输出逻辑“0”。
门的输入端接LED发光二极管。
（实验时，利用DSWPK开关其电路图如下）（2）按表1-1要求用开关改变输入端A、B、C的状态，借助指示灯观测个相应输出端F的状态，当电平指示灯亮时记为“1”，灭时记为“0”，把测试结果填入表1-1中。
表1-1 74LS11逻辑功能表2、或门逻辑功能测试（1）按图1-2接线(见实验教材P6)，按表1-2要求用开关改变输入端A、B的状态，借助指示灯各相应输出端F的状态，把测试结果填入表1-2中。
（其实验电路图如下）表1-2 74LS32逻辑功能表3、非门逻辑功能测试（1） 按图1-3接线（见实验教材P 7），按表1-3要求用开关改变输入端A 的状态，借助指示灯各相应输出端F 的状态，把测试结果填入表1-3中。
门电路
1K
A 0.3V 1.5K P T =30
D Up = F
=-1.8V
-12V
D导通,起箝位作用: UD=0.7V UF=2.5V +0.7V=3.2V
18K
IB
3.2V Up<0.5V T截止
设:T饱和导通. T的UCES = 0.3V, +12V+2.5V UBE = 0.7V。 即UF = 0.3V, D截止。 D 1K 检验T饱和条件: 1.5K P F ICS A T =30 IB IBs = 3.2V 18K 临界饱和 基极电流 -12V
UT 阈值电压:UT=1.4V 门槛电压(Threshold)
饱和区(T5：开门)
典型参数：
1. 输出端 典型值 ： 输出高电平 UOH=3.4V 输出低电平 UO L =0.3V 通用：UOH2.4V ， UOL 0.4V 2. 输入端： 典型值 ： 输入高电平 UIH=3.4V 输入低电平 UIL =0.3V 阈值电压 UT =1.4V 通用：UIUT UI=“1”，与非门开门 UO L ； UI<UT UI=“0”，与非门关门 UOH 。
真 值
表
功能： 当A与B都为高时，
输
A 0 0 1 1
入
B 0 1 0 1
输出
F 0 0 0 1
输出F才为高。
F是A和B的与函数 逻辑式：F=A • B “•”:逻辑与运算 逻辑乘法运算
逻辑符号：
A B
波形图（时序图）
&
F A
B
二极管与门
口诀：
任0则0 全1则1 F
二、二极管或门
D1
A
F
D2