电子科大微电子工艺(第六章)刻蚀
[工学]第六章 薄膜工艺
![[工学]第六章 薄膜工艺](https://img.taocdn.com/s3/m/38f12764852458fb770b564a.png)
4. 金属膜：包括硅化物，用作低阻互连，欧姆 接触，金属/半导体整流等。
薄膜工艺
• 物理气相淀积 ：薄膜淀积过程是物理过程，如蒸 发、溅射等。 • 化学气相淀积 ：薄膜淀积过程是化学反应过程， 如常压化学气相淀积（APCVD）、低压化学气相 淀积（LPCVD）等。 • 外延 ：包括物理气相淀积和化学气相淀积，所生 长的薄膜是单晶，因此具有特殊性，其制备技术 包括化学气相淀积、分子束外延（MBE）等。
第六章
薄膜工艺
一、物理气相淀积（PVD） 二、化学气相淀积（CVD） 三、外延（Epitaxy）
在微电子工艺中会用到不同种类的薄膜，比如： 电介质膜、外延膜、多晶硅膜和金属膜等。 1. 电介质膜：可以用作绝缘材料，掩蔽材料和 钝化层等；
2. 外延膜：高质量的单晶膜，对器件进行优化。
3. 多晶硅膜：在MOS器件中作栅电极材料；
热蒸发、电感热蒸发和电子束蒸发。
一个简单的蒸发台
蒸发必须在一定真空度下进行 ， 这是因为真空度太低，蒸气分 子会与空气分子碰撞而损失能 量，改变运动方向，从而到达 不了晶片表面。
其次，低真空下，蒸气分子会 与空气发生氧化等反应。
在真空下，蒸气分子的平均自 由程很大，基本上可以沿直线 方向运动到晶片表面堆积。
磁控等离子体示意图
磁场平行于电极，这样从电极激发出来的二次电子会 被磁场束缚作圆周运动，但离子比较重，受到的影响 比较小。
感应耦合等离子体示意图
线圈上首先加上高电压产生等离子体，然后加上射频 电流产生交变的射频磁场，从而使电子在磁场中的射 程增加，与更多的气体原子（分子）碰撞产生离子。
电子回旋共振等离子体示意图
其中：pe蒸发物质的蒸气压，T温度，ρ蒸发物质密度，A坩埚 面积，M蒸发物质分子量，k玻尔兹曼常数，Z视角因子。
微电子工艺学课件_6
第六章物理气相淀积物理气相淀积（PVD－Physical Vapor Deposition）： 利用某种物理方法使物质由源按一定化学计量比转移到衬底表 面并淀积形成薄膜的过程。
通常用于金属、金属氧化物或其它固 态化合物的淀积。
物理气相淀积一般以单质固态材料为源，采用各种物理方法将 源变为气态，并在衬底表面淀积成膜。
根据固体源气化方式不同， 可以把物理气相淀积技术分为真空蒸发和溅射两种最基本的方法。
物理方法 淀积在固态源气 态衬底表面薄 膜2011-03-2316.1 真空蒸发一、真空蒸发过程及设备真空蒸发：利用固体材料在高温时所具有的饱和蒸汽压进行 薄膜制备的物理气相淀积技术。
主要物理过程：在高真空环境中加热固体蒸发源，使其原子 或分子从蒸发源表面逸出，形成蒸气流并入射到衬底表面，凝结 形成固态薄膜。
真空蒸发又称为热蒸发。
主要应用：制作有源元件、器件的接触及金属互连，高精度 低温度系数薄膜电阻器和薄膜电容器的绝缘介质及电极等。
显著的优点：设备简单，操作简便，淀积薄膜纯度较高，厚 度控制比较精确，成膜速度快以及生长机理简单等等。
明显的缺点：淀积薄膜与衬底附着力较小，工艺重复性不够 理想，台阶覆盖能力较差等等。
2011-03-23 2淀积膜的台阶覆盖（step coverage）保形台阶覆盖：无论衬底表面有什么样的非平坦图形，淀积薄膜 都能保持均匀的厚度，反之称为非保形台阶覆盖。
Lθ膜厚正比于θ = arctanWW L保形覆盖：与淀积膜种类、反应系统类型、淀积条件、图形尺寸等有关。
三种机制：入射、再发射、表面迁移。
2011-03-23 3真空蒸发设备主要 由三部分组成：a. 真空系统：为蒸发 过程提供真空环境； b. 蒸发系统：放置蒸 发源以及对蒸发源加 热和测温的装置； c. 基板及加热系统： 放置衬底以及对衬底 加热和测温的装置。
真空蒸发法制备薄膜的过程包含以下几个连续的步骤： a. 加热蒸发过程：对蒸发源进行加热，使其温度接近或达到 蒸发材料的熔点，此时固态源表面原子容易逸出而转变为蒸气； b. 气化原子或分子在蒸发源与衬底之间的输运过程：原子或 分子在真空环境中由蒸发源飞向衬底，飞行过程中可能与真空室 内残余气体分子发生碰撞，碰撞次数取决于真空度以及源到衬底 间的距离； c. 被蒸发的原子或分子在衬底表面的淀积过程：飞到衬底表 面的原子发生凝结、成核、生长和成膜。
集成电路工艺：刻蚀共59页文档
21、要知道对好事的称颂过于夸大，也会招来人们的反感轻蔑和嫉妒。——培根 22、业精于勤，荒于嬉；行成于思，毁于随。——韩愈
23、一切节省，归根到底都归结为时间的节省。——马克思 24、意志命运往往背道而驰，决心到最后会全部推倒。——莎士比亚
集成电路工艺：刻蚀
11、获得的成功越大，就越令人高兴 。野心 是使人 勤奋的 原因， 节制使 人枯萎 。 12、不问收获，只问耕耘。如同种树 ，先有 根茎， 再有枝 叶，尔 后花实 ，好好 劳动， 不要想 太多， 那样只 会使人 胆孝懒 惰，因 为不实 践，甚 至不接 触社会 ，难道 你是野 人。(名 言网) 13、不怕，不悔(虽然只有四个字，但 常看常 新。 14、我在心里默默地为每一个人祝福 。我爱 自己， 我用清 洁与节 制来珍 惜我的 身体， 我用智 慧和知 识充实 我的头 脑。 15、这世上的一切都借希望而完成。 农夫不 会播下 一粒玉 米，如 果他不 曾希望 它长成 种籽； 单身汉 不会娶 妻，如 果他不 曾希望 有小孩 ；商人 或手艺 人不会 工作， 如果他 不曾希 望因此 而有收 益。-- 马钉路 德。
25、学习是劳动，是充满思想的劳动。——乌申斯基
谢谢！
Байду номын сангаас
第六章 微波单片集成技术电子科大
电子科技大学电子工程学院《微波集成电路》讲义
MMIC 工艺
Step5:第一层金属
电子科技大学电子工程学院《微波集成电路》讲义
MMIC 工艺
Step6:介质层
电子科技大学电子工程学院《微波集成电路》讲义
MMIC 工艺
Step7:第二层金属
电子科技大学电子工程学院《微波集成电路》讲义
MMIC 工艺
电子科技大学电子工程学院《微波集成电路》讲义
建模方法概述
方法 基于 物理 种类 数值 模型 解析 模型 优点 理论上准确;适用于各种物理结 构和工艺参数的MSEFET；可以 预研究器件。 非常适合器件设计，尤其是 MMIC设计和特性模拟。适用 CAD技术 缺点 过分耗机时，在CAD应用中正在 完善；准确度依赖模型，精度有 所局限。 由于加工过程中不可预知因素 （缺陷等），因此必须以测量的 方法确定其元件值及特性；精度 较差。
2l wt Ls 2l (ln ) wt 3l
电子科技大学电子工程学院《微波集成电路》讲义
电感 电感模型的验证
n=9 L=166μm w=20 μm s=10 μm
L imag(1/ Y11 ) /(2f ) Q imag(1/ Y11 ) / real(1/ Y11 )
Step8:通孔制作
电子科技大学电子工程学院《微波集成电路》讲义
MMIC 工艺
Step9:划片道制作
电子科技大学电子工程学院《微波集成电路》讲义
EDA技术
为了设计MMIC电路，设计者必须根据指标寻求电路 拓扑结构，然后通过CAD技术MMIC电路进行准确的 预测（仿真）。
目前主流仿真工具有Agilent ADS, Ansoft Designer, AWR Microwave Office。 仿真工具可以把MMIC电路中的元部件通过各自模 型连接起来，然后通过微波理论对整个电路进行 时域或者频域的仿真。
第6章光刻工艺
▪ ③图形边缘清晰，过渡小，无毛刺。透光区与遮 光区的反差要大(即光密度差要大)，也就是说透 光区要能很好地透光并且对光的吸收要小，遮光 区要能够很好地阻挡各类光线的通过(包括非曝光 光源发射的光)。
▪ ④掩膜版的表面光洁度要达到一定的要求，无划 痕、针孔、小岛等缺陷，掩膜版还要坚固耐磨、 不易变形。
▪ 几种常见的曝光方法
➢接触式曝光：分辨率较高，但是容易造成 掩膜版和光刻胶膜的损伤。
➢接近式曝光：在硅片和掩膜版之间有一个 很小的间隙(10～25m)，可以大大减小掩 膜版的损伤，分辨率较低
➢投影式曝光：利用透镜或反射镜将掩膜版 上的图形投影到衬底上的曝光方法，目前 用的最多的曝光方式
表6.1 三种光学曝光技术对比
六．腐蚀
▪ 腐蚀就是用适当的腐蚀剂，对未被胶膜覆盖的二氧化硅或其他 性质的薄膜进行腐蚀，按照光刻胶膜上已经显示出来的图形， 进行完整、清晰、准确的腐蚀，达到选择性扩散或金属布线的 目的。它是影响光刻精度的重要环节。
▪ 对腐蚀剂的要求有： ▪ (1)只对需要腐蚀的物质进行腐蚀。 ▪ (2)对抗蚀剂胶膜不腐蚀或腐蚀很小。 ▪ (3)腐蚀因子要大于一定的数值。腐蚀因子定义为：当腐蚀线条
正胶：曝光后 可溶
负胶：曝光后 不可溶
一．涂胶
▪ 1.涂胶步骤
二．前烘
▪ 涂胶后的胶膜要立即进行烘干。一般是在80oC温 度下烘烤10～15分钟。烘烤的温度不能过高，时 间不能太长，否则会造成显影困难。例如温度若 在100oC以上，由于增感剂挥发而造成曝光时间 增长，甚至完全显不出图形来。
▪ 另一种烘烤方法是，用红外光从硅片背面照射， 并透过硅片加热，位于SiO2和胶的界面先开始干 燥。这种使溶剂从内部向外蒸发的方法是一种较 好的干燥方法。
5光刻与刻蚀工艺
高抗蚀性 好黏附性
思考题：为什么光刻胶越薄，分辨率越高？
Jincheng Zhang
光刻工艺 Photolithography Process
光刻基本步骤
• 涂胶 Photoresist coating • 对准和曝光 Alignment and exposure • 显影 Development
4、前烘 Soft Bake
Jincheng Zhang
5、对准 Alignment
Jincheng Zhang
6、曝光Exposure
Jincheng Zhang
7、后烘 Post Exposure Bake
Jincheng Zhang
8、显影 Development
Jincheng Zhang
集成电路工艺基础
5、光刻与刻蚀工艺（曝光、刻蚀）
微电子学院 戴显英 2017年9月
掌握
光刻胶的组成 +PR 和 –PR的区别 描述光刻工艺的步骤 四种对准和曝光系统 Explain relationships of resolution and depth of focus to wavelength and numerical aperture.
100到130坚膜温度通常高于前烘温度jinchengzhang坚膜的控制坚膜不足光刻胶不能充分聚合造成较高的光刻胶刻蚀速率黏附性变差光刻胶流动造成分辨率变差jinchengzhang光刻胶流动过坚膜会引起太多的光刻胶流动影响光刻的分辨率正常坚膜jinchengzhang问题每种光刻胶都有不同的敏感性和粘性都需要不同的旋转速率斜坡速率旋转时间烘干时间和温度曝光强度和时间显影液和显影条件因此图形转移将失败
综述报告——刻蚀简介
微加工技术——刻蚀简介自从半导体诞生以来，很大程度上改变了人类的生产和生活。
半导体除了在计算机领域应用之外，还广泛地应用于通信、网络、自动遥控及国防科技领域。
本文主要介绍半导体制造工艺中的刻蚀工艺。
随着半导体制造大规模集成电路技术的发展，图形加工线条越来越细，硅片尺寸越来越大，对刻蚀工艺的要求也越来高。
因此，学习了解刻蚀工艺十分必要。
本文将主要从刻蚀简介、刻蚀参数及现象、干法刻蚀和湿法刻蚀四个方面进行论述。
1、刻蚀简介1.1 刻蚀定义及目的刻蚀就是用化学的、物理的或同时使用化学和物理的方法，有选择地把没有被抗蚀剂掩蔽的那一部分薄膜层除去，从而在薄膜上得到和抗蚀剂膜上完全一致的图形。
刻蚀的基本目的，是在涂光刻胶(或有掩膜)的硅片上正确的复制出掩膜图形[1]。
刻蚀，通常是在光刻工艺之后进行。
通过刻蚀，在光刻工艺之后，将想要的图形留在硅片上。
从这一角度而言，刻蚀可以被称之为最终的和最主要的图形转移工艺步骤。
在通常的刻蚀过程中，有图形的光刻胶层〔或掩膜层)将不受到腐蚀源显著的侵蚀或刻蚀，可作为掩蔽膜，保护硅片上的部分特殊区域，而未被光刻胶保护的区域，则被选择性的刻蚀掉。
其工艺流程示意图如下。
1.2 刻蚀的分类从工艺上分类的话，在半导体制造中有两种基本的刻蚀工艺：干法刻蚀和湿法腐蚀。
干法刻蚀，是利用气态中产生的等离子体，通过经光刻而开出的掩蔽层窗口，与暴露于等离子体中的硅片行物理和化学反应，刻蚀掉硅片上暴露的表面材料的一种工艺技术法[1]。
该工艺技术的突出优点在于，是各向异性刻蚀（侧向腐蚀速度远远小于纵向腐蚀速度，侧向几乎不被腐蚀），因此可以获得极其精确的特征图形。
超大规模集成电路的发展，要求微细化加工工艺能够严格的控制加工尺寸，要求在硅片上完成极其精确的图形转移。
任何偏离工艺要求的图形或尺寸，都可能直接影响产品性能或品质，给生产带来无法弥补的损害。
由于干法刻蚀技术在图形转移上的突出表现，己成为亚微米尺寸下器件刻蚀的最主要工艺方法。
rie刻蚀原理
rie刻蚀原理
rie刻蚀原理是一种常用于微电子制造行业的工艺，它使得电子元件能在极小的空间内获得高效运转。
本文将从三个方面详细介绍rie 刻蚀原理的步骤。
一、制备样品
首先，需要制备好待加工的样品。
在样品的表面涂上覆盖层或保护层再进行后续的加工处理。
通常情况下，覆盖层的材料可以是氧化铝、硅酸盐或者是氧化硅等。
二、制备气氛
rie刻蚀采用化学刻蚀的方法，因此在刻蚀室内需要准备好相应化学气氛。
一般是在真空的环境下，加入高纯度的气体，如氟类、氯类或者溴类气体，并控制空气龙头的流速，使它们能够化合生成金属或者化合物雾。
这个步骤中，需要严格控制化学气氛和反应条件的温度和压力等参数。
三、放入样品并开始刻蚀过程
在将样品放入刻蚀室后，需要进行放电荷工艺。
通过高频电场产生的等离子体，可以将化学气氛中的金属离子和游离原子与样品表面的覆盖层反应，从而实现刻蚀目的。
随着刻蚀时间的增加，样品表面被刻蚀的层越来越厚，物质的含量也在不断增加，这也就意味着刻蚀效率在不断提高。
通过这个步骤，可以获得带有更高精度和更好功能的电子元件。
综合来说，rie刻蚀原理不仅在微电子制造中有广泛的应用，在其他工业领域中也能发挥重要作用。
只有在全面掌握刻蚀原理和刻蚀技术之后，才能在实际应用中发挥最好的效果。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1. 等离子体中反应基密度大增加了刻蚀速率
2. 系统中引入磁场使反应离子具有高方向性，可获
得高深宽比的槽；
3. 系统的自偏压低，反应离子的能量低，因而减小
对Si片表面的轰击损伤。
4. 终点检测 终点检测的常用方法：光发射谱法
光发射谱法终点检测机理 在等离子体刻蚀中，Байду номын сангаас应基团与被刻蚀材料反应的 同时，基团被激发并发出特定波长的光，利用带波 长过滤器的探测器，探测等离子体中的反应基团发 光强度的变化来检测刻蚀过程是否结束。
T = change in thickness T 光刻胶
被刻蚀材料
t = elapsed time during etch
Start of etch
End of etch
2. 刻蚀剖面
刻蚀剖面是指被刻蚀图形的侧壁形状 两种基本的刻蚀剖面: 各向同性和各向异性刻蚀剖面
Anisotropic etch - etches in only one direction Isotropic etch - etches in all directions at the same rate Resist Resist Film Substrate
④等离子体相对于接地电极产生正电势电位。电源电 极自偏置电压的大小取决于RF电压的幅度、频率和 上下电极面积的比值。
等离子体的电势分布
刻蚀机辉光放电区域原理图和电势分布图
等离子体的电位相对于接地电极来说是正的， 等离子体区域中的电势在系统中最大
改变等离子体刻蚀参数的影响
6.4 干法刻蚀系统及其刻蚀机理
聚合物（Polymer）的形成
聚合物是在刻蚀过程中由光刻胶中的碳并与刻蚀 气体和刻蚀生成物结合在一起而形成的；能否形 成侧壁聚合物取决于所使用的刻蚀气体类型。 聚合物的缺点：聚合物在刻蚀结束后难以去除；
在反应室的任何地方都有聚合物，影响纵向的刻
蚀速率，增加反应室的清洗工作。
8. 等离子体诱导损伤 等离子体诱导损伤有两种情况：
Film Substrate
湿法各向同性化学腐蚀
具有垂直刻蚀剖面的 各向异性刻蚀
湿法刻蚀和干法刻蚀的侧壁剖面
刻蚀类型 湿法腐蚀 侧壁剖面 各向同性 示意图
各向同性( 与设备和参数有关)
各向异性 (与设备和参数有关) 干法刻蚀 各向异性– 锥形
硅槽
湿法刻蚀是各向同性腐蚀， 不能实现图形的精确转移， 一般用于特征尺寸较大的 情况（≥3μｍ） 。
(a)
4. 选择比 选择比：指在同一刻蚀条件下，刻蚀一种材料对另 一种材料的刻蚀速率之比。 高选择比: 意味着只刻除想要刻去的膜层材料，而 对其下层材料和光刻胶不刻蚀。 SiO2对光刻胶的选择比＝（ΔTsio2/t1）/（ΔT胶/t1） ＝ ΔTsio2/ΔT胶
（a）0时刻
（b）t1时刻
5. 均匀性 刻蚀均匀性是指刻蚀速率在整个硅片或整批硅片上 的一致性情况。非均匀性刻蚀会产生额外的过刻蚀。 ARDE效应-微负载效应：Aspect Ratio Dependence Etching
ULSI对刻蚀的要求
1. 对不需要刻蚀的材料（主要是光刻胶和下层材料） 的高选择比 2. 可接受产能的刻蚀速率 3. 好的侧壁剖面控制 4. 好的片内均匀性 5. 低的器件损伤 6. 宽的工艺窗口
工艺优化
设备参数:
工艺参数:
设备设计 电源 电源频率 压力 温度 气流速率 真空状况 工艺菜单
刻蚀SiO2的反应式： 在RF作用下工艺气体分解电离： CHF3 ＋Ar＋He ＋3e→ CF3 + ＋ CF3 ＋ HF ＋ F ＋Ar+＋ He+ CF3活性基与SiO2发生化学反应： 4CF3＋ 3SiO2 → 3SiF4 ↑＋ 2CO2 ↑＋ 2CO↑ 3）刻蚀系统：平行板式或桶式反应离子刻蚀RIE系统， 亚微米以下采用ICP－RIE系统
第六章
刻蚀
6.1 引 言
刻蚀的概念: 用化学或物理的方法有选择地去除硅片表面层材料的 工艺过程称为刻蚀。 刻蚀示意图：
Photoresist mask
Film to be etched
Photoresist mask
Protected film
(a) Photoresist-patterned substrate
干法刻蚀过程
1. 刻蚀气体进入反应腔 2. RF电场使反应气体分解电离 3. 高能电子、离子、原子、自由基等结合产生等离子体 4. 反应正离子轰击表面－各向异性刻蚀（物理刻蚀） 5. 反应正离子吸附表面 6. 反应元素（自由基和反应原子团）和表面膜的表面反 应－各向同性刻蚀（化学刻蚀） 7. 副产物解吸附 8. 副产物去除
干法刻蚀的优点（与湿法腐蚀比）
1. 刻蚀剖面各向异性，非常好的侧壁剖面控制 2. 好的CD控制 3. 最小的光刻胶脱落或粘附问题 4. 好的片内、片间、批次间的刻蚀均匀性 5. 化学品使用费用低
干法刻蚀的缺点（与湿法腐蚀比）
1. 对下层材料的刻蚀选择比较差 2. 等离子体诱导损伤 3. 设备昂贵
干法刻蚀过程
硅片的等离子体刻蚀过程图
刻蚀作用
等离子体的电势分布
①当刻蚀机电极加上射频功率后，反应气体电离形成 辉光放电的等离子体； ②在正负半周的射频电压作用下，快速运动的电子离 开等离子体轰击上下电极，使接电源的电极产生一 个相对地为负的自偏置直流电压； ③达到一定的负电荷数量后电子会被电极排斥，产生 一个带正离子电荷的暗区（即离子壳层）；
介质的干法刻蚀
1. 氧化硅的刻蚀 工艺目的：刻蚀氧化硅通常是为了制作接触孔和通孔 刻蚀工艺
1）刻蚀气体：两种（CF4＋H2＋Ar＋He）
或（CHF3 ＋Ar＋He）
2）刻蚀机理：物理和化学刻蚀，物理溅射离子：Ar＋、 CF3＋等，CF3是刻蚀SiO2的主要活性基，加入H2后以 HF的形式除去一些腐蚀Si的活性基（F原子）提高对 下层Si的选择比，He为稀释剂改善刻蚀均匀性。
③等离子体中的反应正离子在自偏置电场中加速 得到能量轰击样片表面，这种离子轰击不仅对样 片表面有一定的溅射作用形成物理刻蚀，而且提 高了表面层自由基和反应原子或原子团的化学活 性，加速与样片的化学反应。
④由于离子轰击的方向性，遭受离子轰击的底面 比未遭受离子轰击的侧面的刻蚀要快得多，达到 了很好的各向异性。
1）等离子体在MOS晶体管栅电极产生陷阱电荷引 起薄栅氧化硅的击穿。
2）带能量的离子对暴露的栅氧化层或双极结表面 上的氧化层进行轰击，使器件性能退化。 9. 颗粒沾污
颗粒沾污和缺陷由等离子体产生，是刻蚀中经常
遇到的问题，应尽量减少。
列举刻蚀的9个重要参数？ 思考：残留物和颗粒沾污的区别？
6.3 干法刻蚀
干法刻蚀有各向同性腐蚀，也 有各向异性腐蚀。各向异性腐 蚀能实现图形的精确转移，是 集成电路刻蚀工艺的主流技术。
3. 刻蚀偏差
刻蚀偏差是指刻蚀以后线宽或关键尺寸的变化 刻蚀偏差＝Wa－Wb
Wb Wa Resist Film Substrate Overetch Undercut Bias Resist Film Substrate (b)
6.2 刻蚀参数
为了复制硅片表面材料上的掩膜图形，刻蚀必须满
足一些特殊的要求，包括以下几个刻蚀参数。
刻蚀参数
1. 刻蚀速率 2. 刻蚀剖面 3. 刻蚀偏差 4. 选择比 5. 均匀性 6. 残留物 7. 聚合物 8. 等离子体诱导损伤 9. 颗粒沾污和缺陷
1. 刻蚀速率 刻蚀速率是指刻蚀过程中去除硅片表面材料的速度。 刻蚀速率＝ΔT / t （Å/min) 其中，ΔT=去掉的材料厚度（ Å 或 μm） t=刻蚀所用时间（min）
Emax：最大刻蚀速率 Emin：最小刻蚀速率 Eave：平均刻蚀速率
微负载效应
6. 残留物 刻蚀残留物是刻蚀以后留在硅片表面不想要的材料。 残留物的去除：湿法去胶时去除 7. 聚合物 聚合物的形成有时是有意的，是为了在刻蚀图形的 侧壁上形成抗腐蚀膜从而防止横向刻蚀，这样能形 成高的各向异性图形，增强刻蚀的方向性，从而实 现对图形关键尺寸的良好控制。
ICP－RIE系统具有结构简单成本低被广泛采用 高密度等离子是指在相同的工作压力下，等离子
体中反应基（自由基、反应原子或原子团）的密
度比传统等离子中高。
ICP－RIE设备 生产厂家： 美国TRION公司 型号：MNL/D Ⅲ
ICP－RIE设备
ICP－RIE设备
高密度等离子体刻蚀的特点：
等离子体干法刻蚀系统的基本部件包括：发生刻蚀 反应的反应腔、一个产生等离子体的射频电源、气 体流量控制系统、去除刻蚀生成物和气体的真空系 统。 干法等离子体反应器的类型： 圆桶式等离子体反应器；顺流刻蚀系统(化学作用) 离子铣 (物理作用) 平板反应器；三级平面反应器；反应离子刻蚀 （RIE)；高密度等离子体刻蚀机(物理+化学作用)
4）工作压力：小于0.1Torr
等离子体刻蚀属于化学刻蚀，各向同性。
2. 反应离子刻蚀（RIE）系统 RIE（Reactive Ion Etch）物理刻蚀+化学刻蚀
反应离子刻蚀（RIE）机理
①进入真空反应室的刻蚀气体在射频电场的作用下分解 电离形成等离子体，等离子体由高能电子、反应正离 子、自由基、反应原子或原子团组成。 ②反应室被设计成射频电场垂直于被刻蚀样片表面且射 频电源电极（称为阴极）的面积小于接地电极（称为 阳极）的面积时，在系统的电源电极上产生一个较大 的自偏置电场。