数字逻辑设计第三章_1_
合集下载
数字逻辑与计算机组成原理：第三章 存储器系统(1)
A3 0
字线
地0 A2 0 址
译
A1
0码 器
A0 0
15
读 / 写选通
… …
…
0,0 … 0,7
16×8矩阵
15,0 … 15,7
0
…
7 位线
读/写控制电路
D0
… D7
(2) 重合法（双译码方式）
0 A4
0,00
…
0 A3
阵
A2
译
0码
31,0
…
A1
器 X 31
0 A0
… …
或低表示存储的是1或0。 T5和T6是两个门控管，读写操作时，两管需导通。
六管存储单元
保持
字驱动线处于低电位时，T5、T6 截止， 切断了两根位线与触发器之间的 联系。
六管存储单元
单译码方式
读出时: 字线接通 1)位线1和位线2上加高电平; 2)若存储元原存0，A点为低电
平，B点为高电平，位线2无电 流，读出0。
3)若存储元原存1，A点为高电 平，B点为低电平，位线2有电
流，读出1。
静态 RAM 基本电路的 读 操作（双译码方式）
位线A1
A T1 ~ T4 B
位线2
T5
行地址选择
T6
行选
T5、T6 开
列选
T7、T8 开
T7
T8
读选择有效
列地址选择 写放大器
写放大器
VA
T6
读放
读放
DOUT
T8 DOUT
DIN
1．主存与CPU的连接
是由总线支持的; 总线包括数据总线、地址总线和控制总线; CPU通过使用MAR（存储器地址寄存器）和MDR（存储
第三章数字逻辑2012
tPHL
tPLH
47
工程上平均延迟时间的测试方法:
A
B
C
A
&
&
&
A
B
C
0 tpd 1 tpd 0
tpd 1 tpd
0 tpd 1 tpd
0
tpd
1
0
tpd
48
T = 6tpd
tpd= T/6
T
49
3.6 其它类型的TTL门
3.6.1 TTL门分类
一、按系列分类
国标
典型(tpd =10nS)
T1000
ECL：VEE=-5.2V；VL=-1.6V；VH=-0.8V
CMOS：VDD=+3V～+18V；VL=0V；VH= VDD 2
工程上： 用“0”表示VL，用“1”表示VH称正逻辑。 用“0”表示VH，用“1”表示VL称负逻辑。
3
3.1 PN结
在一块完整的硅片上，用不同的掺杂工艺使其 一边形成N型（Negative)半导体，另一边形成 P型(Positive)半导体，那么就在两种半导体 的交界面附近形成了PN结。
3
2
放
大Q
区
80A
=IC/IB=3mA/60A=50 60A
=IC/IB=2mA/40A=50 40A
-ICBO
UCES
VCC
截止区
UCE(V)
22
3.2.4 双极型晶体三极管开关特 性
一、静态特性
IC Ib Ui Rb UBE
VCC RC
UCE
晶体管开关电路
23
1、放大状态
放大条件：Ube>0(e结正偏)，Ubc<0(c结反偏)。 Ube≈0.5～0.7V，IC=βIb ，Ie = IC +βIb
《数字逻辑》第3章习题答案
习
题
【3-1】填空： (1) 逻辑代数中有三种最基本运算： 与 、 或 和 非 ，在此基础上又派生出五种基本运算， 分别为 与非 、 或非 、 异或 、 同或 、和 与或非 。 (2) 与运算的法则可概述为：有 0 出 0 ，全 1 出 1 ；类似地，或运算的法则为 有”1”出”1”， 全”0”出”0” 。 (3) 摩根定理表示为： A B = A B ； A B = A B 。 (4) 函数表达式 Y= AB C D ，则其对偶式为 Y ' = ( A B)C D 。 积的形式结果应为 M ( 0,1,2,4,5,8,9,10)。 (5) 函数式 F=AB+BC+CD 写成最小项之和的形式结果应为 m ((3,6,7,11,12,13,14,15))， 写成最大项之
0 0 1 1 1 1
1 1 0 0 1 1
0 1 0 1 0 1
1 1 0 0 1 0
【3-8】写出下列函数的反函数 F ，并将其化成最简与或式。 (1) F1 ( A D )( B C D)( AB C ) (2) F2 ( A B )( BCD E )( B C E )(C A) (3) F3 A B C A D (4) F4 ( A B)C ( B C ) D 解： (1) F1 AD C (2) F2 AB A C E (3) F3 AB AC A D (4) F4 BC C D ABD A B C 【3-9】用对偶规则，写出下列函数的对偶式 F ，再将 F 化为最简与或式。 (1) F1 AB B C A C (2) F2 A B C D (3) F3 ( A C )( B C D)( A B D) ABC (4) F4 ( A B )( A C )( B C )(C D) (5) F5 AB C CD BD C 解：题中各函数对偶函数的最简与或式如下： (1) F1 A BC AB C (2) F2 A B D A C D (3) F3 AC A BD (4) F4 A BC B C CD (5) F5 ABC D (6) F6 AB C D 【3-10】已知逻辑函数 F A B C , G=A⊙B⊙C，试用代数法证明： F G 。 解：
题
【3-1】填空： (1) 逻辑代数中有三种最基本运算： 与 、 或 和 非 ，在此基础上又派生出五种基本运算， 分别为 与非 、 或非 、 异或 、 同或 、和 与或非 。 (2) 与运算的法则可概述为：有 0 出 0 ，全 1 出 1 ；类似地，或运算的法则为 有”1”出”1”， 全”0”出”0” 。 (3) 摩根定理表示为： A B = A B ； A B = A B 。 (4) 函数表达式 Y= AB C D ，则其对偶式为 Y ' = ( A B)C D 。 积的形式结果应为 M ( 0,1,2,4,5,8,9,10)。 (5) 函数式 F=AB+BC+CD 写成最小项之和的形式结果应为 m ((3,6,7,11,12,13,14,15))， 写成最大项之
0 0 1 1 1 1
1 1 0 0 1 1
0 1 0 1 0 1
1 1 0 0 1 0
【3-8】写出下列函数的反函数 F ，并将其化成最简与或式。 (1) F1 ( A D )( B C D)( AB C ) (2) F2 ( A B )( BCD E )( B C E )(C A) (3) F3 A B C A D (4) F4 ( A B)C ( B C ) D 解： (1) F1 AD C (2) F2 AB A C E (3) F3 AB AC A D (4) F4 BC C D ABD A B C 【3-9】用对偶规则，写出下列函数的对偶式 F ，再将 F 化为最简与或式。 (1) F1 AB B C A C (2) F2 A B C D (3) F3 ( A C )( B C D)( A B D) ABC (4) F4 ( A B )( A C )( B C )(C D) (5) F5 AB C CD BD C 解：题中各函数对偶函数的最简与或式如下： (1) F1 A BC AB C (2) F2 A B D A C D (3) F3 AC A BD (4) F4 A BC B C CD (5) F5 ABC D (6) F6 AB C D 【3-10】已知逻辑函数 F A B C , G=A⊙B⊙C，试用代数法证明： F G 。 解：
数字逻辑课件-第3章 组合逻辑电路
B
A
1 C
1
1
Z=AB+AC
例2: 设计一个举重裁判表决器。设举重有三个裁判，一
个主裁判和两个副裁判。杠铃的完全举起由每一裁判按一 下自己前面的按钮来确定。只有当两个裁判（其中必须有 主裁判）判明成功，表示成功的灯才亮。试设计该电路。 设： A——主裁判，B，C——副裁判，Z——“成功”与否 B A B &
O 11 输血者的血型用ab表示， 受血者的血型用cd表示。 00——A型 10——AB型 01——B型 11——O型
符合规定——1
不符合规定——0
例5:
输血者血型 00 A 01 B 10 AB 11 O 受血者血型 A 00 B 01 AB 10
ab cd
00 00 00 01 00 10 00 11 01 00 01 01 01 10 01 11 10 00 10 01 10 10 10 11 11 00 11 01 11 10 11 11
Z= RYG+RG+RY
5、用与非门构成逻辑电路 Z= RYG+ RG+ RY =RYG + RG + RY = RYG • RG
1 1
1
• RY
&
R G
Y
& &
&
Z
例4:列车车站的发车优先顺序为：特快、直快、慢车。在
同一时间里，车站里只能开出一班列车，即车站只能给出 一班列车的开车信号。设计一个满足上述要求的电路。
特快直快慢车 A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
红黄绿 ZAZBZC 000 001 010 010 100 100 100 100
数字逻辑教学课件 数字电路3-1
1) 逻辑功能：
T 0 0 1 1
Qn 0 1 0 1
Qn+1 0 1 1
Q
Q
1T T
C1 CP
0
Q
n1
T Q TQ T Q
n n
n
T
1J C1 1K
Q
Q
T＝0时，触发器维持原状
CP
T＝1时，触发器在CP作用下翻转。
2) 时序图：
CP T Q 1 2 3 4 5 6 7
初始状态为0
Y3
Q0
n 1
Q0
n
Q0
Q1
n
Q1
n 1
Q1
n
Q2
n 1
Q2
1
Q3
n 1
Q2 Q3
n 1 n b 电路如图,其中完成 Q Q A 的电路是________ 。
A CP
D Q
Q
J Q CP A K Q
Q n 1 AQ n
A CP
a
Q n 1 J Q n K Q n Q n AQ n Q n A
2. 负边沿JK触发器
1) 状态方程：
Q
n1
J Q KQ
n
n
J＝K＝0时，具有维持功能； J＝K＝1时，具有状态翻转功能。
J K 0 0 1 1 0 0 1 1 Qn 0 1 0 1 0 1 0 1 Qn+1 0 1 0 0 1 1 1 0
2) 状态表：
0 0 0 0 1 1 1 1
3) 状态图
S Q R Q d
b
T Q
Q
CP A
c
n 1 n n n n Q n 1 T Q n T Q n A Q n A Q n Q n A Q n Q S RQ Q AQ Q
T 0 0 1 1
Qn 0 1 0 1
Qn+1 0 1 1
Q
Q
1T T
C1 CP
0
Q
n1
T Q TQ T Q
n n
n
T
1J C1 1K
Q
Q
T＝0时，触发器维持原状
CP
T＝1时，触发器在CP作用下翻转。
2) 时序图：
CP T Q 1 2 3 4 5 6 7
初始状态为0
Y3
Q0
n 1
Q0
n
Q0
Q1
n
Q1
n 1
Q1
n
Q2
n 1
Q2
1
Q3
n 1
Q2 Q3
n 1 n b 电路如图,其中完成 Q Q A 的电路是________ 。
A CP
D Q
Q
J Q CP A K Q
Q n 1 AQ n
A CP
a
Q n 1 J Q n K Q n Q n AQ n Q n A
2. 负边沿JK触发器
1) 状态方程：
Q
n1
J Q KQ
n
n
J＝K＝0时，具有维持功能； J＝K＝1时，具有状态翻转功能。
J K 0 0 1 1 0 0 1 1 Qn 0 1 0 1 0 1 0 1 Qn+1 0 1 0 0 1 1 1 0
2) 状态表：
0 0 0 0 1 1 1 1
3) 状态图
S Q R Q d
b
T Q
Q
CP A
c
n 1 n n n n Q n 1 T Q n T Q n A Q n A Q n Q n A Q n Q S RQ Q AQ Q
数字电路逻辑设计第三章ppt文档
在数字电路中，三极管作为开关元件，主要工作在饱 和和截止两种开关状态，放大区只是极短暂的过渡状态。
i相UU界UBBB称C应饱EEE((ss(临S地和aasatt))t为界)，点为为放0饱三I饱饱.C7大(和极和Vs和at，和基)管基为集饱极仍极U临电C和电然电E界极(的流s具压a饱电t)交，有；和压界用0放集。.3点大IV电对B，。(作s极硅at这在)用饱和区电管I表C时临。(s流，iM示aOCt的) ；；T临UCS界E(sa饱t)从大和Q而 ，线u工uIC增作ENIA减放B大点(sa小大t截)使上u。区止移CiEB区，增大iC ，增
0.7V，锗管为0.3V），可以近似看作是一个闭合的开关
➢ 加反向电压时截止，反向电流很小可以近似看作是一
个断开的开关。
I/mA
正向特性
3
反向特性
2
反向击穿 特性
1 -60 -40 -20
0.2 0.4 0.6 U/V
-0.01
-0.02
开启电压
-0.03
1、理想模型
2、恒压降模型
3、折线模型
正向压降为0，反向 电流为0（正向导通 反向截止）
3）限幅电路
1）限幅电路。限幅电路是将输入波形的一部分传送到输出端， 而将其余部分抑制，从而实现对脉冲波形的变换或整形。 从电路结构结构上看，限幅电路可分为串联、并联限幅两种。
R
R
＋
＋＋
VD
ui
E
uo
ui
－
－
－
＋
VD
E
uo
－
并联二极管上限幅电路
并联二极管下限幅电路
R
＋
VD 1
ui
＋
－
－ E1
i相UU界UBBB称C应饱EEE((ss(临S地和aasatt))t为界)，点为为放0饱三I饱饱.C7大(和极和Vs和at，和基)管基为集饱极仍极U临电C和电然电E界极(的流s具压a饱电t)交，有；和压界用0放集。.3点大IV电对B，。(作s极硅at这在)用饱和区电管I表C时临。(s流，iM示aOCt的) ；；T临UCS界E(sa饱t)从大和Q而 ，线u工uIC增作ENIA减放B大点(sa小大t截)使上u。区止移CiEB区，增大iC ，增
0.7V，锗管为0.3V），可以近似看作是一个闭合的开关
➢ 加反向电压时截止，反向电流很小可以近似看作是一
个断开的开关。
I/mA
正向特性
3
反向特性
2
反向击穿 特性
1 -60 -40 -20
0.2 0.4 0.6 U/V
-0.01
-0.02
开启电压
-0.03
1、理想模型
2、恒压降模型
3、折线模型
正向压降为0，反向 电流为0（正向导通 反向截止）
3）限幅电路
1）限幅电路。限幅电路是将输入波形的一部分传送到输出端， 而将其余部分抑制，从而实现对脉冲波形的变换或整形。 从电路结构结构上看，限幅电路可分为串联、并联限幅两种。
R
R
＋
＋＋
VD
ui
E
uo
ui
－
－
－
＋
VD
E
uo
－
并联二极管上限幅电路
并联二极管下限幅电路
R
＋
VD 1
ui
＋
－
－ E1
数字逻辑设计
数字逻辑设计数字逻辑设计是一门探讨数字系统设计和数字电路实现的学科。
数字逻辑设计是计算机工程师的基础知识之一，它涉及数字电路中的逻辑门、触发器、寄存器以及计数器等组件的设计和实现。
在现代科技高度发达的背景下，数字逻辑设计的重要性日益凸显。
数字逻辑设计的基本原理是利用二进制数制来表达数字信息，通过逻辑门的组合和连接，实现对数字信号的处理和控制。
在数字系统中，逻辑门包括与门、或门、非门、异或门等，它们是数字电路的基本构建模块。
通过逻辑门的组合，可以实现各种逻辑功能，例如加法、减法、乘法、除法等。
数字逻辑设计也包括时序逻辑的设计，如触发器、寄存器、计数器等，它们能够存储和处理数字信号，并实现诸如时序逻辑、状态机等功能。
数字逻辑设计的应用广泛，涵盖了各个领域。
在计算机领域，数字逻辑设计是计算机硬件系统的基础，包括中央处理器、存储器、输入输出接口等的设计和实现。
在通信领域，数字逻辑设计被应用于数字通信系统中，包括调制解调器、编解码器等的设计。
在工业控制领域，数字逻辑设计可以实现自动控制系统，提高生产效率。
在消费电子产品中，数字逻辑设计也被广泛应用，如手机、平板电脑、数码相机等设备，都离不开数字逻辑设计的支持。
在数字逻辑设计中，要注重设计的效率和可靠性。
设计过程中需要考虑系统的性能、功耗、面积等方面的要求，以及系统的稳定性和可靠性。
数字逻辑设计师需要具备扎实的逻辑思维能力和数学功底，熟悉常用的数字逻辑设计工具和技术，能够灵活运用各种逻辑门和触发器设计复杂的数字系统。
总的来说，数字逻辑设计是一门重要的学科，它在现代科技发展中起着关键作用。
掌握数字逻辑设计的基本原理和方法，有助于培养学生的逻辑思维能力和创新能力，为他们未来的学习和工作打下良好的基础。
希望本文能够帮助读者更好地了解数字逻辑设计的基本概念和应用领域。
数字逻辑第三章
数字逻辑
华南理工大学出版社
3.2.1组合逻辑电路的设计一般步骤是：
①根据逻辑实际问题分析，确定输入和输出变量，并规定其状态表示法。 ②根据给定关系列出逻辑真值表，由真值表写出逻辑函数最小项的表达式。 ③逻辑函数的化简和变换，考虑实际工程问题，选定所用器件类型。 ④按要求画出逻辑图。
用门电路
A B C F
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
F 1 1 1 0 1 0 0 0
数字逻辑
华南理工大学出版社
3.1.3组合逻辑电路分析中应该注意的问题
组合逻辑电路分析中应该注意的问题包括：
1.充分利用各种分析方法，以达到能快速解决问题的目的。 2.熟悉基本的逻辑符号及其表达式。 3.正确熟练运用公式法或卡诺图法化简，防止化简过程中出现 不必要的错误。 4.化简完成得到最简的函数表达式后，应该应用几组不同的输 入数据来加以验证。
数字逻辑
华南理工大学出版社
3.2 组合电路设计 Combinational Logic Circuit Design 目的： 是根据设计问题的文字描述要求，分析其逻辑关系， 实现其逻辑功能，最后画出实现逻辑功能的逻辑电路图。 要求： 电路用最少的逻辑门（集成块）、最少的输入端数、最 少的电路级数。 （公式化简、卡诺图化简和逻辑函数变换）
化简结果1为：F=C(A B)+AB
F A BC AB C ABC ABC
A B C
逻辑电路图如下：
F1
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
低态
VOLmax
12
带电阻性负载的电路特性
要求有一定的驱动电流才能工作
VCC
VCC
Rp Z VIN VOUT
RThev +
A
Rn
VThev
13
VCC = + 5.0V
输出为低态时 VOUT < = VOLmax
Rp >1M
VOቤተ መጻሕፍቲ ባይዱmax
输出端吸收电流
电阻性 负载
IOLmax
Rn
sinking current
I OUT
VCC VThev RThev
+
VCC = + 5.0V VIN = 0 VOUT = 1 RThev VThev
输出为低态时，
估计吸收电流：
+
I OUT
VThev RThev
16
非理想输入时的电路特性
VCC = + 5.0V 400 VIN 1.5V VOUT 4.31V 2.5k VIN 3.5V VCC = + 5.0V 4k VOUT 0.24V 200
输出电压变差（不符合逻辑电平的规格）
传输延迟和转换时间变长 温度可能升高，可靠性降低，器件失效
19
不用的CMOS输入端
不用的CMOS输入端绝不能悬空
X +5V
增加了驱动信号的电
Z
容负载，使操作变慢
X Z
1k Z
X
20
电流尖峰和去耦电容器
current spikea & decoupling capacitors
VDD = +5.0V
CMOS反相器
VCC
Z A B A
Z
5
CMOS或非门
VDD = +5.0V A
CMOS反相器
VCC
B
Z A
Z
6
非反相门
VDD = +5.0V
CMOS反相器
VCC
Z A A
Z
7
导通电阻的可加性限制了CMOS门的扇入数
VDD = +5.0V A B Z A B Z VDD = +5.0V
5.0V
N沟道
漏极 drain
栅极 gate
逻辑1（高态） 源极 source 3.5V Vgs
+ 1.5V 栅极 逻辑0（低态） gate 0.0V 漏极 drain
+
Vgs
源极 source
P沟道
3
CMOS反相器
VDD = +5.0V VCC
Tp VOUT VIN Tn A Z
4
CMOS与非门
输出电压变坏（有电阻性负载时更差） 更糟糕的是：输出端电流 ，功耗
17
扇出（fan-out）
在不超出其最坏情况负载规格的条件下，
一个逻辑门能驱动的输入端个数。
扇出需考虑输出高电平和低电平两种状态
总扇出＝min（高态扇出，低态扇出）
直流扇出
和 交流扇出
18
负载效应
当输出负载大于它的扇出能力时（P77）
8
3.4 CMOS电路的电气特性
逻辑电压电平
物理上的
直流噪声容限
扇出
而不是逻辑上的
数据表（data sheet） 规格说明（教材P69）
速度、功耗
噪声、静电放电
漏极开路输出、三态输出
9
3.5 CMOS稳态电气特性
逻辑电平和噪声容限
VOUT 5.0 0 VIN 1.5 3.5 5.0 VIN Tn 1 Tp 1 VOUT 0 VDD = +5.0V
传播延迟
P83 图3-42
信号通路：一个特定输入信号到逻辑元件的 特定输出信号所经历的电气通路。 VIN VOUT
t pHL
24
t pHL
功率损耗
静态功耗（static power dissipation） 动态功耗（dynamic power dissipation）
两个管子瞬间同时导通产生的功耗 对负载电容充、放电所产生的功耗
数字逻辑设计及应用
第3章 数字电路
介绍数字电路中的电气知识
1
回 顾
正逻辑和负逻辑 三种基本逻辑：与、或、非 三种描述方法：
真值表 逻辑表达式 逻辑符号
Vcc R
VOUT
VIN
与非和或非
获得高、低电平的基本原理
2
逻辑系列：TTL系列 CMOS逻辑电平
和 CMOS系列
delay）
从输入信号变化到产生输出信号变化所需的时间
22
转换时间
VCC = + 5.0V
P79 图3-36
上升时间tr 和 下降时间tf
晶体管的“导通”电阻 寄生电容（stray
capacitance）
Rp
RL +
电容两端电压不能突变
在实际电路中
VL
Rn
CL
可用时间常数 近似转换时间
23
iD
电流传输特性
VDD = +5.0V
Tp
VOUT VIN
1 2 VDD
Tn
vI
21
3.6 CMOS动态电气特性
CMOS器件的速度和功耗在很大程度
上取决于器件及其负载的动态特性。
速度取决于两个特性：
转换时间（transition
time）
逻辑电路的输出从一种状态变为另一种状态所需的时间
传播延迟（propagation
PT
PL
PL 与负载电容、
输入信号频率、
(VCC ) 2 成正比
PT 与VCC 的大小、 输入波形的好坏、 输入信号频率有关
25
电压传输特性
10
逻辑电平规格
高态
VOHmin
VCC－0.1V
0.7VCC
VIHmin 不正常状态 VILmax 低态 地＋0.1V
0.3VCC
VOLmax
11
直流噪声容限（DC noise margin）
多大的噪声会使最坏输出电压被破坏得不可识别 VOHmin
高态
VIHmin
30%VCC－0.1V VILmax 不正常状态
能吸收的最大电流 IOLmax
（灌电流）
14
VCC = + 5.0V
输出为高态时 VOUT > = VOHmin
Rp VOHmin Rn >1M
电阻性 负载
输出端提供电流
IOHmax
sourcing current
能提供的最大电流 IOHmax
（拉电流）
15
输出为高态时， 估计提供电流：
VCC = + 5.0V VIN = 1 VOUT = 0 RThev VThev