集成电路的制造工艺流程
集成电路的制备工艺流程简述
集成电路的制备工艺流程简述下载温馨提示：该文档是我店铺精心编制而成，希望大家下载以后，能够帮助大家解决实际的问题。
文档下载后可定制随意修改，请根据实际需要进行相应的调整和使用，谢谢!并且，本店铺为大家提供各种各样类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，如想了解不同资料格式和写法，敬请关注!Download tips: This document is carefully compiled by the editor. I hope that after you download them, they can help yousolve practical problems. The document can be customized and modified after downloading, please adjust and use it according to actual needs, thank you!In addition, our shop provides you with various types of practical materials, such as educational essays, diary appreciation, sentence excerpts, ancient poems, classic articles, topic composition, work summary, word parsing, copy excerpts,other materials and so on, want to know different data formats and writing methods, please pay attention!集成电路广泛应用于电子设备中，其制备工艺流程是整个芯片制造过程中最重要的环节之一。
集成电路的制造工艺
② 硅的水汽氧化。硅的水汽氧化生长氧化层的机理是：高温下，水蒸气 与硅材料表面接触时，水分子与硅材料表面的硅原子发生反应生成二氧 化硅层， ③ 湿氧氧化 ④在实际的生产中，广泛采用的氧化方式是：干氧—湿氧—干氧的交替 氧化生长二氧化硅的方式
3
常用的方法是化学汽相淀积法。多用等离子体化学汽相淀积（PECVD） 方法。
第六节
掺杂技术
掺杂是指将需要的杂质掺入到半导体特定的区域中的技术。目的是： 改变半导体的电学性质，制造PN结二极管、NPN和PNP晶体管、电阻 器等。在集成电路生产中扩散和离子注入掺杂是常用的两种掺杂技 术。 1
(1) 在集成电路工艺中的扩散指的是在一定温度下， Ⅲ族元素硼（B ） 或V族元素磷（P）、砷（AS）等原子能够克服阻力进入半导体（硅） 中并缓慢地移动。 进入半导体中的杂质原子有替位式扩散和间隙式扩散两种方式。
② 在双极型集成电路的制造工艺中，采用外延技术容易实现隔离 。
③ 利用外延技术可以根据需要方便地控制薄层单晶的电阻率、电导类 型、厚度及杂质分布等参数。增大了工艺设计和器件制造的灵活性。
外延生长的方法和原理
(1) (2) 汽相外延生长的方法 图
(3) 汽相外延生长原理
(4) 液相外延：液相外延是一种在溶液中生长晶体的方法。液相外延的 优点是可以得到高纯度的外延层。 分子束外延：分子束外延实际上是一种直接淀积技术。分子束外延 的优点是：能精确控制外延层的化学配比，杂质分布和外延层 厚度。
3
① ②
超细线条曝光技术
远紫外线曝光技术。 电子束曝光技术。
③ 离子束曝光技术。
集成电路典型工艺流程
集成电路典型工艺流程（1）晶圆晶圆（Wafer）的生产由二氧化硅开始，经电弧炉提炼还原成冶炼级的硅，再经盐酸氯化，产生三氯化硅，经蒸馏纯化后，通过慢速分解过程，制成棒状或粒状的“多晶硅”。
一般晶圆制造厂，将多晶硅熔化后，再利用“籽晶”慢慢拉出单晶硅棒。
经研磨、拋光、切片后，即成为集成电路芯片生产的原料—晶圆片。
（2）光刻光刻是在光刻胶上经过曝光和显影的工序，把掩模版上的图形转换到光刻胶下面的薄膜层或硅晶上。
光刻主要包含了匀胶、烘烤、光罩对准、曝光和显影等工序。
由于光学上的需要，这段工序的照明采用偏黄色的可见光，因此俗称此区域为黄光区。
（3）干法刻蚀在半导体工艺中，刻蚀被用来将某种材质自晶圆表面上除去。
干法刻蚀是目前最常用的刻蚀方式，以气体作为主要的刻蚀媒介，并凭借等离子体能量来驱动反应。
（4）化学气相淀积（Chemical Vapor Deposition，CVD）化学气相淀积是制造微电子器件时用来淀积出某种薄膜（film）的技术，所淀积出的薄膜可能是介电材料（绝缘体，dielectrics）、导体或半导体。
（5）物理气相淀积（Physical Vapor Deposition，PVD）物理气相淀积主要包括蒸发和溅射。
如其名称所示，物理气相淀积主要是一种物理变化的工艺而非化学工艺。
这种技术一般使用氩气等惰性气体，凭借在高真空中將氩离子加速以撞击靶材后，可将靶材原子一个个溅射出来，并使被溅射出来的材质（通常为铝、钛或其合金）淀积在晶圆表面。
反应室內部的高温与高真空环境，可使这些金属原子结成晶粒，再通过光刻与刻蚀，来得到所要的导电电路。
（6）氧化利用热氧化法生长一层二氧化硅薄膜，目的是为了降低后续淀积氮化硅薄膜时产生的应力（stress），氮化硅具有很强的应力，会影响晶圆表面的结构，因此在这一层氮化硅及硅晶圆之间，生长一层二氧化硅薄膜来减缓氮化硅与规晶圆间的应力。
（7）离子注入离子注入工艺可将掺杂物质以离子形式注入半导体元件的特定区域上，以获得精确的电特性。
集成电路的制造工艺流程
集成电路的制造工艺流程集成电路制造工艺流程是指将电子器件的元件和电路按照一定的规则和方法集成在半导体晶片上的过程。
制造工艺流程涉及到多个环节，如晶圆加工、电路图形绘制、光刻、腐蚀、沉积、复合、切割等。
下面将详细介绍集成电路的制造工艺流程。
首先，制造集成电路的第一步是选择合适的基片材料。
常用的基片材料有硅、蓝宝石和石英等。
其中，硅基片是最常用的基片材料，因为硅具有良好的热导性能和机械性能，同时也便于进行光刻和腐蚀等工艺步骤。
接下来，对基片进行晶圆加工。
晶圆加工是指将基片切割成薄片，并对其进行去杂质处理。
这一步骤非常关键，因为只有获得高质量的基片才能保证电路的性能和可靠性。
然后，根据电路设计图纸，使用光刻技术将电路图形绘制在基片上。
光刻技术是一种重要的制造工艺，主要利用分光光源、透镜和光刻胶等材料来实现。
通过光刻，可以将电路的结构图案转移到基片表面，形成精确的电路结构。
接着，进行腐蚀处理。
腐蚀是将未被光刻阻挡住的区域去除，使得电路结果清晰可见。
常用的腐蚀液有氟化氢、硝酸等。
腐蚀过程中需要严格控制时间和温度，以防止过腐蚀或不足腐蚀。
接下来，进行沉积工艺。
沉积是指利用化学反应或物理过程将金属、氧化物等材料沉积在基片表面。
沉积技术包括物理气相沉积（PVD）和化学气相沉积（CVD）等。
沉积工艺可以形成导体、绝缘体和介质等层，以实现电路的功能。
在进行复合工艺之前，还需要对电路进行电性能测试。
通过测试，可以检测电路是否存在故障和缺陷，并对其进行修复或更换。
最后一步是切割。
切割是将晶片切割成小片，以供后续封装和测试使用。
常用的切割工艺有晶圆锯切和激光切割等。
综上所述，集成电路的制造工艺流程包括基片材料选择、晶圆加工、电路图形绘制、光刻、腐蚀、沉积、复合和切割等环节。
每个环节都非常关键，需要严格控制各项参数和步骤，以保证最终产品的质量和性能。
集成电路制造工艺流程
P N+ N-P+
23
1.1.1 工艺流程（续5） 蒸镀金属 反刻金属
P P+ N+ N- P+
P-Sub
2021/1/7 韩良
P N+ N-P+
24
1.1.1 工艺流程（续6） 钝化 光刻钝化窗口后工序
P P+ N+ N- P+
P-Sub
2021/1/7 韩良
P N+ N-P+
25
1.1.2 光刻掩膜版汇总
N–-epi
钝化层
SiO2
P+
P-Sub 2021/1/7 韩良
N+埋层 27
EB C
N+ P
N+
N–-epi
P+
1.1.4 埋层的作用
1.减小串联电阻（集成电路中的各个电极均从 上表面引出，外延层电阻率较大且路径较长。 2.减小寄生pnp晶体管的影响（第二章介绍）
光P+刻胶
SiO2
EB C
N+ P
计公司。
2021/1/7
2
韩良
引言
2. 代客户加工（代工）方式
➢ 芯片设计单位和工艺制造单位的分离，即芯片设计单位可以不拥有生产线而存在和发 展，而芯片制造单位致力于工艺实现，即代客户加工（简称代工）方式。
➢ 代工方式已成为集成电路技术发展的一个重要特征。
2021/1/7
3
韩良
引言
3. PDK文件
2021/1/7
5
韩良
引言
5. 掩模与流片
➢ 代工单位根据设计单位提供的GDS-Ⅱ格式的版图 数据，首先制作掩模（Mask），将版图数据定义 的图形固化到铬板等材料的一套掩模上。
集成电路制造工艺流程
集成电路制造工艺流程概述集成电路（Integrated Circuit, IC）是由几千个甚至是数十亿个离散电子元件，如晶体管、电容、电阻等构成的电路，在特定的芯片上进行集成制造。
IC制造工艺流程主要包括晶圆制备、晶圆加工、芯片制造、封装测试等几个环节，是一个非常严谨、复杂的过程。
晶圆制备晶圆制备是IC制造的第一步。
晶圆是用硅单晶或其他半导体材料制成的薄片，作为IC芯片的基础材料。
以下是晶圆制备的流程：1.单晶生长：使用气态物质的沉积和结晶方法，使单晶硅的原料在加热、冷却的过程中逐渐成为一整块的单晶硅材料。
2.切片：将生长好的单晶硅棒利用切割机械进行切片，制成形状规整的圆片，称为晶圆。
3.抛光：将晶圆表面进行机械研磨和高温氧化处理，使表面达到极高的光滑度。
4.清洗：用去离子水等高纯度溶剂进行清洗，清除晶圆表面的污染物，确保晶圆的纯度和光洁度。
晶圆加工晶圆加工是IC制造的关键环节之一，也是最为复杂的过程。
在晶圆加工过程中，需要通过一系列的步骤将原始的晶圆加工为完成的IC芯片。
以下为晶圆加工的流程：1.光刻：通过光刻机将芯片图案转移到光刻胶上，然后使用酸洗、去除光刻胶，暴露出芯片的表面。
2.蚀刻：利用化学蚀刻技术，在IC芯片表面形成电路图案。
3.离子注入：向芯片进行掺杂，改变材料的电学性质。
4.热处理：对芯片进行高温、低温处理，使其达到设计要求的电学性能。
5.金属沉积：在芯片表面沉积一层金属，用于连接芯片各个元件。
芯片制造芯片制造是最为核心的IC制造环节，主要将晶圆加工后的芯片进行裁剪、测试、绑定等操作，使其具备实际的电学性能。
以下是IC芯片制造的流程：1.芯片测试：对芯片的性能进行测试，找出不合格的芯片并予以淘汰。
2.芯片切割：将晶圆上的芯片根据需求进行切割。
3.接线：在芯片表面安装金线，用于连接各个器件。
4.包装：将芯片放入封装盒中，并与引线焊接，形成成品IC芯片。
封装测试封装测试是IC制造的最后一步。
集成电路制造工艺流程介绍
集成电路制造工艺流程介绍1. 晶圆生长：制造过程的第一步是晶圆生长。
晶圆通常是由硅材料制成，通过化学气相沉积（CVD）或单晶硅引入熔融法来生长。
2. 晶圆清洗：晶圆表面需要进行清洗，以去除可能存在的污染物和杂质，以确保后续工艺步骤的成功进行。
3. 光刻：光刻是制造过程中非常关键的一步。
在光刻过程中，先将一层光刻胶涂覆在晶圆表面，然后使用光刻机将芯片的设计图案投影在晶圆上。
接着，进行光刻胶显影，将未受光的部分去除，留下所需的图案。
4. 沉积：接下来是沉积步骤，通过CVD或物理气相沉积（PVD）将金属、氧化物或多晶硅等材料沉积在晶圆表面上，以形成导线、电极或其他部件。
5. 刻蚀：对沉积的材料进行刻蚀，将不需要的部分去除，只留下所需的图案。
6. 接触孔开孔：在晶圆上钻孔，形成电极和导线之间的接触孔，以便进行电连接。
7. 清洗和检验：最后，对晶圆进行再次清洗，以去除可能残留的污染物。
同时进行严格的检验和测试，确保芯片质量符合要求。
以上是一个典型的集成电路制造工艺流程的简要介绍，实际的制造过程可能还包括许多其他细节和步骤，但总的来说，集成电路制造是一个综合了多种工艺和技术的高精度制造过程。
集成电路（Integrated Circuit，IC）制造是一项非常复杂的工艺，涉及到材料科学、化学、物理、工程学和电子学等多个领域的知识。
在这个过程中，每一个步骤都至关重要，任何一个环节出错都可能导致整个芯片的质量不达标甚至无法正常工作。
以下将深入介绍集成电路的制造工艺流程及相关的技术细节。
8. 电镀：在一些特定的工艺步骤中，需要使用电镀技术来给芯片的表面涂覆一层导电材料，如金、铜或锡等。
这些导电层对于芯片的整体性能和稳定性非常重要。
9. 封装：制造芯片后，需要封装芯片，以保护芯片不受外部环境的影响。
封装通常包括把芯片封装在塑料、陶瓷或金属外壳内，并且接上金线用以连接外部电路。
10. 测试：芯片制造完成后，需要进行严格的测试。
集成电路制造工艺
集成电路制造工艺一、集成电路设计与制造的主要流程设计---掩膜版---芯片制造—芯片检测—封装—测试沙子—硅锭---晶圆设计：功能要求—行为设计—行为仿真---时序仿真—布局布线—版图---后仿真。
展厅描述的是制造环节过程，分为晶圆制造与芯片制造工艺。
图形转换，将设计在掩膜版上的图形转移到半导体单晶片上。
光刻：光刻胶、掩膜版、光刻机三要素。
光刻刻蚀：参杂，根据设计需要，将各种杂质掺杂在需要的位置上，形成晶体管接触等制作各种材料的薄膜二、晶圆制造1. 沙子：硅是地壳内第二丰富的元素，脱氧后的沙子(尤其是石英)最多包含25％的硅元素，主要以二氧化硅(SiO2)的形式存在。
2. 硅熔炼：通过多步净化得到可用于半导体制造质量的硅，学名电子级硅(EGS)，平均每一百万个硅原子中最多只有一个杂质原子。
（本文指12英寸/300毫米晶圆级，下同。
）3.单晶硅锭：整体基本呈圆柱形，重约100千克，硅纯度99.9999％。
4. 硅锭切割：横向切割成圆形的单个硅片，也就是我们常说的晶圆(Wafer)。
5. 晶圆：切割出的晶圆经过抛光后变得几乎完美无瑕，表面甚至可以当镜子。
Intel自己并不生产这种晶圆，而是从第三方半导体企业那里直接购买成品，然后利用自己的生产线进一步加工，比如现在主流的45nm HKMG(高K金属栅极)。
Intel公司创立之初使用的晶圆尺寸只有2英寸/50毫米。
三、芯片制造过程6. 光刻胶(Photo Resist)：图中蓝色部分就是在晶圆旋转过程中浇上去的光刻胶液体，类似制作传统胶片的那种。
晶圆旋转可以让光刻胶铺的非常薄、非常平。
光刻一：光刻胶层随后透过掩模(Mask)被曝光在紫外线(UV)之下，变得可溶，期间发生的化学反应类似按下机械相机快门那一刻胶片的变化。
掩模上印着预先设计好的电路图案，紫外线透过它照在光刻胶层上，就会形成微处理器的每一层电路图案。
一般来说，在晶圆上得到的电路图案是掩模上图案的四分之一。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
IC工艺常用术语
净化级别：Class 1, Class 10, Class 10,000 每立方米空气中含灰尘的个数 去离子水 氧化 I
一级净化厂房
Fab Two was completed January 2, 1996 and is a "State of the Art" facility. This 2,200 square foot facility was constructed using all the latest materials and technologies. In this set of cleanrooms we change the air 390 times per hour, if you do the math with ULPA filtration this is a Class One facility. We have had it tested and it does meet Class One parameters (without any people working in it). Since we are not making microprocessors here and we don't want to wear "space suits", we run it as a class 10 fab. Even though it consistently runs well below Class Ten.
• 2。阱区注入及推进，形成阱区
P-
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 3。去除SiO2，长薄氧，长Si3N4 Si3N4
P-
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 4。光II---有源区光刻
Si3N4
P-
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
第四次光刻—N+发射区扩散孔
• 集电极和N型电阻的接触孔,以及外延层的反偏孔。 • Al—N-Si 欧姆接触：ND≥1019cm-3，
P P+
N+-BL
N+
P+ NP -epi
P+
N+-BL
P-SUB
SiO2
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—扩散
IC常用术语
圆片：硅片 芯片(Chip, Die)： 6、8 ：硅（园）片直径：1 ＝25.4mm 6150mm; 8200mm; 12300mm; 亚微米<1m的设计规范 深亚微米<=0.5 m的设计规范 0.5 m 、 0.35 m －设计规范（最小特征尺寸） 布线层数：金属（掺杂多晶硅）连线的层数。 集成度：每个芯片上集成的晶体管数
外延层淀积
1。VPE（Vaporous phase epitaxy) 气相外延生长硅 SiCl4+H2→Si+HCl 2。氧化
Tepi>Xjc+Xmc+TBL-up+tepi-ox SiO2
N-epi
N+-BL
N+-BL
P-SUB
第二次光刻—P+隔离扩散孔
• 在衬底上形成孤立的外延层岛,实现元件的隔离.
衬底制备 一次氧化 隐埋层光刻 隐埋层扩散
外延淀积
基区光刻
再氧化
隔离扩散
隔离光刻
基区扩散 再分布及氧化 发射区光刻 背面掺金
热氧化 发射区扩散
铝合金
反刻铝
铝淀积
接触孔光刻 再分布及氧化
淀积钝化层 压焊块光刻
中测
横向晶体管刨面图
B
C E
P+
P N
P
P+
P
PNP
纵向晶体管刨面图
CBE P
N
N+ C
B
第一次光刻—N+埋层扩散孔
• 1。减小集电极串联电阻 • 2。减小寄生PNP管的影响
要求：
1。 杂质浓度大
SiO2
2。高温时在Si中的扩散系数小，
以减小上推 3。 与衬底晶格匹配好，以减小应力 N+-BL
P-SUB
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—N+扩散(P)
N+-BL
P-SUB
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—蒸铝
CMOS工艺集成电路
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 1。光刻I---阱区光刻，刻出阱区注入孔
SiO2
N-Si
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
MOS中多晶硅电阻
多晶硅
SiO2
氧化层
Si
其它：MOS管电阻
集成电路中电容1
SiO2 P+
A-
N+E P+-I
N+-BL P-SUB
B+
A-
B+
N P+ Cjs
发射区扩散层—隔离层—隐埋层扩散层PN电容
集成电路中电容2
N+
MOS电容
SiO2 P+
AL
N+ N-epi
P-SUB
Al P+
微电子制造工艺
半导体制造工艺流程
半导体相关知识
• 本征材料：纯硅 9-10个9
250000Ω.cm
• N型硅： 掺入V族元素--磷P、砷As、锑 Sb
• P型硅： 掺入 III族元素—镓Ga、硼B
• PN结：
P
-
-
++ + ++
N
半导体元件制造过程可分为
• 前段（Front End）制程 晶圆处理制程（Wafer Fabrication；简称 Wafer Fab）、 晶圆针测制程（Wafer Probe）；
• 12。光刻Ⅷ---引线孔光刻。
N+ N+ P-
P+
N-Si
PSG P+
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 13。光刻Ⅸ---引线孔光刻（反刻AL）。
PSG
N+ N+ P-
P+ P+
N-Si
VDD SP
D
IN
OUT
D
SN
集成电路中电阻1
基区扩散电阻
SiO2 P+
R+ P
R-
N-epi N+-BL
0.2um 0.3um 7.5 3 75 30 750 300
NA NA
0.5um 1 10 100 1000
5.0um NA NA NA 7
半导体元件制造过程
前段（Front End）制程---前工序
晶圆处理制程（Wafer Fabrication； 简称 Wafer Fab）
典型的PN结隔离的掺金TTL电路工艺流程
二、晶圆针测制程
• 经过Wafer Fab之制程後，晶圆上即形成 一格格的小格 ，我们称之为晶方或是晶粒 （Die），在一般情形下，同一片晶圆上 皆制作相同的晶片，但是也有可能在同一 片晶圆 上制作不同规格的产品；这些晶圆 必须通过晶片允收测试，晶粒将会一一经 过针测（Probe）仪器以测试其电气特性， 而不合格的的晶粒将会被标上记号（Ink Dot），此程序即 称之为晶圆针测制程 （Wafer Probe）。然後晶圆将依晶粒 为单位分割成一粒粒独立的晶粒
三、IC构装制程
• IC構裝製程（Packaging）：利用塑膠 或陶瓷包裝晶粒與配線以成積體電路
• 目的：是為了製造出所生產的電路的保 護層，避免電路受到機械性刮傷或是高 溫破壞。
半导体制造工艺分类
MOS型
双极型
PMOS型 NMOS型 CMOS型 饱和型
非饱和型
BiMOS TTL I2L ECL/CML
• 5。光III---N管场区光刻，N管场区注入， 以提高场开启，减少闩锁效应及改善阱 的接触。
B+
光刻胶
P-
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 6。光III---N管场区光刻，刻出N管场区 注入孔； N管场区注入。
P-
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
VCC AL
N+
P+
P-SUB
集成电路中电阻2
发射区扩散电阻
SiO2
R
P+ N+
N-epi N+-BL
P-SUB
R P+
集成电路中电阻3
基区沟道电阻
SiO2 P+
R
N+
P N-epi
N+-BL
P-SUB
R P+
集成电路中电阻4
外延层电阻
SiO2
R
N+
R
P+
P
P+
N-epi
P-SUB
集成电路中电阻5
SiO2
P+ N-epi P+ N-epi P+
N+-BL
N+-BL
P-SUB
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—P+扩散(B)
第三次光刻—P型基区扩散孔
决定NPN管的基区扩散位置范围 SiO2