2基本逻辑运算及集成逻辑门
逻辑代数的三种基本运算
组员：叶鹏、刘卓磊
一、门电路
实现基本逻辑运算和常用复合逻辑运算的 电子电路
与逻辑运算
当决定某一事件的所有条件都具备时，事 件才能发生。 Y=A·B
或逻辑运算
当决定某一事件的一个或多个条件满足时， 事件便能发生。 Y=A+B
非运算
条件具备时，事件不能发生；条件不具备 时，事件一定发生。 Y= A Y
非门电路
决定某事件的条件只有一个，当条件出现 时事件不发生，而条件不出现时，事件发 生，这种因果关系叫做非逻辑。实现非逻 辑关系的电路称为非门，也称反相器。
A
F
集成门电路
TTL与非门电路
TTL与非门74LSOO集成电路示意图
芯片的引脚排列图
再见
逻辑门电路
用以实现基本和常用逻辑运算的电子电路。 简称门电路。 基本和常用门电路有：与门、或门、非门、 与非门、或非门、与或非门和异或非门等。
与门电路
与门的逻辑功能可概括为：输入有0，输出 为0；输入全1，输出为1. 电路图：
或门电路
在决定某件事的条件中，只要任意一件具 备，事情就会发生，这种因果关系叫做 “或逻辑”，实现或逻辑关系的电路称为 或门。 电路图：
真值表:
与非 A·B Y
逻辑函数式表示: (重要部分）
A·B=A+B A+B=A·B A·A=0 A+A=1
逻辑图与波形图
L=AB+AB
卡诺图表
Y=AC+AC+BC+BC 化简后： Y=AB+AC+BC
A
BC
00 01 0 1 1 1
11 1 0
10 1 1
《数字电子技术(第三版)》2. 基本逻辑运算及集成逻辑门
Ｙ＝Ａ+ Ｙ＝Ａ+Ｂ
功能表
开关 A 断开 断开 闭合 闭合 开关 B 断开 闭合 断开 闭合 灯Y 灭 亮 亮 亮
真值表
A 0 0 1 1
B 0 1 0 1
逻辑符号
Y 0 1 1 1
实现或逻辑的电 路称为或门。或 门的逻辑符号：
A B
≥1
Y=A+B
2.1.3、非逻辑（非运算） 2.1.3、非逻辑（非运算） 非逻辑指的是逻辑的否定。当决定事件（Y） 发生的条件（A）满足时，事件不发生；条件不 满足，事件反而发生。表达式为： Ｙ＝Ａ 开关A控制灯泡Y
A E B Y
A断开、B接通，灯不亮。 断开、 接通 灯不亮。 接通， 断开
A E B Y
A接通、B断开，灯不亮。 接通、 断开，灯不亮。 接通 断开
A、B都接通，灯亮。 、 都接通，灯亮。 都接通
两个开关必须同时接通， 两个开关必须同时接通， 灯才亮。逻辑表达式为： 灯才亮。逻辑表达式为：
Ｙ＝ＡＢ
2.4 集成逻辑门
2.4.1 TTL与非门 TTL与非门 2.4.2 OC门和三态门 OC门和三态门 2.4.3 MOS集成逻辑门 MOS集成逻辑门 2.4.4 集成逻辑门的使用问题 退出
逻辑门电路：用以实现基本和常用逻辑运算的电子电 路。简称门电路。 基本和常用门电路有与门、或门、非门（反相器）、 与非门、或非门、与或非门和异或门等。 逻辑0和1： 电子电路中用高、低电平来表示。 获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。 集成逻辑门 双极性晶体管逻辑门 TTL ECL I2L 单极性绝缘栅场效应管逻辑门 PMOS NMOS CMOS
（6）平均传输延迟时间tpd：从输入端接入高电平开始，到输出端 输出低电平为止，所经历的时间叫导通延迟时间（tpHL）； 从输入端接入低电平开始，到输出端输出高电平为止，所经 历的时间叫截止延迟时间（tpLH）。 tpd=(tpHL+ tpLH)/2=3~40ns 平均传输延迟时间是衡量门电路运算速度的重要指标。 （7）空载功耗：输出端不接负载时，门电路消耗的功率。 静态功耗是门电路的输出状态不变时，门电路消耗的功率。其中： 截止功耗POFF是门输出高电平时消耗的功率； 导通功耗PON是门输出低电平时消耗的功率。 PON> POFF （8）功耗延迟积M：平均延迟时间tpd和空载导通功耗PON的乘积。 M= PON× tpd （9）输入短路电流(低电平输入电流)IIS：与非门的一个输入端直 接接地（其它输入端悬空）时，由该输入端流向参考地的电流。 约为1.5mA。
数字电子技术教学大纲(物联网工程专业)
《数字电子技术》课程教学大纲课程名称：数字电子技术英文名称：Digital Electronic Technology 课程代码: 课程类别: 必修专业基础学分: 2 学时: 32开课单位: 计算机科学与信息工程学院适用专业: 物联网工程制订人：谭晓东审核人：黄华升审定人: 陶程仁一、课程的性质和目的（一）课程性质本课程是计算机与技术、物联网工程等本科专业的必修专业基础课。
且为主干课程。
本课程主要讲述数字逻辑的基本概念、基本定律和基本分析方法，数字逻辑电路的特性、功能，分析方法及应用。
（二）课程目的课程教学所要达到的目的是：1．能正确理解本课程的基本概念、基本理论；2．掌握数字电路的工作原理、性能和特点；3．掌握数字电路的基本分析方法和设计方法；4．能独立的应用所学的知识去分析和求解从工程中抽象出的逻辑问题以及与专业有关的某些数字电路的实际问题，并具有工程计算和分析能力，为后续专业课程的学习打下基础。
二、与相关课程的联系与分工要求学生具备高等数学、大学物理、电路理论、半导体器件等方面的知识，才能进入该课程的学习，该课程为后续电子计算机及接口技术等方面的课程及专业课程中的电子电路实际应用奠定基础。
三、教学内容及要求第一章数制与代码本章是学习数字逻辑电路及其工作原理的基础，应掌握各种数制、代码的特点及相互之间的转换规律。
1.1 进位计数制1.1.1进位计数制的基本概念1.1.2 常用进位计数制1.2 数制转化1.2.1 非十进制转化成十进制数1.2.2 十进制数转化成其它进制数1.2.3 二进制数转化成八进制数或十六进制数1.2.4 八进制数或十六进制数转化成二进制数1.3 常用代码1.3.1 二—十进制码（BCD码）1.3.2 可靠性编码1.3.3 字符代码【重点与难点】本章主要讲述简单的逻辑运算及常用的逻辑门。
重点是熟练掌握基本逻辑运算、各种门电路的图形符号及其输出函数表达式，正确处理各种门电路使用中的实际问题。
第2章集成逻辑门电路
2.3.2
TTL集电极开路门
TTL集电极开路门（Open Collector Gate）也称为OC门。 在用门电路组成逻辑电路时，如果能将输出端直接并联（称为 “线与”逻辑），可以使电路简化许多。前面所介绍的TTL与非 门却不能这样使用，原因有两个：一是TTL与非门无论输出为高 电平还是低电平，输出电阻都很小；二是两个TTL与非门连在一 起以后，如果一个门输出为高电平，另一个输出为低电平，那么 会有很大的电流从截止门的三极管VT4流到导通门的三极管VT5， 此电流大大超过正常工作电流，严重时会损坏门电路。解决的办 法是把TTL与非门电路的输出级改为集电极开路的三极管结构，
图2.25
二极管的开关电路特性
2．双极型三极管的开关特性 双极型三极管的输出特性曲线如图2.26所示。由输出特性曲线 可知，三极管可分为三个区域：截止区、放大区和饱和区。特别 当三极管工作在截止区和饱和区时，电参数也表现为对立的两个 状态，可以作为开关使用。
图2.26
三极管的输出特性曲线
2.2
晶体二极管和三极管的开关特性
第一个字母C代表中国，T代表TTL；它们对应型号的门电路逻辑 功能和引脚图与国际标准基本是一样的。本书电路举例将以最常 用的74XX系列和74LSXX系列门电路为主。本章讨论的集成逻辑门 属于小规模集成电路（SSI）。
2.3.1
TTL与非门电路
1．电路结构 每个系列的TTL与非门基本都是由输入级、中间级（倒相级） 和输出级组成。图2.30为TTL与非门的基本电路。 输入级通常由多发射极晶体三极管组成，如图中VT1。我们可 以把VT1看成是发射极独立而基极和集电极分别并联在一起的三 极管。输入级完成“与”逻辑功能。 中间级由VT2组成，其集电极和发射极输出的信号相位相反。 由这两个相位相反的信号去控制输出级的VT3和VT5，所以中间级 也称倒相级。 输出级由VT3、VT4和VT5组成，采用推拉式结构。其中VT3、
数字电子技术与应用2集成逻辑门电路及其应用
可靠性高，性能好等优点，同时成本低，便于大规模生产。
2.1 二极管基本门电路 2.1.1晶体二极管的开关特性 数字电路中的晶体二极管、三极管和MOS管等器件一般是以 开关方式工作的，其工作状态相当于相当于开关的“接通”
与“断开”。
1.静态特性 静态特性是指二极管在导通和截止两种稳定状态下的特性。典型
表ห้องสมุดไป่ตู้
由真值表得到或门输出逻辑表达式为: Y=A+B 二极管门电路虽然很简单，但存在着严重的缺点：（1）输出电平 都比输入电平高出0.7V—电平偏离，如果将三个这种门级联（前级 的输出作为后级的输入），则最后一级的输出低电平偏离到2.1V， 已接近规定的输入的高电平，会造成逻辑混乱；（2）当输出端对
地接上负载电阻（常称为下拉负载）时，会使输出高电平降低， 即带负载能力差，严重时会造成逻辑混乱。如图2.5二极管与门电
(b) 与门逻辑符号
二极管与门电路如图2.5所示。其中A、B代表与门输入，Y代表输 出。若二极管的正向压降VD =0.7V，输入端对地的高电平、低电 平分别为VIH =+3V、VIL =0V，则可得到图2.5所示电路的输入和输
出的电平关系，见表2.1。 若按正逻辑进行赋值，即高电平用“1”表示，低电平用“0”表 示，则可将表2.1变为表2.2的与逻辑真值表。由真值表可知该电路
时间tr。一般trtrr，所以可以忽略不计。 上升时间、恢复时间都很小，基本上由二极管的制作工艺决定， 存储时间与正向电流，反向电压有关。当vi 为一矩形电压时，二 极管电流的变化过程不够陡峭（不理想），这就限制了二极管的
最高工作频率。 2.1.2 二极管门电路
我们已经知道基本逻辑关系有与、或、非三种，能实现其逻辑功
基本逻辑关系和常用逻辑门电路
通常，把反映“条件”和“结果”之间的关系称为逻辑关系。
如果以电路的输入信号反映“条件”，以输出信号反映“结果”，此时电路输入、输出之间也就存在确定的逻辑关系。
数字电路就是实现特定逻辑关系的电路，因此，又称为逻辑电路。
逻辑电路的基本单元是逻辑门，它们反映了基本的逻辑关系。
基本逻辑关系和逻辑门2.1.1 基本逻辑关系和逻辑门逻辑电路中用到的基本逻辑关系有与逻辑、或逻辑和非逻辑，相应的逻辑门为与门、或门及非门。
一、与逻辑及与门与逻辑指的是：只有当决定某一事件的全部条件都具备之后，该事件才发生，否则就不发生的一种因果关系。
如图2.1.1所示电路，只有当开关A 与B 全部闭合时，灯泡Y 才亮；若开关A 或B 其中有一个不闭合，灯泡Ｙ就不亮。
这种因果关系就是与逻辑关系，可表示为Y ＝AB ，读作“A 与B”。
在逻辑运算中，与逻辑称为逻辑乘。
与门是指能够实现与逻辑关系的门电路。
与门具有两个或多个输入端，一个输出端。
其逻辑符号如图2.1.2所示，为简便计，输入端只用A 和B 两个变量来表示。
与门的输出和输入之间的逻辑关系用逻辑表达式表示为：Y ＝AB ＝AB两输入端与门的真值表如表2.1.1所示。
波形图如图所示。
由此可见，与门的逻辑功能是，输入全部为高电平时，输出才是高电平，否则为低电平。
二、或逻辑及或门或逻辑指的是：在决定某事件的诸条件中，只要有一个或一个以上的条件具备，该事件就会发生；当所有条件都不具备时，该事件才不发生的一种因果关系。
如图2.1.4所示电路，只要开关A 或B 其中任一个闭合，灯泡Y 就亮；A 、B 都不闭合，灯泡Y 才不亮。
这种因果关系就是或逻辑关系。
可表示为：Y ＝A ＋B读作“A 或B”。
在逻辑运算中或逻辑称为逻辑加。
或门是指能够实现或逻辑关系的门电路。
或门具有两个或多个输入端，一个输出端。
其逻辑符号如图2.1.5所示。
表2.1.1 与门真值表图2.1.3 与门的波形图图2.1.4 或逻辑举例或门的输出与输入之间的逻辑关系用逻辑表达式表示为：Y＝A＋B两输入端或门电路的真值表和波形图分别如表2.1.2和图所示。
电工电子技术基础知识点详解1-2-基本逻辑门电路
基本逻辑门电路1．基本概念在数字电路中，门电路是最基本的逻辑元件，它的应用极为广泛。
所谓门就是一种开关，它能按照一定的条件去控制数字信号通过或不通过。
门电路的输入信号和输出信号之间存在一定的逻辑关系，所以门电路又称为逻辑门电路。
基本逻辑门电路有与门、或门和非门，逻辑门电路可以用二极管、三极管等分立元件组成，更常用的是集成门电路。
2. 基本逻辑关系逻辑电路的基本逻辑关系有“与逻辑”、“或逻辑”和“非逻辑”。
(1) 与逻辑“与”逻辑是指当决定某件事的几个条件全部具备时，该件事才会发生，这种因果关系称为“与”逻辑关系，实现“与”逻辑关系的电路称为“与”门电路。
例如在图1所示的照明电路中，开关A和B串联，只有当A“与”B同时接通时（条件），电灯才亮（结果），电路具有“与”逻辑功能。
“与”逻辑可用下式表示B=F⋅A图1 “与”门电路举例式中小圆点“.”表示A、B的“与”运算，又称逻辑乘，应用时往往省略“.”。
(2)“或”逻辑“或”逻辑是指当决定某件事的几个条件中，只要有一个条件具备，该件事就会发生，这种因果关系称为“或”逻辑关系，实现“或”逻辑关系的电路称为“或”门电路。
例如在图2所示的照明电路中，开关A和B关联，只要开关A “或”B有一闭合，灯就会亮，所以图2电路具有“或”逻辑功能。
“或”逻辑可用下式表示B=AF+图2 “或”门电路举例式中符号“+”表示A 、B “或”运算，又称逻辑加。
3．“非”逻辑在逻辑关系中，“非”就是否定或相反的意思。
实现“非”逻辑关系的电路称为“非”门电路。
图3所示照明电路中，当开关A 断开（“0”）时，灯亮（“1”）；开关A 合上（“1”）时，灯不亮（“0”）。
这表示条件和结果是相反的逻辑关系，这种关系称为“非”逻辑关系，所以图3电路具有“非”逻辑功能。
可写为A F =图3 “非”门电路式中A 上的短横线表示“非”的意思，读作“A 非”或“非A ”。
能够实现逻辑运算的电路称为逻辑门电路。
基本逻辑运算
3 3.6V
2T 3 截止
3 主要参数
（1)TTL与非门提高工作速度的原理
a.采用多发射极三极管加快了存储电荷的消散过程。
iB1
Rb1
4kΩ
+VCC Rc 2 1.6kΩ
3.6V
A B C
1
1V 1.4V
31
T1 β iB1
0.7V
0.3V
3
2T2
1
Re2 1kΩ
Vo
3
2T 3
b.采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。
应的输入电压。即输入高电压的3最.5 小值。在产B(品0.6V手,3.6V册) 中常
称为输入高电平电压，用VIHV（OH（mmiinn））23.5.0表2示.4V 。产C 品规C(1定.3V,V2.4I8HV（) min）
=2V。(1.4-1.8V)
D(1.4V, 0.3V)
2.0
1.5
E(3.6V, 0.3V)
表2 -5 电位关系与正、 负逻辑
同样的方法可得到正与等于负或， 正异或等于负同或。
2.3 集 成 逻 辑 门
集成门电路的分类 1.按内部有源器件的不同分为：
双极型晶体管集成门电路：LSTTL、ECL、I2L 单极型MOS集成门电路：CMOS、NMOS、 PMOS、LDMOS、VDMOS…… 晶体管和MOS管集成门电路：BiCMOS
B
NP
A
C
NP
B C
1
+VCC （ +5V） Rb1
3
T1
1. 电路基本结构
Rb1 4kΩ
Rc 2 1.6kΩ
Vc 2
1
+VCC（ +5V） Rc4 130Ω
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
+VCC(+5V) R1 3kΩ
2.1V 1V
R2 750Ω + V2 0.3V R4 3kΩ V3
R5 100Ω V4 + V5 + 0.3V 0.7V - -
3.6V A
3.6V B
V1 + 0.7V R3 360Ω
F
②输入信号全为1：如UA=UB=3.6V 则V2、V5导通， UB1=2.1V， V3 可以导通，V4截止 输出端的电位为：UF=UCES5＝0.3V 输出F为低电平，开门状态 在正常工作时，V4和V5总是一个截止，另一个饱和。
A接通、B断开，灯不亮。
A、B都接通，灯亮。
两个开关必须同时接通， 灯才亮。逻辑表达式为：
Ｙ＝ＡＢ
功能表
开关 A 开关 B 断开 断开 闭合 闭合 断开 闭合 断开 闭合 灯Y 灭 灭 灭 亮
将开关接通记作1，断开记作0； 灯亮记作1，灯灭记作0。可以作 出如下表格来描述与逻辑关系：
A 0 0 1 1
第2章 基本逻辑运算及集成逻辑门
2.1 基本逻辑运算 2.2 常用复合逻辑 2.3 正负逻辑 2.4 集成逻辑门
2.1 基本逻辑运算
逻辑代数是按一定的逻辑关系进行运算的代数，是分 析和设计数字电路的数学工具。在逻辑代数，只有０和１ 两种逻辑值，有与、或、非三种基本逻辑运算，还有与或、 与非、与或非、异或几种导出逻辑运算。 逻辑是指事物的因果关系，或者说条件和结果的关系， 这些因果关系可以用逻辑运算来表示，也就是用逻辑代数 来描述。 事物往往存在两种对立的状态，在逻辑代数中可以抽 象地表示为 0 和 1 ，称为逻辑0状态和逻辑1状态。 逻辑代数中的变量称为逻辑变量，用大写字母表示。 逻辑变量的取值只有两种，即逻辑0和逻辑1，0 和 1 称为 逻辑常量，并不表示数量的大小，而是表示两种对立的逻 辑状态。
=1
Y
A B
异或门的逻辑符号
L=A+B （4） 与或非运算：逻辑表达式为： Y AB CD
A B C D & ≥1 Y
A B C D & ≥1 & 与或非门的等效电路 Y
与或非门的逻辑符号
2.3 正负逻辑 2.3.1 正负逻辑 数字系统中，逻辑值用逻辑电平表示。 用逻辑高电平UOH表示逻辑“真”，用逻辑低电平 UOL表示逻辑“假”，称为正逻辑；反之为负逻辑。
1V 0.3V A 3.6V B
R2 750Ω + V2 0.7V R3 360Ω
R5 100Ω V3 V4 + 0.7VV5
V1
F
R4 3kΩ
①输入信号不全为1：如UA=0.3V， UB=3.6V
则UB1=UIL+UBE1=0.3+0.7=1V，V2、V5截止，V3、V4导通 忽略iB3，输出端的电位为：UF≈UC2-UBE3-UBE4=5―0.7―0.7 ＝3.6V 输出F为高电平，关闭状态
R E 电路图 A Y
R E A Y E
R A Y
A断开，灯亮。
A接通，灯灭。
灯Y 亮 灭
功 能 表
开关 A 断开 闭合
A 0 1
Y 1 0
逻辑符号
真 值 表
实现非逻辑的电 路称为非门。非 门的逻辑符号：
A
1
Y=A Y
2.2 常用复合逻辑 （1）与非运算：逻辑表达式为：
A 0 0 1 1 B Y 0 1 1 1 0 1 1 0 真值表
UOHmin 一般 RLmin= =200Ω IOHmax
（16）输入高电平UIH和输入低电平UIL：一般UIH≥2V, UIL≤0.8V
TTL系列集成电路 ①74：标准系列，前面介绍的TTL门电路都属于74系列，其典型 电路与非门的平均传输时间tpd＝10ns，平均功耗P＝10mW。
②74H：高速系列，是在74系列基础上改进得到的，其典型电路 与非门的平均传输时间tpd＝6ns，平均功耗P＝22mW。
74系列TTL与非门的传输延迟时间tpd和功耗PON
产品型号 7400 74H00 74L00 74S00 74LS00 74ALS00 74AS00
传输延迟时间tpd/ns 10 6 33 3 9.5 3.5 3
功耗PON/mW 10 22 1 19 2 1.3 8
产品名称的意义 标准TTL 高速TTL 低功耗TTL 肖特基TTL 低功耗肖特基TTL 先进低功耗肖特基TTL 先进肖特基TTL
Y AB
&
Y
A B
与非门的逻辑符号
L=A+B （2）或非运算：逻辑表达式为：Y A B
A 0 0 1 1 B Y 0 1 1 0 0 0 1 0 真值表
A B
≥1
Y
或非门的逻辑符号
（3）异或运算：逻辑表达式为： Y
A 0 0 1 1 B Y 0 0 1 1 0 1 1 0 真值表
A B AB A B
（10）输入漏电流(高电平输入电流)IIH ：与非门的一个输入端接 高电平（其它输入端悬空）时，流入该输入端的电流。一般为几 十微安。 （11）最大灌电流IOLmax：在保证与非门输出标准低电平的前提下， 允许流进输出端的最大电流，约几十毫安。 （12）最大拉电流IOHmax ：在保证与非门输出标准高电平并且不 出现过功耗的前提下，允许流出输出端的最大电流，约几毫安。 （13）扇入系数NI：指门电路的输入端数。 NI≤5，不超过8 （14）扇出系数NO：在保证门电路输出正确的逻辑电平和不出现 过功耗的前提下，其输出端允许连接的同类门的输入端数。它表 示门电路的带负载能力。一般NO≥8，功率驱动门的NO可达25。 （15）最小负载电阻RLmin：为保证门电路输出正确的逻辑电平， 在其输出端允许接入的最小电阻（或最小等效电阻）。
2.1.1、与逻辑（与运算）
与逻辑的定义：仅当决定事件（Y）发生的所有条件 （A，B，C，…）均满足时，事件（Y）才能发生。表达 式为：
Ｙ＝ＡＢＣ… 开关A，B串联控制灯泡Y
A E 电路图 B Y
L=AB
A E
B Y E
A
B Y
A、B都断开，灯不亮。
A E B Y
A断开、B接通，灯不亮。
A E B Y
真值表
A 0 0 1 1
B 0 1 0 1
Y 0 1 1 1
逻辑符号
实现或逻辑的电 路称为或门。或 门的逻辑符号：
A B
≥1
Y=A+B
2.1.3、非逻辑（非运算）
非逻辑指的是逻辑的否定。当决定事件 （Y）发生的条件（A）满足时，事件不发 生；条件不满足，事件反而发生。表达式为： Ｙ＝Ａ 开关A控制灯泡Y
B 0 1 0 1
Y 0 0 0 1
真 值 表
这种把所有可能的条件组合及其对应 结果一一列出来的表格叫做真值表。
逻辑符号
实现与逻辑的电路 称为与门。与门的 逻辑符号：
A B
&
Y Ｙ＝ＡＢ
2.1.2、或逻辑（或运算）
或逻辑的定义：当决定事件（Y）发生的各 种条件（A，B，C，…)中，只要有一个或多个 条件具备，事件（Y）就发生。表达式为： Ｙ＝Ａ＋Ｂ＋Ｃ＋… 开关A，B并联控制灯泡Y
功能表
真值表
uA uB
0.3V 0.3V 0.3V 3.6V 3.6V 0.3V 3.6V 3.6V
uY
3.6V 3.6V 3.6V 0.3V
A
0 0 1 1
B
0 1 0 1
Y
1 1 1 0
输入有低，输出为高； 输入全高，输出为低。
逻辑表达式
Y A B
输入端全部悬空
输入端全部悬空时，V1管的发射结全部截止。 与全部输入高电平类似 输出F为低电平，开门状态 实际电路中，悬空易引入干扰，
3B 3Y 4A 4B 4Y
VCC 2A 2B NC 2C 2D 2Y 14 13 12 11 10 9 8
12
11 10
9
8
74LS00 1 2 3 4 5 6 7 1 2 3
74LS20 4 5 6 7
1A
1B 1Y
2A 2B 2Y GND
1A 1B NC 1C 1D 1Y GND 74LS20 的引脚排列图
2.3.2 逻辑运算的优先级
[长非号、括号] 高 2.3.3 逻辑运算的完备性 [与] [异或、同或] 低 [或]
2.4 集成逻辑门
2.4.1 TTL与非门
2.4.2 ቤተ መጻሕፍቲ ባይዱC门和三态门
2.4.3 MOS集成逻辑门
2.4.4 集成逻辑门的使用问题
退出
逻辑门电路：用以实现基本和常用逻辑运算的电子电 路。简称门电路。 基本和常用门电路有与门、或门、非门（反相器）、 与非门、或非门、与或非门和异或门等。 逻辑1 和 0 ： 电子电路中用高、低电平来表示。 获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。 集成逻辑门 双极性晶体管逻辑门 TTL ECL I2L 单极性绝缘栅场效应管逻辑门 PMOS NMOS CMOS
故对不用的输入端一般不悬空， 应作相应的处理。
一个输入端通过电阻RE接地， 其它输入端接高电平。
RE≤0.7 kΩ，其端电压就相当于逻辑低电平。 RE≥2kΩ，则其端电压UEA达到1.4 V，相当于逻辑高电平。 为使与非门可靠地工作在关门状态， ROFF 为使与非门可靠地工作在开门状态， RON
VCC 3A 14 13
74LS00 的引脚排列图
74LS00内含4个2输入与非门， 74LS20内含2个4输入与非门。
TTL与非门主要参数
（1）输出高电平UOH ：与非门至少一个输入端接低电平时的输 出电压。产品规范值UOH=2.4~3.6V，标准高电平UOH＝3V。 （2）输出低电平UOL：与非门的输入全为高电平时的输出电压。 产品规范值UOL=0~0.5V，标准低电平UOL＝0.3V。 （3）开门电平UON ：保证与非门输出标准低电平时，允许输入 的高电平的最小值。它表示使与非门进入开门状态的最小输入电 平。一般TTL门电路的UON≈1.4~1.8V。 （4）关门电平UOFF：保证与非门输出标准高电平的90%(2.7V)时， 允许输入的低电平的最大值。即UOFF是为使与非门进入关门状态 所需要输入的最高电平。一般TTL门电路的UOFF≈0.8~1V。 （5）噪声容限UNH和UNL：在保证与非门输出低电平的前提条件 下，允许叠加在输入高电平上的最大负向干扰电压。UNH=UINUON=3-1.8=1.2V 在保证与非门输出高电平的前提条件下，允许叠加在输入 低电平上的最大正向干扰电压。UNL=UOFF-UIL=0.8-0.3=0.5V