第5章组合门电路.
第5章数字逻辑电路.ppt
（2）逻辑关系式表示：F=A·B·C
（3）真值表表示：如图表5-1所示
下一页 返回
5.4 基本逻辑门电路
2.“或”逻辑关系 当决定事件的各个条件中只要有一个或一个以上具备时事件就
会发生 图5-10所示，F和A、B、C之间就存在“或”逻辑关系 “或”逻辑也有如上三种表示方法： （1）图5-11所示为“或”逻辑图形符号 （2）逻辑表达式：F=A+B+C （3）真值表：见表5-2
下一页 返回
5.2 数制
5.2.2 二进制数
二进制数只有0和1两个符号。只要能区分两种状态的元件即 可实现。
计数的基数为2，各位数的权是2的幂，计数规律是“逢二进 一”
N位二进制整数的表达示为：
例5.1 一个二进制数10101000， 试求对应的十进制数
上一页 下一页 返回
5.2 数制
图5-23是利用三态与非门组成的双向传输通路，改变控制端C 的电平，就可控制信号的传输方向。
上一页 下一页 返回
5.4 基本逻辑门电路
3. CMOS门电路 CMOS门电路是由PMOS管和NMOS管构成的一种互补对称场效
应管集成门电路。 下面是几种常用的CMOS门电路的结构和工作原理的简要说明 （1）CMOS与非门：如图5-24所示 当A、B全为1时，T1和T2同时导通，T3和T4同时截止，F=0 当输入端由一个或全为0时，串联的T1和T2必有一个或两个全部截
上一页 下一页 返回
5.4 基本逻辑门电路
（5）TTL三态输出与非门电路。简称三态门，图5-20是其逻辑 图形符号。A、B是输入端，C是控制端，F为输出端。输出端除 了可以实现高低电平外，还可以出现高阻状态。
第五章 组合逻辑电路的VHDL语言描述
BEGIN
PROCESS ( a, datain ) BEGIN IF ( datain = '1' ) THEN dataout <= '0' ; ELSE dataout <= '1' ; END IF ; END PROCESS ; END ARCHITECTURE behavioral_2 ; --RTL描述方式 ,MAX中需要加入时钟a
第5章
组合逻辑电路的VHDL描述
仿真波形
第5章
组合逻辑电路的VHDL描述
5.1.5 2输入同或门电路
LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; ENTITY cynxor2 IS PORT ( datain1, datain2 : IN STD_LOGIC ; dataout : OUT STD_LOGIC ) ; END ENTITY cynxor2 ; ARCHITECTURE behavioral OF cynxor2 IS BEGIN
END ENTITY cyxor2 ;
ARCHITECTURE behavioral OF cyxor2 IS BEGIN dataout <= datain1 XOR datain2 ; END ARCHITECTURE behavioral ;
第5章
组合逻辑电路的VHDL描述
LIBRARY IEEE ;
第5章
组合逻辑电路的VHDL描述
LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ;
ENTITY cynot IS
PORT ( a, datain : IN STD_LOGIC ; END ENTITY cynot ; ARCHITECTURE behavioral_2 OF cynot IS dataout : OUT STD_LOGIC ) ;
14211431电子技术知识点
第1章：常用半导体器件-复习要点基本概念：了解半导体基本知识和PN结的形成及其单向导电性；掌握二极管的伏安特性以及单向导电性特点，理解二极管的主要参数及意义，掌握二极管电路符号；理解硅稳压管的结构和主要参数，掌握稳压管的电路符号；了解三极管的基本结构和电流放大作用，理解三极管的特性曲线及工作在放大区、饱和区和截止区特点，理解三极管的主要参数，掌握NPN型和PNP型三极管的电路符号。
分析依据和方法：二极管承受正向电压（正偏）二极管导通，承受反向电压（反偏）二极管截止。
稳压管在限流电阻作用下承受反向击穿电流时，稳压管两端电压稳定不变（施加反向电压大于稳定电压，否者，稳压管反向截止）；若稳压管承受正向电压，稳压管导通（与二极管相同）。
理想二极管和理想稳压管：作理想化处理即正向导通电压为零，反向截止电阻无穷大。
三极管工作在放大区：发射结承受正偏电压；集电结承受反偏电压；三极管工作在饱和区：发射结承受正偏电压；集电结承受正偏电压；三极管工作在截止区：发射结承受反偏电压；集电结承受反偏电压；难点：含二极管和稳压管电路分析，三极管三种工作状态判断以及三极管类型、极性和材料的判断。
常用填空题类型：1.本征半导体中价电子挣脱共价键的束缚成为自由电子，留下一个空位称为空穴，它们分别带负电和正电，称为载流子。
2.在本征半导体中掺微量的五价元素，就称为N型半导体，其多数载流子是自由电子，少数载流子是空穴，它主要依靠多数载流子导电。
3.在本征半导体中掺微量的三价元素，就称为P型半导体，其多数载流子是空穴，少数载流子是自由电子，它主要依靠多数载流子导电。
4.PN结加正向电压时，有较大的电流通过，其电阻较小，加反向电压时处于截止状态，这就是PN结的单向导电性。
5.在半导体二极管中，与P区相连的电极称为正极或阳极，与N区相连的电极称为负极或阴极。
6.晶体管工作在截止区的条件是：发射结反向偏置，集电结反向偏置。
7.晶体管工作在放大区的条件是：发射结正向偏置，集电结反向偏置。
(完整版)第五章 CMOS组合逻辑电路设计II
第五章CMOS组合逻辑电路设计II －动态CMOS电路第一节动态逻辑门电路的基本结构、原理、特点第二节多米诺（Domino）CMOS电路第三节改进的Domino CMOS电路第四节时钟CMOS （C2MOS）第一节动态逻辑门电路的基本结构、原理、特点一、预充－求值动态CMOS的基本结构和工作原理二、动态CMOS的特点三、动态CMOS的问题四、动态CMOS的级联静态电路：靠管子稳定的导通、截止来保持输出状态除状态反转外，输出始终与VDD和GND保持通路。
动态电路：靠电容来保存信息一、预充－求值动态CMOS 的基本结构和工作原理In 1In 2PDN In 3M e M p Clk Clk Out C L 预充－求值动态CMOS 电路的基本结构工作过程：➢预充阶段：Clk ＝0，Out 被Mp 预充到VDD ，Me 截止，无论输入何值，均不存在直流通路。
此时的输出无效。
➢求值阶段：Clk ＝1，Mp 截止，Me 导通，Out和GND 之间形成一条有条件的路径。
具体由PDN 决定。
若PDN 存在该路径，则Out 被放电，Out 为低电平，“0”。
如果不存在，则预充电位保存在CL 上，Out 为高电平“1”。
➢求值阶段，只能有与GND 间的通路，无与VDD 间的，一旦放电，不可能再充电，只能等下次。
预充FET 求值FET预充－求值动态CMOS 电路的工作原理预充预充求值输出只在此时有效),2,1(Xn X X F Y ⋅⋅⋅=当Clk ＝1时Clk OutClk ＝0时，输出为1，与输入无关OutClk Clk ABCM p M e on off 1off on((AB)+C)例PUNPUN 构成的动态CMOS 电路),2,1(Xn X X F Y ⋅⋅⋅=Clk ＝1时，输出为0，与输入无关当Clk ＝0时一般不用PUN 网络二、动态CMOS的特点•逻辑功能由下拉网络PDN实现。
其结构和设计与互补CMOS 和类NMOS的一样。
第1章_逻辑代数的基础知识
（1-7）
概述
一、 数字信号和模拟信号
模拟信号：在时间和幅值上均是连续变化的信号， 即时间上的连续，量上的连续的信号。如水位，电压， 电流，温度，亮度，颜色等。在自然环境下，大多数 物理信号都是模拟量。如温度是一个模拟量，某一天 的温度在不同时间的变化情况就是一条光滑、连续的 曲线：
(2AE.4)16＝2×162＋10×161＋14×160＋4×16－1＝(686.25)10
把各个非十进制数按权展开求和即可。
（1-17）
2、十进制数转换成二进制数：
十进制数转换成二进制数时，将整数部分和小数 部分分别进行转换。整数部分采用除2取余法转换， 小数部分采用乘2取整法转换。转换后再合并。 除2取余法：将十进制整数N除以2，取余数记为 K0；再将所得商除以2，取余数记为K1依此类推，直 至商为0，取余数记为Kn－1为止。即可得到与N对 应的n位二进制整数Kn－1 · · · · · ·K1 K0。 乘2取整法：将十进制小数N乘以2，取整数部分 记为K－1；再将其小数部分乘以2，取整数部分记为 K－2 ； · · · · · · 依此类推，直至其小数部分为0或达到 规定的精度要求，取整数部分记为K－m为止。即可 得到与N对应的m位二进制小数0．K－1 K－2· · · · · ·K－m。
22 „„„ 0=K0 11 „„„ 0=K1 5 „„„ 1=K2 2 „„„ 1=K3 1 „„„ 0=K4 0 „„„ 1=K5 高位
高位
低位
所以：(44.375)10＝(101100.011)2
（1-19）
十进制数转换成二进制数的另一种方法是降幂比较法。如果熟 记20～210的数值是1～1024，2－1～2－4的数值是0.5～0.0625，那 么用降幂比较法，便可很容易地获得一个十进制数的二进制数转
第5章课后习题参考答案
第五章组合逻辑电路1．写出如图所示电路的输出信号逻辑表达式，并说明其功能。
（a）（b）解：（a）Y1ABC（判奇功能：1的个数为奇数时输出为1）Y2AB(AB)CABACBC（多数通过功能：输出与输入多数一致）（b）Y1(AB)A(AB)BABAB（同或功能：相同为1，否则为0）2．分析如图所示电路的逻辑功能（a）（b）（c）解：（a）Y1ABAB（判奇电路：1的个数为奇数时输出为1）0011（b）Y2(((AA)A)A)（判奇电路：1的个数为奇数时输出为1）0123YAM00（c）Y1 A M1（M=0时，源码输出；M=1时，反码输出）YAM233．用与非门设计实现下列功能的组合逻辑电路。
（1）实现4变量一致电路。
（2）四变量的多数表决电路解：（1）1）定变量列真值表：ABCDYABCDY0000110000000101001000100101000011010110010*******010*******011001110001110111112）列函数表达式：YABCDABC D ABCDABCD3）用与非门组电路（2）输入变量A、B、C、D，有3个或3个以上为1时输出为1，输人为其他状态时输出为0。
1）列真值表2）些表达式3）用与非门组电路4．有一水箱由大、小两台水泵ML和Ms供水，如图所示。
水箱中设置了3个水位检测元件A、B、C，如图（a）所示。
水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。
现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时Ms单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和Ms同时工作。
试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。
解：（1）根据要求列真值表（b）（b）（a）（2）真值表中×对应的输入项为约束项，利用卡诺图化简（c）（d）（c）（d）（e）得：MABCsMBL（ML、M S的1状态表示工作，0状态表示停止）（3）画逻辑图（e）5．某医院有—、二、三、四号病室4间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。
第5章组合逻辑、时序逻辑Verilog语言描述(已排)
5.1.1 组合逻辑电路的连续赋值实现
以2路选择器为例：
module mux2to1( a, b, sel, out); input a, b; input sel; output out; assign out = (sel) ? b:a;
endmodule
注意：
连续赋值语句的被赋值变量只能是线网wire型。
注意： 过程块描述的组合逻辑电路： 1. 被赋值变量只能是reg型； 2. 触发方式采用电平触发； 3. always@( )引导的敏感量要完整。
5
always过程块与连续赋值语句描述的组合逻辑电路效果相同 两种方法描述的2路选择器电路均相同， 综合工具根据Verilog代码综合自动生成的电路均为下图所示
4
5.1.2 组合逻辑电路的always过程块实现
仍然以2路选择器为例： module mux2to1( a, b, sel, out);
input a, b; input sel; output out; reg out； always @(sel or a or b)
out = (sel) ? b:a; endmodule
endmodule
13
对应的CMOS工艺下D触发器的电路结构
. d
q
. . . clk
rst clk
d
T1
clk
q
T3
rst
clk clk
clk clk
T2
T4
.q
D触发器符号
clk
clk
D触发器电路图
说明：复位信号不受时钟信号clk的影响。 只要复位信号rst为高电平时，电路就复位，输出q为0。
14
数电第5章组合逻辑电路与常用组合器件分析与设计复习题
1．设计一个两位二进制数平方器，并画出逻辑图。
输入变量AB 表示一个两位二进制数，输出WXYZ 为四位二进制数，输入端只提供原变量。
A B W X Y Z 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 1 0 0 11 1 012．根据给定的逻辑图写出输出逻辑表达式Y(A,B,C)（不用化简），列出真值表。
()C A AB Y +⊕=A B C ABC A +Y 0 0 0 1 1 0 0 0 1 1 1 0 0 1 0 1 1 0 0 1 1 1 1 0 1 0 0 1 0 1 11111&A B&Z W X YBAB B A Z Y B A X AB W =+====01100001110113．一个逻辑电路，有三个输入（A，B，C）和一个输出F。
当三个输入的和为奇数时，输出F为1，列出该电路的真值表，写出F的表达式，并画出实现电路图。
A B C F00000011010101101001101011001111()ABCF++A=∑7,4,2,1B=+CABCCBA4．分析下列逻辑电路，写出输出函数F的表达式，abc有哪些组合使F为1。
a bcbc a cb a c a F =++=)(abc 取值0115．设计一个组合逻辑电路，输入为A 、B 、C ，输出为Y 。
当C=0，实现Y=AB ；当C=1时，实现Y=A+B 。
要求： （1）列出真值表；（2）求输出Y 的最简与表达式； （3）画逻辑图。
()BC AC AB F ++==∑7,6,5,3A B6．写出图示电路的输出逻辑函数表达式并化简。
A CFBCBACBBAF++=+⋅⋅=)7．设计一个组合逻辑电路，该电路输入两个二位无符号二进制数A（A=A1A0）和B（B=B1B0）。
当A=B时，输出F=1，否则F=0。
写出设计过程，画出逻辑电路图。
))((111111111111BABABABABBAABBAABBAABBAAF++=+ ++ =&A 0A 1B 0B 1A F≥1≥11A 0B 1B8．逻辑门电路及输入端A 、B 、C 的波形如图所示，请画出相应的输出端G 、H 的波形。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第5章组合门电路5.1 组合逻辑电路的概述按照逻辑功能的不同特点，可以把数字电路分成两大类，一类叫做组合逻辑电路，另一类叫做时序逻辑电路。
什么叫组合逻辑电路呢？如图5-1所示：图5-1 组合逻辑电路的框图 Z1=f1（X1、X2、……Xn ） Z1=f2（X1、X2、……Xn ）Zm=fm （X1、X2、……Xn ）从以上概念可以知道组合逻辑电路的特点就是即刻输入，即刻输出。
任何组合逻辑电路可由表达式、真值表、逻辑图和卡诺图等四种方法中的任一种来表示其逻辑功能。
5.2 组合逻辑电路的分析方法和设计方法5.2.1组合逻辑电路的分析方法分析组合逻辑电路的目的，就是要找出电路输入和输出之间的逻辑关系，分析步骤如下：图5-2 组合逻辑电路分析步骤框图【例5-1】 分析图5-3所示电路的逻辑功能图5-3 [例5-1]逻辑电路解：（1）写出输出Z 的逻辑表达式： Z1=B A ， Z2=B AZ=21Z Z ∙=B A B A ∙ （2）化简Z=B A B A ∙=A B +A B=A ⊕B （3）列出真值表进行逻辑功能说明 列出该函数真值表，如表5－1所示：表5-1 [例5-1]真值表例5-2】试分析图5-4所示电路的逻辑功能。
图5-4 【例5-2】 逻辑电路图解：（1）函数写出函数表达式Z1=A C Z2=B C Z3=A B Z=Z1+Z2+Z3=A C+B C +A B（2）化简，由卡诺图证实其函数式为最简（3）列出其真值表，说明功能由该函数式得出其真值表，如表5-2所示 表5-2 【例5-2】真值表从表5-1可以看出，当A=B 时，Z=0，当A ≠B 时，Z=1。
从表上知道，当A=B=C时，输出Z=0，其它情况，输Z=1，所以此电路是一种输入不一致鉴别器。
5.2.2组合逻辑电路的设计方法图5-5 组合逻辑电路设计步骤框图【例5-3】设计一个三变量多数表决电路，用与非门实现。
解：（1）分析命题，设三变量为A、B、C作输入，输出函数为Y，对逻辑变量赋值，A、B、C同意为1，不同意为0，输出函数Y=1表示表决通过，Y=0表示不通过。
（2）根据题意列出真值表如表5-3所示表5-3 [例5-3]真值表（3）写出表在式Y=A BC+A B C+AB C +ABC （4）化简Y 利用卡诺图化简YY=AB+BC+AC由于题意指定用与非门，故变换表达式Y 成与非形式Y=AC BC AB ∙∙（5）画出逻辑电路，如图5-6所示图5-6用与非门实现表决电路5.3编码器如果将“0”、“1”按一定的规律编排在一起，组成不同的代码，去反映不同的物理状态，且代码和物理状态有着一一对应的关系，这个过程称为编码，能完成编码任务的电路称编码器。
5.3.1普通编码器普通编码器对输入要求比较苛刻，任何时刻只允许一个输入信号有效，即输入信号之间是有约束的。
２位二进制编码器:４个输入端，２个输出端，常称为４线—２线编码器。
表5－4两位二进制编码器真值表5.3.2 优先编码器允许同时输入两个以上信号，并按优先级输出。
编码器有如下特点：（1） 这种编码器是以输入为“0”电平而实现编码的，其输出是8421的反码。
（2）编码器的输入端按高位优先排队，I9具有最高优先权，当I9为“0”时，不论其它输入端处于何状态，输出ABCD=“0110”，I7为“0”时，首先要看比I7高的I8，I9处于什么状态，比I7低位的不予考虑，看I8和I9均为“1”，则输出ABCD=“1000”。
（3）编码器的九个输入端I1～I9分别对应十进制数1—9，由于当I1～I9全为“1”时，ABCD=“1111”，相当于I0=“0”的情况，所以输入端I 。
在实际电路中被省略了。
321I I Y +=310I I Y +=5.4 译码器译码是编码的逆过程，即把编码的特定含义“翻译”过来。
常用的译码器有二进制译码器、二—十进制译码器和显示译码器。
5.4.1 二进制译码器74LS138——3线—8线译码器国产3线—8线译码器74LS138逻辑图如图所示。
它由三个输入端A0、A1、A2和八个输出端0y～7y，它能将二进制代码按其原意翻译成相应的输出信号，输出端低电平表示有信号，高由平表示无信号。
图5-7 74LS138逻辑图由图5-7所示逻辑图可写出各输出Y0=A2A1A0 Y4=A2A1A0Y1=A2A1A0 Y5=A2A1A0Y2=A2A1A0 Y6=A2A1A0Y3=A2A1A0 Y7=A2A1A0这样根据输出表达式写出其电路的真值表1.用二进制译码器设计组合电路当时，若将A2、A1、A0作为三个输入变量，输出恰好是8个最小项的反变量，利用附加的门电路就可以实现任何三变量的函数。
【例5-4】利用74LS138实现Y=AB+BC+CA。
解：先将函数式转换成标准与或式Y=ABC C AB C B A BC A +++令 A = A2，B=A1，C=A0 再用摩根定理：2．译码器的扩展用两片74138扩展为4线—16线译码器3．用74LS138构成数据分配器数据分配器——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。
用译码器设计一个“1线-8线”数据分配器由74LS138构成的一位数据分配器S为数据输入端D。
而将A2、A1、A0作为数据分配器的如图5-8所示。
S1=1、3S=0、2地址。
5.4.2二—十进制译码器74LS42是二—十进制译码器，输入为8421BCD 码，有10个输出，又叫4线—10线译码器，输出低电平有效。
74LS42符号如下图所示，功能表如下表所示。
5.4.3 数字显示译码器1.常用显示器分类：A. 按显示方式分，有字型重叠式、点阵式、分段式等。
B. 按发光物质分，有发光二极管(LED)式、荧光式、液晶显示等。
（1）七段式LED显示器（Light Emitting Diode LED）LED显示器有两种结构：2．七段显示译码器74LS487448是一种与共阴极数字显示器配合使用的集成译码器。
3．液晶显示器件液晶显示器(Liguid Crystal Display,简称LCD)最大的优点是功耗小，每平方厘米的功耗不到1μW，它的工作电压也很低，在1V以下也可以工作。
因此，它在便携式的仪器、仪表得到广泛应用。
液晶显示器也使用了七段字符显示，其公共极也叫背电极，图5-9是a段的简单驱动电路，其他段的驱动电路与a段完全一样。
ucom是加在公共极(COM)的脉冲信号，A=0时，两个电极间电压ua=0，a段不显示，A=1时，两个电极间电压ua为交变电压，a段显示。
图5-9 液晶显示器驱动电路4．字符显示译码器74LS48是一个BCD—七段译码LED驱动器74LS48的逻辑功能：（1）正常译码显示。
LT=1，BI/RBO=1时，对输入为十进制数l～15的二进制码（0001～1111）进行译码，产生对应的七段显示码。
（2）灭零。
当LT=1，而输入为0的二进制码0000时，只有当RBI =1时，才产生0的七段显示码,如果此时输入RBI =0 ，则译码器的a～g输出全0，使显示器全灭；所以RBI称为灭零输入端。
（3）试灯。
当LT=0时，无论输入怎样，a～g输出全1，数码管七段全亮。
由此可以检测显示器七个发光段的好坏。
LT称为试灯输入端。
（4）特殊控制端BI/RBO。
BI/RBO可以作输入端，也可以作输出端。
作输入使用时，如果BI=0时，不管其他输入端为何值，a～g均输出0，显示器全灭。
因此BI称为灭灯输入端。
作输出端使用时，受控于RBI。
当RBI=0，输入为0的二进制码0000时，RBO=0，用以指示该片正处于灭零状态。
所以，RBO 又称为灭零输出端。
将BI/RBO和RBI配合使用，可以实现多位数显示时的“无效0消隐”功能。
5.5 加法器5.5.1半加器不考虑低位进位的加法器称半加器。
实现半加器运算的逻辑电路，如图5-10（a）所示，b图为半加器的符号。
图5-10 半加器5.5.2全加器半加器只是解决了两个一位二进制数相加，没有考虑来自低位的进位。
如果要多位二进制数相加，必须同时考虑来自低位的进位，这种加法器称全加器。
全加器逻辑图如图5-11(a)所示，图5-11（b）是全加器的符号。
（a）全加器逻辑图（b）符号图5-11 全加器电路5.5.3多位数的加法多位二进制的相加如图5-12所示图5-12 四位数全加器5.6数据选择器和分配器5.6.1数据选择器数据选择器又称多路开关，它的功能是从多路输入数据中按照不同的地址选择其中的一路作为输出。
1.4选1电路如图图5-13 所示图5-13 数据选择器表5-7 数据选择器真值表由表5-7看出：G为使能端，当G=1时，输出为0，当G=0时，数据选择器开始工作，不同的A、B组合，Y的输出不同。
这是一个四选1的数据选择器。
2.8选1电路如图5-14所示，（a）图是中规模八选一数据选择器T4151的逻辑图，（b）图为外引线排例图。
图5-14中规模八选一选择器T4151D0～D7为数据输入端，A、B、C为地址控制端，S为使能端，Q和Q为两个互补的输出端，其真值表如表5-8所示：表5-8 T4151真值表函数输出表达式：Q=[A B C D0+A B C D1+A B C D2+A BCD3+A B C D4+A B CD5+AB C D6+ABCD7]·S5.6.2数据分配器数据分配器是数据选择器的逆过程，它是一个能将一路数据分配到按地址要求的输出端的电路，是单输入——多输出的组合电路，图5-15是四路数据分配器的逻辑图，D 为被传送的数据输入端，A、B是地址控制端，Y0～Y3为数据输出端。
由图可写出表达式。
Y0=A B D Y1=A BD Y2=A B D Y3=ABD图5-15 四路数据分配器由式得出其真值表如表5-9所示表5-9四路数据分配器真值表5.7 比较器在数字控制设备中，经常需要对两个数进行比较，以判断它们的相对大小，是否相同，能完成上述功能的电路称为比较器。
5.7.1 同比较器比较两个数是否相同的电路称同比较器，设计一个比较一位二进制代码A 和B 是否相同的比较器。
用F 表示比较结果，F=1时表示相同，F=0表示不相同。
列出真值表如表5-10所示：表5-10一位同比较器的真值表由表5-10写出： F=A B +AB=B A用一个同或门即可实现，如图5-16所示：图5-16一位同比较器5.7.2大小比较器比较两个数的相对大小的电路称大小比较器。
1. 一位二进制数码大小比较器比较数A 与数B 的大小，应该有三种可能：A=B ，A>B ，A<B设YA=YB=1表示A=B ，YA>YB=1表示A>B ，YA<YB=1，表示A<B ，列出真值表如表5-11所示：表5-11一位大小比较器的真值表由表5-11写出： YA=YB =A B +AB=B A YA>YB=A B YA<YB=A B画出逻辑图如图5-17所示：图5-17一位二进制码的大小比较器1. 四位数值比较器多位数的大小比较应遵循这样的原则：首先比较两数的高位，若高位已比出大小，便可以得出结论，不再进行低位比较，若高位相等，可比较低位。