CMOS异或门集成电路课程设计
课程设计任务书
学生姓名：王帅军专业班级：电子1103班
指导教师：封小钰工作单位：信息工程学院
题目: CMOS异或门
初始条件：
计算机、ORCAD软件、L-EDIT软件
要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）
1、课程设计工作量：2周
2、技术要求：
（1）学习ORCAD和L-EDIT软件。
（2）设计一个CMOS异或门电路。
（3）利用ORCAD和L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。
3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。
时间安排：
2014.12.29布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。
2014.12.29-12.31学习ORCAD和L-EDIT软件，查阅相关资料，复习所设计内容的基本理论知识。
2015.1.1-1.8对CMOS异或门电路进行设计仿真工作，完成课设报告的撰写。
2015.1.9 提交课程设计报告，进行答辩。
指导教师签名：年月日
系主任（或责任教师）签名：年月日
目录
摘要............................................................................................................................................. I Abstract ...................................................................................................................................... I I 1绪论 (1)
2 异或门介绍 (2)
3仿真电路设计 (3)
3.1 ORCAD软件介绍 (3)
3.2仿真电路原理图 (4)
3.3仿真分析 (5)
4版图设计 (8)
4.1 L-EDIT软件介绍 (8)
4.2版图绘制 (8)
4.3 CMOS异或门版图DRC检查 (10)
5心得体会 (11)
参考文献 (12)
附录 (123)
摘要
性能优越的异或门是实现各种运算集成电路的基础，可广泛应用于全加器，乘法器和算术逻辑单元等电路中。CMOS集成电路由于工艺技术的进步以及功耗低、稳定性高、抗干扰性强、噪声容限大、可适应较宽的环境温度和电源电压等一系列的优点，成为现在IC设计的主流技术。
本文首先介绍了CMOS异或门电路，紧接着介绍了ORCAD软件，并利用此软件搭建了仿真电路图，对电路进行了仿真分析。最后介绍了L-EDIT软件，并利用此软件绘制了该电路的版图。
关键词：CMOS异或门；ORCAD；L-EDIT；版图
Abstract
The superior performance of xor gate is to achieve a variety of operations, the basis of the integrated circuit can be widely used by full adder, multiplier and the arithmetic logic unit and so on in the circuit.CMOS integrated circuit due to the progress of technology and low power consumption, high stability, strong anti-interference, big noise tolerance, can adapt to a wide environment temperature and supply voltage and so on a series of advantages, and is now the mainstream technology of IC design.
This article first introduces the CMOS xor gate, and then introduces the ORCAD software, circuit diagram, and use this software to build the simulation of circuit simulation analysis.Finally L-EDIT software is introduced, and the use of this software to draw the circuit of the landscape.
Keywords: CMOS xor gate;ORCAD;L - EDIT;landscape
1绪论
异或门是数字逻辑中实现逻辑异或的逻辑门。有多个输入端、1个输出端，多输入异或门可由2输入异或门构成。若两个输入的电平相异，则输出为高电平1；若两个输入的电平相同，则输出为低电平0。亦即，如果两个输入不同，则异或门输出高电平。虽然异或不是开关代数的基本运算之一，但是在实际运用中相当普遍地使用分立的异或门。大多数开关技术不能直接实现异或功能，而是使用多个门设计。异或门能实现模为2的加法，因此，异或门可以实现计算机中的二进制加法。半加器就是由异或门和与门组成的。
CMOS集成电路采用场效应管，且都是互补结构，工作时两个串联的场效应管总是处于一个管导通，另一个管截止的状态，电路静态功耗理论上为零。实际上，由于存在漏电流，CMOS电路尚有微量静态功耗。单个门电路的功耗典型值仅为20mW，动态功耗（在1MHz工作频率时）也仅为几mW。CMOS集成电路供电简单，供电电源体积小，基本上不需稳压。CMOS 集成电路由于工艺技术的进步以及功耗低、稳定性高、抗干扰性强、噪声容限大、可等比例缩小、以及可适应较宽的环境温度和电源电压等一系列优点，成为现在IC 设计的主流技术。
在CMOS集成电路设计中，异或电路的设计与应用是非常重要的。IC 设计者可以根据芯片的不同功能和要求采用各种不同结构的异或电路，从而实现电路的最优化设计。CMOS异或门的版图设计是集成电路设计中的一个重要单元，它的复杂度与功耗密切相关，越复杂功耗就越大。如何在保持高性能的情况下减小芯片面积和功耗，无疑是设计的关键，这要求设计者对芯片的重要部件进行各方面的优化。
2 异或门介绍
异或运算是实际中比较常用的逻辑运算，两个变量进行异或运算，其规则为变量的值同为1或0，结果为0，两个变量的取值相反则结果为1。异或运算的真值表如表2.1所示。
表2.1 异或运算真值表 A
B B A Y ⊕= 0
0 0 0
1 1 1
0 1 1 1 0
根据表2-1，可得异或运算的逻辑关系表达式为
B A B A B A Y ⊕=+=
(1)
异或门的逻辑运算符号如图2.1所示 图2.1 异或门逻辑符号
性能优越的异或门是实现各种运算集成电路的基础，可广泛应用于全加器，乘法器和算术逻辑单元等电路中。用CMOS 静态逻辑电路设计的异或门电路具有功耗低，结构简单可靠，工作速度快等优点，成为大规模集成电路芯片设计中最重要的单元电路之一。
3仿真电路设计
3.1 ORCAD软件介绍
OrCADPspice 为美国OrCAD公司在1998年与Microsim公司合并之后，将其Pspice 整合到原先OrCAD系统（包含"电路图输入"的OrCAD Capture、"印刷电路板布局"的OrCAD Layout及"可编程逻辑（Programmable Logic）电路合成"的OrCAD Exerpss）内的一套计算机辅助电路分析软件。
2000年，OrCAD公司被益华计算机（Cadence Design System, Inc.）收购，并推出OrCAD9.21。在2003年，推出OrCAD10.0。在2005年，进一步与益华计算机的PCB 设计软件Allegro15.5一起推广给客户，故版本号码直接跳到15.5。在2009年，OrCAD 正式推出功能增强的16.3版本，目前作为益华计算机入门级的计算机辅助电路分析软件推广给客户使用。
OrCAD 是一套在个人电脑的电子设计自动化套装软件，专门用来让电子工程师设计电路图及相关图表，设计印刷电路板所用的印刷图，及电路的模拟之用。
早在工作于DOS环境的ORCAD4.0，它就集成了电路原理图绘制、印制电路板设计、数字电路仿真、可编程逻辑器件设计等功能，而且它的界面友好且直观，它的元器件库也是所有EDA软件中最丰富的，在世界上它一直是EDA软件中的首选。ORCAD公司在2000年七月与CADENCE公司合并后，更成为世界上最强大的开发EDA软件的公司，它的产品ORCAD世纪集成版工作于WINDOWS95与WINDOWSNT环境下，集成了电原理图绘制，印制电路板设计、模拟与数字电路混合仿真等功能，它的电路仿真的元器件库更达到了8500个，收入了几乎所有的通用型电子元器件模块。
OrCAD Capture与OrCAD PCB Editor的无缝数据连接，可以很容易实现物理PCB 的设计；与Cadence PSpice A/D高度集成，可以实现电路的数模混合信号仿真。OrCAD Capture CIS在原理图输入基础上，加入了强大的元件信息系统，可用于创建、跟踪和认证元件，便于优选库和已有元件库的重用。图形化、平面化和层次化设计能力提高了原理图设计效率，集中管理物料编号和器件信息，可进行数据流程、封装以及互联的在线设计规则检查，这种简单的原理图输入技术让设计师能够更好的发挥他们的创造力，专注于电路设计，而不是忙碌于工具层面的操作。
3.2仿真电路原理图
利用组合逻辑关系，在OrCAD Capture CIS 中绘制的仿真电路原理图如图3.1所示。
图3.1 CMOS 异或门电路图
在该电路中，PMOS 和NMOS 呈现对称状态，PMOS 组成上拉通路，NMOS 组成下拉通路。各个MOS 管的状态和V out 输出随着V1和V2的变化状态如表3.1所示（“高”指高电平，“低”指低电平）。
表3.1 MOS 管及V out 状态转换图 V1
V2 通 断 V out 低
低 M1，M3，M5，M6，M11，M12 M2，M4，M7，M8，M9，M10 低 低
高 M1，M5，M8，M10，M11，M12 M2，M3，M4，M6，M7，M9 高 高
低 M2，M3，M6，M7，M9，M12 M1，M4，M5，M8，M10，M11 高 高 高 M2，M4，M7，M8，M9，M10 M1，M3，M5，M6，M11，M12
低 M1
Mbreak P
M2Mbreak P M3Mbreak P M4Mbreak P M5Mbreak P M6Mbreak P
M7Mbreak N M8Mbreak N M9Mbreak N M10Mbreak N M11Mbreak N M12Mbreak N 0000
VCC_BAR VCC_BAR
VCC_BAR VCC_BAR
Vout Y B
A V1TD = 0u
TF = 0.01u
PW = 5u
PER = 10u V1 = 5V TR = 0.01u
V2 = 0V
V2TD = 0u
TF = 0.01u
PW = 48u
PER = 100u V1 = 5V TR = 0.01u
V2 = 0V
0V35Vdc VCC_BAR
V
3.3仿真分析
为验证此异或门的正确性，需要进行仿真以验证它的正确性。新建仿真文档gate1，先进行偏置点仿真设置，如图3.2所示。电路图中各偏置点电压，电流和功耗情况如图3.3所示。
图3.2 偏置电压仿真设置
图3.3 各偏置点电压，电流和功耗情况
从图3.3可以看出各个MOS管的导通电压在nV级，截止电流仅为pA级，静态功耗为在pW级以下，电路静态功耗很小。各处的电压、电流和功耗值均在正常范围内，单从偏置点情况来看，电路工作正常。
然后再进行时域仿真，参数设置如图3.4所示。其中设置运行时间为100us，最大步进为1us。
图3.4 时域仿真设置
然后运行仿真，其中激励源V1的波形图如图3.5所示。
图3.5 激励源V1波形图
激励源V2的波形图如图3.6所示。
图3.6 激励源V2波形图
V out仿真输出及输入波形对比图如图3.7所示。
图3.7 V out仿真输出及输入波形对比图
由图示波形可以看出，激励源的波形具有一般性，而且V1，V2和V out的波形图满足异或运算关系。经过测试，当两个输入端信号同时变化时，会产生过渡干扰脉冲。可加入滤波电路，选通信号或者增加冗余项，以避免过渡干扰脉冲的影响。增加冗余项适用范围有限，加滤波电路是实验调试阶段常采取的应急措施，加选通信号则是行之有效的方法。目前许多MSI器件都备有使能端，为加选通信号消除毛刺提供了使用上的方便。因此本电路在产品阶段可采取加入选通信号的措施以避免不良影响。本次设计的异或门电路是完全正确的。
4版图设计
4.1 L-EDIT软件介绍
L-Edit是Tanner公司的全定制版图编辑工具。它具有速度快、功能强、使用方便和分层设计的特点。L-Edit对掩膜版层数、分层数和单元数没有限制，基本图形有矩形、多边形、圆、线和标注等，并可处理90°、45°和任意角；用户可以设置调色板、线型、放大和缩小；输入输出有TDB、CIF和GDSII三种格式；可在绘图机和普通打印机上实现输出硬拷贝。另外L-Edit将Tanner Tools中除NetTran、Gate Sim和LVS之外的其它所有功能集成在自己的环境中，包括SPR（自动布局布线）、DRC（版图几何规则检查）、Extract（版图参数提取）和CSV（Cross-Section Viewer，版图横截面观察）等。
L-Edit为核心的集成电路版图编辑与自动布图布线模块，包括集成电路版图编辑器L-Edit和用于版图检查的网表比较器LVS等模块，L-Edit本身又嵌入设计规则检查DRC、提供用户二次开发用的编辑界面UPI、标准版图单元库及自动布图布线SPR、器件剖面观察器Cross Section Viewer、版图的SPICE网表和版图参数提取器Extract(LPE)等等，网表比较器LVS则用于把由L-Edit生成的版图反向提取的SPC网表和由S-Edit设计的逻辑电路图输出的SPC网表进行比较实现版图检查、对照分析。L-Edit 除了拥有自己的中间图形数据格式（TDB格式）外，还提供了两种最常用的集成电路版图数据传递格式（CIF格式和GDSII格式）的输入、输出功能，可以非常方便地在不同的集成电路设计软件之间交换图形数据文件或把图形数据文件传递给光掩模制造系统。
4.2版图绘制
根据本次CMOS异或门的设计任务，可以进行分层次设计绘制版图，需要先把NMOS管和PMOS管cell单元绘制出来，然后再把CMOS反相器和需要用到的派生CMOS结构绘制出来，最后利用这些cell单元进行连接，把CMOS异或门的版图画出来，完成本次版图设计任务。在L-EDIT的使用中需要注意L-EDIT的编辑环境是预设在P型基板上的，故在P基板上绘制PMOS的第一步是作出NWELL区，即需要预设N 阱区；各个图层的绘制无先后顺序；要及时进行DRC检查以排除错误，绘制每一个图层都要及时进行DRC检查。
NMOS器件的版图如图4.1所示。
图4.1 NMOS器件版图PMOS器件的版图如图4.2所示。
图4.2 PMOS器件版图CMOS反相器的版图如图4.3所示
图4.3 CMOS反相器版图
4.3 CMOS异或门版图DRC检查
将绘制的cell单元的版图进行组合，技术设定为 MOSIS/ORBIT 2.0U SCNA Design Rules，并进行各层的最终连接，便可得到CMOS异或门的版图，在各层的绘制过程中都要及时进行DRC检查，最终的DRC检查结果如图4.4所示。
图4.4 CMOS异或门版图DRC检查
由图4.4可以看出，CMOS异或门版图无DRC错误。至此，便完成了CMOS异或门版图的制作。
5心得体会
在本次课程设计过程中，我所做的是“CMOS异或门电路”这一课题，通过认真的学习，成功地得到了CMOS异或门电路仿真结果和版图。感觉通过这个课程设计，收获颇丰。不仅掌握了OrCAD和L-EDIT软件的运用，而且对所学的知识进行了一次成功的梳理和巩固，这是一次很好的锻炼。
对这次集成电路课程设计，我感觉自己的收获还不仅仅局限于此，因为实际的仿真调试和画版图的过程，远非自己原来想象的那么简单。一次次的查阅教材和其它书籍，一次次地进行参数更正，一次次地进行分析，在不断的，一次次的重复过程中，坚持不懈，最终完成了达到仿真效果，得到了CMOS异或门版图。当然，进行集成电路课程设计过程中，也不全是辛劳，看着自己的作品一点点地趋向完美也是一种巨大的快乐；能和同学们一起调试分析，大家互相探讨，相互促进，共同提高，亦不失为一种莫大的享受；进行集成电路课程设计的日子里，感觉自己的生活和学习更加充实了，心中更是有一种莫名的欣慰。
总之，通过本次集成电路课程设计，我收获颇丰，感触良多，以后在扎实掌握理论知识的基础上，还要更加注重培养自己的实践动手能力。当然，最后还要感谢老师们，因为有了老师们的谆谆教导和诲人不倦的精神，才有了我们的进步。
参考文献
[1] 权海洋.超大规模集成电路设计与实践.西安：西安电子科技大学出版社，2002.5
[2] 孙润.TANNER集成电路设计教程.北京：希望电子出版社，2002.9
[3] 朱正涌.半导体集成电路.北京：清华大学出版社，2001.12
[4] 谢嘉奎.电子线路.北京：高等教育出版社，2013.3
[5] 童诗白.模拟电子技术基础.北京：电子工业出版社，2011.7
[6] 贾新章.电子电路CAD技术.西安：西安电子科技大学出版社，2002.3
附录：CMOS异或门版图
本科生课程设计成绩评定表
姓名性别
专业、班级
题目：CMOS异或门电路
答辩或质疑记录：
成绩评定依据：
最终评定成绩（以优、良、中、及格、不及格评定）
指导教师签字：
年月日
CMOS模拟集成电路课程设计
电子科学与技术系 课程设计 中文题目：CMOS二输入与非门的设计 英文题目: The design of CMOS two input NAND gate 姓名：张德龙 学号： 1207010128 专业名称：电子科学与技术 指导教师：宋明歆 2015年7月4日
CMOS二输入与非门的设计 张德龙哈尔滨理工大学电子科学与技术系 [内容摘要]随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。而对于现代信息产业和信息社会的基础来讲，集成电路是改造和提升传统产业的核心技术。随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。 集成电路有两种。一种是模拟集成电路。另一种是数字集成电路。本次课程设计将要运用S-Edit、L-edit、以及T-spice等工具设计出CMOS二输入与非门电路并生成spice文件再画出电路版图。 [关键词]CMOS二输入与非门电路设计仿真
目录 1.概述 (1) 2.CMOS二输入与非门的设计准备工作 (1) 2-1 .CMOS二输入与非门的基本构成电路 (1) 2-2.计算相关参数 (2) 2-3.电路spice文件 (3) 2-4.分析电路性质 (3) 3、使用L-Edit绘制基本CMOS二输入与非门版图 (4) 3-1.CMOS二输入与非门设计的规则与布局布线 (4) 3-2.CMOS二输入与非门的版图绘制与实现 (5) 4、总结 (6) 5、参考文献 (6)
1．概述 本次课程设计将使用S-Edit画出CMOS二输入与非门电路的电路图，并用T-spice生成电路文件，然后经过一系列添加操作进行仿真模拟，计算相关参数、分析电路性质，在W-edit中使电路仿真图像，最后将电路图绘制电路版图进行对比并且做出总结。 2.CMOS二输入与非门的设计准备工作 2-1 .CMOS二输入与非门的基本构成电路 使用S-Edit绘制的CMOS与非门电路如图1。 图1 基本的CMOS二输入与非门电路 1
集成电路课程设计报告
课程设计 班级： 姓名： 学号： 成绩： 电子与信息工程学院 电子科学系
CMOS二输入与非门的设计 一、概要 随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。而对于现代信息产业和信息社会的基础来讲，集成电路是改造和提升传统产业的核心技术。随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。 集成电路有两种。一种是模拟集成电路。另一种是数字集成电路。本论文讲的是数字集成电路版图设计的基本知识。然而在数字集成电路中CMOS与非门的制作是非常重要的。 二、CMOS二输入与非门的设计准备工作 1.CMOS二输入与非门的基本构成电路 使用S-Edit绘制的CMOS与非门电路如图1。 图1 基本的CMOS二输入与非门电路
2.计算相关参数 所谓与非门的等效反相器设计，实际上就是根据晶体管的串并联关系，再根据等效反相器中的相应晶体管的尺寸，直接获得与非门中各晶体管的尺寸的设计方法。具体方法是：将与非门中的VT3和VT4的串联结构等效为反相器中的NMOS 晶体管，将并联的VT 1、VT 2等效PMOS 的宽长比(W/L)n 和(W/L)p 以后，考虑到VT3和VT4是串联结构，为保持下降时间不变，VT 3和VT 4的等线电阻必须减小为一半，即他们的宽长比必须为反相器中的NMOS 的宽长比增加一倍，由此得到(W/L)VT3,VT4=2(W/L)N 。 因为考虑到二输入与非门的输入端IN A 和IN B 只要有一个为低电平，与非门输出就为高电平的实际情况，为保证在这种情况下仍能获得所需的上升时间，要求VT 1和VT 2的宽长比与反相其中的PMOS 相同，即(W/L)VT1,VT2=(W/L)P 。至此，根据得到的等效反向器的晶体管尺寸，就可以直接获得与非门中各晶体管的尺寸。 如下图所示为t PHL 和t PLH ，分别为从高到低和从低到高的传输延时，通过反相器的输入和输出电压波形如图所示。给其一个阶跃输入，并在电压值50%这一点测量传输延迟时间，为了使延迟时间的计算简单，假设反相器可以等效成一个有效的导通电阻R eff ，所驱动的负载电容是C L 。 图2 反相器尺寸确定中的简单时序模型 对于上升和下降的情况，50%的电都发生在： L eff C R 69.0=τ 这两个Reff 的值分别定义成上拉和下拉情况的平均导通电阻。如果测量t PHL 和t PLH ，可以提取相等的导通电阻。 由于不知道确定的t PHL 和t PLH ，所以与非门中的NMOS 宽长比取L-Edit 软件中设计规则文件MOSIS/ORBIT 2.0U SCNA Design Rules 的最小宽长比及最小长度值。 3.分析电路性质 根据数字电路知识可得二输入与非门输出AB F =。使用W-Edit 对电路进行仿真后得到的结果如图4和图5所示。
电子科技大学集成电路原理实验CMOS模拟集成电路设计与仿真王向展
实验报告 课程名称：集成电路原理 实验名称： CMOS模拟集成电路设计与仿真 小组成员： 实验地点：科技实验大楼606 实验时间： 2017年6月12日 2017年6月12日 微电子与固体电子学院
一、实验名称：CMOS模拟集成电路设计与仿真 二、实验学时：4 三、实验原理 1、转换速率（SR）：也称压摆率，单位是V/μs。运放接成闭环条件下，将一个阶跃信号输入到运放的输入端，从运放的输出端测得运放的输出上升速率。 2、开环增益：当放大器中没有加入负反馈电路时的放大增益称为开环增益。 3、增益带宽积：放大器带宽和带宽增益的乘积，即运放增益下降为1时所对应的频率。 4、相位裕度：使得增益降为1时对应的频率点的相位与-180相位的差值。 5、输入共模范围：在差分放大电路中，二个输入端所加的是大小相等，极性相同的输入信号叫共模信号，此信号的范围叫共模输入信号范围。 6、输出电压摆幅：一般指输出电压最大值和最小值的差。 图 1两级共源CMOS运放电路图 实验所用原理图如图1所示。图中有多个电流镜结构，M1、M2构成源耦合对，做差分输入；M3、M4构成电流镜做M1、M2的有源负载；M5、M8构成电流镜提供恒流源；M8、M9为偏置电路提供偏置。M6、M7为二级放大电路，Cc为引入的米勒补偿电容。 其中主要技术指标与电路的电气参数及几何尺寸的关系：
转换速率：SR=I5 I I 第一级增益：I I1=?I I2 I II2+I II4=?2I I1 I5(I2+I3) 第二级增益：I I2=?I I6 I II6+I II7=?2I I6 I6(I6+I7) 单位增益带宽：GB=I I2 I I 输出级极点：I2=?I I6 I I 零点：I1=I I6 I I 正CMR：I II,III=I II?√5 I3 ?|I II3|(III)+I II1,III 负CMR：I II,III=√I5 I1+I II5,饱和 +I II1,III+I II 饱和电压：I II,饱和=√2I II I 功耗：I IIII=(I8+I5+I7)(I II+I II) 四、实验目的 本实验是基于微电子技术应用背景和《集成电路原理与设计》课程设置及其特点而设置，为IC设计性实验。其目的在于： 根据实验任务要求，综合运用课程所学知识自主完成相应的模拟集成电路设计，掌握基本的IC设计技巧。 学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行电路的模拟仿真。 五、实验内容 1、根据设计指标要求，针对CMOS两级共源运放结构，分析计算各器件尺寸。 2、电路的仿真与分析，重点进行直流工作点、交流AC和瞬态Trans分析，能熟练掌握各种分析的参数设置方法与仿真结果的查看方法。 3、电路性能的优化与器件参数调试，要求达到预定的技术指标。
集成电路课程设计(CMOS二输入及门)
） 课程设计任务书 学生姓名：王伟专业班级：电子1001班 指导教师：刘金根工作单位：信息工程学院题目: 基于CMOS的二输入与门电路 初始条件： 计算机、Cadence软件、L-Edit软件 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） & 1、课程设计工作量：2周 2、技术要求： （1）学习Cadence IC软件和L-Edit软件。 （2）设计一个基于CMOS的二输入的与门电路。 （3）利用Cadence和L-Edit软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。 | 学习Cadence IC和L-Edit软件，查阅相关资料，复习所设计内容的基本理论知识。 对二输入与门电路进行设计仿真工作，完成课设报告的撰写。 提交课程设计报告，进行答辩。 指导教师签名：年月日系主任（或责任教师）签名：年月日
目录 # 摘要 (2) 绪论…....………………………………………….………………….. ..3 一、设计要求 (4) 二、设计原理 (4) 三、设计思路 (4) 3.1、非门电路 (4) 3.2、二输入与非门电路 (6) 、二输入与门电路 (8) } 四、二输入与门电路设计 (9) 4.1、原理图设计 (9) 4.2、仿真分析 (10) 4.3、生成网络表 (13) 五、版图设计........................ (20) 、PMOS管版图设计 (20) 、NMOS管版图设计 (22) 、与门版图设计 (23)
3.2模拟集成电路设计-差分放大器版图
集成电路设计实习Integrated Circuits Design Labs I t t d Ci it D i L b 单元实验三（第二次课） 模拟电路单元实验－差分放大器版图设计 2007-2008 Institute of Microelectronics Peking University
实验内容、实验目的、时间安排 z实验内容： z完成差分放大器的版图 z完成验证：DRC、LVS、后仿真 z目的： z掌握模拟集成电路单元模块的版图设计方法 z时间安排： z一次课完成差分放大器的版图与验证 Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page1
实验步骤 1.完成上节课设计放大器对应的版图 对版图进行、检查 2.DRC LVS 3.创建后仿真电路 44.后仿真（进度慢的同学可只选做部分分析） z DC分析：直流功耗等 z AC分析：增益、GBW、PM z Tran分析：建立时间、瞬态功耗等 Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page2
Display Option z Layout->Options ->Display z请按左图操作 Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page3
由Schematic创建Layout z Schematic->Tools->Design Synthesis->Layout XL->弹出窗口 ->Create New->OK >选择Create New>OK z Virtuoso XL->Design->Gen From Source->弹出窗口 z选择所有Pin z设置Pin的Layer z Update Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page4
青岛农业大学电子设计自动化与专用集成电路课程设计报告汇总
青岛农业大学 理学与信息科学学院 电子设计自动化及专用集成电路 课程设计报告 设计题目一、设计一个二人抢答器二、密码锁 学生专业班级 学生姓名（学号） 指导教师 完成时间 实习（设计）地点信息楼121 年 11 月 1 日
一、课程设计目的和任务 课程设计目的：本次课程设计是在学生学习完数字电路、模拟电路、电子设计自动化的相关课程之后进行的。通过对数字集成电路或模拟集成电路的模拟与仿真等，熟练使用相关软件设计具有较强功能的电路，提高实际动手，为将来设计大规模集成电路打下基础。 课程设计任务： 一、设计一个二人抢答器。要求： （1）两人抢答，先抢有效，用发光二极管显示是否抢到答题权。 （2）每人两位计分显示，打错不加分，答对可加10、20、30分。 （3）每题结束后，裁判按复位，重新抢答。 （4）累积加分，裁判可随时清除。 二、密码锁 设计四位十进制密码锁，输入密码正确，绿灯亮，开锁；不正确，红灯亮，不能开锁。密码可由用户自行设置。 二、分析与设计 1、设计任务分析 （1）二人抢答器用Verilog硬件描述语言设计抢答器，实现： 1、二人通过按键抢答，最先按下按键的人抢答成功，此后其他人抢答无效。 2、每次只有一人可获得抢答资格，一次抢答完后主持人通过复位按键复位，选手再从新抢答。 3、有从新开始游戏按键，游戏从新开始时每位选手初始分为零分，答对可选择加10分、20分，30分，最高九十分。 4、选手抢答成功时其对应的分数显示。 （2）密码锁 1、第一个数字控制键用来进行密码的输入 2、第二个按键控制数字位数的移动及调用密码判断程序。当确认后如果显示数据与预置密码相同，则LED 亮；如不相等，则无反应。按下复位键，计数等均复位
集成电路设计基础复习
1、解释基本概念：集成电路，集成度，特征尺寸 参考答案： A、集成电路（IC：integrated circuit）是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的集成块。 B、集成度是指在每个芯片中包含的元器件的数目。 C、特征尺寸是代表工艺光刻条件所能达到的最小栅长（L）尺寸。 2、写出下列英文缩写的全称：IC，MOS，VLSI，SOC，DRC，ERC，LVS，LPE 参考答案： IC：integrated circuit；MOS：metal oxide semiconductor；VLSI：very large scale integration；SOC：system on chip；DRC：design rule check；ERC：electrical rule check；LVS：layout versus schematic；LPE：layout parameter extraction 3、试述集成电路的几种主要分类方法 参考答案： 集成电路的分类方法大致有五种：器件结构类型、集成规模、使用的基片材料、电路功能以及应用领域。根据器件的结构类型，通常将其分为双极集成电路、MOS集成电路和Bi-MOS 集成电路。按集成规模可分为：小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路、特大规模集成电路和巨大规模集成电路。按基片结构形式，可分为单片集成电路和混合集成电路两大类。按电路的功能将其分为数字集成电路、模拟集成电路和数模混合集成电路。按应用领域划分，集成电路又可分为标准通用集成电路和专用集成电路。 4、试述“自顶向下”集成电路设计步骤。 参考答案： “自顶向下”的设计步骤中，设计者首先需要进行行为设计以确定芯片的功能；其次进行结构设计；接着是把各子单元转换成逻辑图或电路图；最后将电路图转换成版图，并经各种验证后以标准版图数据格式输出。 5、比较标准单元法和门阵列法的差异。 参考答案：
《集成电路设计》课程设计实验报告
《集成电路设计》课程设计实验报告 （前端设计部分） 课程设计题目：数字频率计 所在专业班级：电子科 作者姓名： 作者学号： 指导老师：
目录 （一）概述 2 2 一、设计要求2 二、设计原理 3 三、参量说明3 四、设计思路3 五、主要模块的功能如下4 六、4 七、程序运行及仿真结果4 八、有关用GW48－PK2中的数码管显示数据的几点说明5（三）方案分析 7 10 11
（一）概述 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得十分重要。测量频率的方法有多种，数字频率计是其中一种。数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，是一种用十进制数字显示被测信号频率的数字测量仪器。数字频率计基本功能是测量诸如方波等其它各种单位时间内变化的物理量。在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，经常要用到频率计。 频率计的基本原理是应用一个频率稳定度高的时基脉冲，对比测量其它信号的频率。时基脉冲的周期越长，得到的频率值就越准确。通常情况下是计算每秒内待测信号的脉冲个数，此时我们称闸门时间是1秒。闸门时间也可以大于或小于1秒，闸门的时间越长，得到的频率值就越准确，但闸门的时间越长则每测一次频率的间隔就越长，闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。 本文内容粗略讲述了我们小组的整个设计过程及我在这个过程中的收获。讲述了数字频率计的工作原理以及各个组成部分，记述了在整个设计过程中对各个部分的设计思路、程序编写、以及对它们的调试、对调试结果的分析。 （二）设计方案 一、设计要求： ⑴设计一个数字频率计，对方波进行频率测量。 ⑵频率测量可以采用计算每秒内待测信号的脉冲个数的方法实现。
集成电路综合实验报告
集成电路设计综合实验 题目：集成电路设计综合实验 班级：微电子学1201 姓名： 学号：
集成电路设计综合实验报告 一、实验目的 1、培养从版图提取电路的能力 2、学习版图设计的方法和技巧 3、复习和巩固基本的数字单元电路设计 4、学习并掌握集成电路设计流程 二、实验内容 1. 反向提取给定电路模块（如下图1所示），要求画出电路原理图，分析出其所完成的逻辑功能，并进行仿真验证；再画出该电路的版图，完成DRC验证。 图1 1.1 查阅相关资料，反向提取给定电路模块，并且将其整理、合理布局。 1.2 建立自己的library和Schematic View（电路图如下图2所示）。 图2 1.3 进行仿真验证，并分析其所完成的逻辑功能（仿真波形如下图3所示）。
图3 由仿真波形分析其功能为D锁存器。 锁存器:对脉冲电平敏感，在时钟脉冲的电平作用下改变状态。锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，当锁存器处于使能状态时，输出才会随着数据输入发生变化。简单地说，它有两个输入，分别是一个有效信号EN,一个输入数据信号DATA_IN，它有一个输出Q，它的功能就是在EN有效的时候把DATA_IN的值传给Q，也就是锁存的过程。 只有在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号。其中使能端A 加入CP信号，C为数据信号。输出控制信号为0时，锁存器的数据通过三态门进行输出。所谓锁存器，就是输出端的状态不会随输入端的状态变化而变化，仅在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号到来时才改变。锁存，就是把信号暂存以维持某种电平状态。 1.4 生成Symbol测试电路如下(图4所示) 图4
集成电路课程设计报告书
集成电路原理及应用课程设计报告 \\ 题目 DDS芯片AD9850原理及应用 授课教师 学生 学号 专业
教学单位 完成时间 2011年7月1日 摘要：介绍了美国A D公司采用先进的直接数字频率合成 ( DDS )技术推出的高集成度频率合成器 A D9 8 5 0的工作原理、主要特点及其与 MCS51单片机的接口，并给出了接口电路图和部分源程序。同时给出了以AD9850为频率合成器，以AT89S52单片机为进程控制和任务调度核心来设计一个信号频率和幅度都能预置且频率稳定度高的函数信号发生器的设计方法． 引言 随着“软件无线电”技术和数字技术的飞速发展，用数字控制方法从一个参考频率源产生多种频率的技术——直接数字合成器（Direct Digital Synthesizer。DDS）被广泛应用。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。现已广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业等领域。美国AD公司推出的高集成度的采用先进的CMOS技术的直接频率合成器AD9850是DDS技术的典型产品之一。AD9850是高稳定度的直接数字频率合成器件，部数据输入寄存器、可编程DDS系统、高性能数/模转换器（DAC）及高速比较器，能实现全数字编程控制的频率合成器和时钟发生器，如接上精密时钟源，AD9850可产生一个频谱纯净、频率和相位都可编程控制的正弦信号。AD9850中包含高速比较器，正弦波也可直接用作频率信号源，也可通过比较器转换成方波，作为时钟输出。本文主要介绍了高集成度频率合成器 A D9 8 5 0的工作原理、主要特点及其与 MCS51单片机的接口及应用设计。 一．特性： 1）最高125MHz的时钟频率； 2）片集成高性能模数变换器（10位ADC）和高速比较器； 3）具有良好的动态性能：在40MHz输出时，DAC的抑制寄生动态围（SFDR）仍大于50dB； 4）供电模式可选：+5v或+3.3v单电源供电；
模拟集成电路设计经典教材
1、 CMOS analog circuit design by P.E.ALLEN 评定：理论性90 实用性70 编写 100 精彩内容：运放的设计流程、比较器、 开关电容 这本书在国内非常流行，中文版也 翻译的很好，是很多人的入门教材。 建议大家读影印版，因为ic 领域 的绝大部分文献是以英文写成的。 如果你只能读中文版，你的学习资料 将非常有限。笔者对这本书的评价 并不高，认为该书理论有余，实用性 不足，在内容的安排上也有不妥的地 方，比如没有安排专门的章节讲述反 馈，在小信号的计算方面也没有巧方法。本书最精彩的部分应该就是运放的设计流程了。这是领域里非常重要的问题，像Allen 教授这样将设计流程一步一步表述出来在其他书里是没有的。这正体现了Allen 教授的治学风格：苛求理论的完整性系统性。但是，作为一项工程技术，最关键的是要解决问题，是能够拿出一套实用的经济的保险的方案。所以，读者会发现，看完最后一章关于ADC/DAC 的内容，似乎是面面俱到，几种结构的ADC 都提到了，但是当读者想要根据需求选择并设计一种ADC/DAC 时，却无从下手。书中关于比较器的内容也很精彩，也体现了Allen 教授求全的风格。不过，正好其它教科书里对比较器的系统讲述较少，该书正好弥补了这一缺陷。Allen 教授是开关电容电路和滤波器电路的专家。书中的相关章节很适合作为开关电容电路的入门教材。该书的排版、图表等书籍编写方面的工作也做的很好。像Allen 这样的理论派教授不管在那所大学里，大概都会很快的获得晋升吧。另外，Allen 教授的学生Rincon Moca 教授写的关于LDO 的书非常详尽，值得一读。 2、 CMOS Circuit Design Layout and Simulation CMOS Mixed-Signal Circuit Design by R.J.Baker 评定：理论性80 实用性100 编写80 精彩内容：数据转换器的建模和测量、hspice 网表这本书的风格和Allen 的书刚好相反： 理论的系统性不强，但是极为实用，甚至给出 大量的电路仿真网表和hspice 仿真图线。 这本书的中文版翻译的也很好。最近出了第二 版，翻译人员换了，不知道翻译的水平如何。 不过，第二版好贵啊~~ Baker 教授在工业界 的实战经验丰富，曾经参加过多年的军方项目 的研发，接收器，锁相环，数据转换器，DRAM 等曾设计过。所以，书中的内容几乎了包含 了数字、模拟的所有重要电路，Baker 教授
模拟集成电路设计期末试卷..
《模拟集成电路设计原理》期末考试 一．填空题（每空1分，共14分） 1、与其它类型的晶体管相比，MOS器件的尺寸很容易按____比例____缩小，CMOS电路被证明具有_ 较低__的制造成本。 2、放大应用时，通常使MOS管工作在_ 饱和_区，电流受栅源过驱动电压控制，我们定义_跨导_来 表示电压转换电流的能力。 3、λ为沟长调制效应系数，对于较长的沟道，λ值____较小___（较大、较小）。 4、源跟随器主要应用是起到___电压缓冲器___的作用。 5、共源共栅放大器结构的一个重要特性就是_输出阻抗_很高，因此可以做成___恒定电流源_。 6、由于_尾电流源输出阻抗为有限值_或_电路不完全对称_等因素，共模输入电平的变化会引起差动输 出的改变。 7、理想情况下，_电流镜_结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制 沟长调制效应带来的误差，可以进一步将其改进为__共源共栅电流镜__结构。 8、为方便求解，在一定条件下可用___极点—结点关联_法估算系统的极点频率。 9、与差动对结合使用的有源电流镜结构如下图所示，电路的输入电容C in为__ C F（1－A）__。 10、λ为沟长调制效应系数，λ值与沟道长度成___反比__（正比、反比）。 二．名词解释（每题3分，共15分） 1、阱 解：在CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上，其中某一类器件要做在一个“局部衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。 2、亚阈值导电效应 解：实际上，V GS=V TH时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当V GS 模拟集成电路课程设计 设计目的： 复习、巩固模拟集成电路课程所学知识，运用EDA 软件，在一定的工艺模型基础上，完成一个基本功能单元的电路结构设计、参数手工估算和电路仿真验证，并根据仿真结果与指标间的折衷关系，对重点指标进行优化，掌握电路分析、电路设计的基本方法，加深对运放、带隙基准、稳定性、功耗等相关知识点的理解，培养分析问题、解决问题的能力。 实验安排： 同学们自由组合，2 人一个设计小组选择五道题目中的一道完成，为了避免所选题目过度集中的现象，规定每个题目的最高限额为 4 组。小组成员协调好每个人的任务，分工合作，发挥团队精神，同时注意复习课堂所学内容，必要时查阅相关文献，完成设计后对 验收与考核： 该门设计实验课程的考核将采取现场验收和设计报告相结合的方式。当小组成员完成了所选题目的设计过程，并且仿真结果达到了所要求的性能指标，可以申请现场验收，向老师演示设计步骤和仿真结果，通过验收后每小组提交一份设计报告（打印版和电子版）。其中，设计指标，电路设计要求和设计报告要求的具体内容在下面的各个题目中给出了参考。成绩的评定将根据各个小组成员在完成项目中的贡献度以及验收情况和设计报告的完成度来确定。 时间安排： 机房开放时间：2013 年10 月28 日～11 月8 日，8:30~12:00，14:00~18:00 课程设计报告提交截止日期：2012 年11 月15 日 该专题实验的总学时为48 学时（1.5 学分），请同学们安排好知识复习，理论计算与上机设计的时间，该实验以上机设计为主，在机房开放时间内保证5 天以上的上机时间，我们将实行每天上下午不定时签到制度。 工艺与模型： 采用某工艺厂提供的两层多晶、两层金属（2p2m）的0.5um CMOS 工艺，model 文件为/data/wanghy/anglog/model/s05mixdtssa01v11.scs 。绘制电路图时，器件从/data/wanghy/ anglog/st02 库中调用，采用以下器件完成设计： 1）PMOS 模型名mp，NMOS 模型名mn；2） BJT 三种模型可选：qvp5，qvp10，qvp20；3） 电阻模型rhr1k； 4）电容模型cpip。 北京邮电大学 实验报告 实验题目：cmos模拟集成电路实验 姓名：何明枢 班级：2013211207 班内序号：19 学号：2013211007 指导老师：韩可 日期：2016 年 1 月16 日星期六 北京邮电大学电子工程学院2013211207班何明枢CMOS模拟集成电路与设计实验报告 目录 实验一:共源级放大器性能分析 (1) 一、实验目的 (1) 二、实验内容 (1) 三、实验结果 (1) 四、实验结果分析 (3) 实验二:差分放大器设计 (4) 一、实验目的 (4) 二、实验要求 (4) 三、实验原理 (4) 四、实验结果 (5) 五、思考题 (6) 实验三：电流源负载差分放大器设计 (7) 一、实验目的 (7) 二、实验内容 (7) 三、差分放大器的设计方法 (7) 四、实验原理 (7) 五、实验结果 (9) 六、实验分析 (10) 实验五：共源共栅电流镜设计 (11) 一、实验目的 (11) 二、实验题目及要求 (11) 三、实验内容 (11) 四、实验原理 (11) 五、实验结果 (15) 六、电路工作状态分析 (15) 实验六：两级运算放大器设计 (17) 一、实验目的 (17) 二、实验要求 (17) 三、实验内容 (17) 四、实验原理 (21) 五、实验结果 (23) 六、思考题 (24) 七、实验结果分析 (24) 实验总结与体会 (26) 一、实验中遇到的的问题 (26) 二、实验体会 (26) 三、对课程的一些建议 (27) 实验一:共源级放大器性能分析 一、实验目的 1、掌握synopsys软件启动和电路原理图（schematic）设计输入方法； 2、掌握使用synopsys电路仿真软件custom designer对原理图进行电路特性仿真； 3、输入共源级放大器电路并对其进行DC、AC分析，绘制曲线； 4、深入理解共源级放大器的工作原理以及mos管参数的改变对放大器性能的影响 二、实验内容 1、启动synopsys，建立库及Cellview文件。 2、输入共源级放大器电路图。 3、设置仿真环境。 4、仿真并查看仿真结果，绘制曲线。 三、实验结果 1、实验电路图 模拟集成电路设计软件实验教程 月4年2006 1 目录 实验一自上而下(Top-Down)的电路设计 (3) Lab 1.1 启动软件 (3) Lab 1.2 自上而下的系统级仿真 (3) Lab 1.3 电路图输入 (7) Lab 1.4 模块的创建 (10) Lab 1.5 电源的创建 (12) Lab 1.6 建立运放测试电路 (14) 实验二使用Spectre Direct进行模拟仿真 (17) Lab 2.1 运行仿真 (17) Lab 2.2 使用激励模板 (28) Lab 2.3 波形窗的使用 (32) Lab 2.4 保存仿真状态 (36) Lab 2.5 将仿真结果注释在电路图窗口 (37) 2 实验一自上而下(Top-Down)的电路设计Lab 1.1 启动软件 实验目的: 掌握如何启动模拟电路设计环境. 实验步骤: 1.进入Linux界面后,点击鼠标右键,选中New Terminal,则会弹出一个交互终端. 2.进入教程所在目录后,输入命令cd Artist446 (注意:cd后必须有空格;命令行大小写敏感) 3.在同一个交互终端内,输入命令icms &,在屏幕底部会出现一个命令交互窗(Command Interpreter Window,CIW).如果出现What's New窗口,可使用File-Close命令关闭. Lab 1.2 自上而下的系统级仿真 实验目的: 掌握如何对含AHDL模块的模块级设计进行仿真. 实验步骤: 1.在CIW中选择Tool-Library Manager,会弹出库管理器(Library Manager). 2.在库管理器中,用鼠标左键选中training,则cell中会显示出training库中所有的cell;在training 的所有cell中用左键选中peakTestv;用鼠标中键(或右键)打开(open)view中的schematic.将会出现如下图所示的测试电路: 3 点击左当该模块四周出现一高亮黄色虚线框时,将鼠标置于图中peakDetectv模块上,3. . ,则模块四周线框变为白色实线框键选中该模块EditDesign-Hierarchy-Descend 设置Name将View ,,弹出Descend对话框4.选择: peakDetectv模块的电路图OK.为schematic,然后点击则出现 班级：通信二班姓名：赵庆超学号：20071201297 7，版图设计中整体布局有哪些注意事项？ 答：1版图设计最基本满足版图设计准则，以提高电路的匹配性能，抗干扰性能和高频工作性能。 2 整体力求层次化设计，即按功能将版图划分为若干子单元，每个子单元又可能包含若干子单元，从最小的子单元进行设计，这些子单元又被调用完成较大单元的设计，这种方法大大减少了设计和修改的工作量，且结构严谨，层次清晰。 3 图形应尽量简洁，避免不必要的多边形，对连接在一起的同一层应尽量合并，这不仅可减小版图的数据存储量，而且版图一模了然。 4 在构思版图结构时，除要考虑版图所占的面积，输入和输出的合理分布，较小不必要的寄生效应外，还应力求版图与电路原理框图保持一致（必要时修改框图画法），并力求版图美观大方。 8，版图设计中元件布局布线方面有哪些注意事项？ 答：1 各不同布线层的性能各不相同，晶体管等效电阻应大大高于布线电阻。高速电路，电荷的分配效应会引起很多问题。 2 随器件尺寸的减小，线宽和线间距也在减小，多层布线层之间的介质层也在变薄，这将大大增加布线电阻和分布电阻。 3 电源线和地线应尽可能的避免用扩散区和多晶硅布线，特别是通过 较大电流的那部分电源线和地线。因此集成电路的版图设计电源线和地线多采用梳状布线，避免交叉，或者用多层金属工艺，提高设计布线的灵活性。 4 禁止在一条铝布线的长信号霞平行走过另一条用多晶硅或者扩散区布线的长信号线。因为长距离平行布线的两条信号线之间存在着较大的分布电容，一条信号线会在另一条信号线上产生较大的噪声，使电路不能正常工作。、 5 压点离开芯片内部图形的距离不应少于20um，以避免芯片键和时，因应力而造成电路损坏。 目录 第一部分．前言 第二部分．实验的基础知识 第三部分．实验内容 1．cadence virtuoso schematic进行电路图的绘制2．cadence virtuoso analog environment电路性能模拟3．cadence virtuoso layout editor进行版图设计4．cadence virtuoso DRC Extract LVS以及后仿真等。第四部分．附件 1．Cadence schematic simple tutorial 2.cadence virtuoso layout editor tutorial 3.SMIC0.18um library 第一部分．前言 本实验为微电子系专业选修课程《模拟CMOS集成电路设计》的配套实验。本实验围绕如何实现一个给定性能参数要求的简单差分运算放大器而展开。 通过该实验，使得学生能够建立模拟集成电路设计的基本概念，了解设计的基本方法，熟悉模拟CMOS集成电路设计的典型流程，了解在每一个流程中所应用的EDA工具，并能较熟练地使用每个流程对应的设计工具。通过让学生自己分析每个流程中所出现的问题，把课程所学知识联系实际，从而增强学生分析问题、解决问题的能力。 本实验的内容以教材一至十章内容为基础，因此，该实验适合在开课学期的后半部分时间开展。 本实验讲义内容安排如下，首先是前言，其次是基础知识，接下来是实际实验内容，具体分成四个过程，最后是附录。建议在实际实验开始之前依次浏览三个附件文档。 第二部分．实验的基础知识 该实验内容所涉及的基础知识包括两部分：电路方面、流程方面和EDA设计工具使用方面。 1．电路有关的基础知识。 该实验是围绕如何实现基于SMIC0.18um工艺下，一个给定性能参数要求的简单差分运算放大器而展开，因此，以电流镜做负载的基本五管差分运算放大器的性能分析是该实验的理论基础。具体内容在讲义以及课件相关章节中有详细介绍。以下用一张图简单重述该电路的有关性能与各元件参数之间的关系分析结论。 相关的设计公式如下： 哈尔滨理工大学数字集成电路设计实验报告 学院：应用科学学院 专业班级：电科12 - 1班 学号：32 姓名：周龙 指导教师：刘倩 2015年5月20日 实验一、反相器版图设计 1.实验目的 1）、熟悉mos晶体管版图结构及绘制步骤； 2）、熟悉反相器版图结构及版图仿真； 2. 实验内容 1）绘制PMOS布局图； 2）绘制NMOS布局图； 3）绘制反相器布局图并仿真； 3. 实验步骤 1、绘制PMOS布局图： (1) 绘制N Well图层；(2) 绘制Active图层； (3) 绘制P Select图层； (4) 绘制Poly图层； (5) 绘制Active Contact图层；(6) 绘制Metal1图层； (7) 设计规则检查；(8) 检查错误； (9) 修改错误； (10)截面观察； 2、绘制NMOS布局图： (1) 新增NMOS组件；(2) 编辑NMOS组件；(3) 设计导览； 3、绘制反相器布局图： (1) 取代设定；(2) 编辑组件；(3) 坐标设定；(4) 复制组件；(5) 引用nmos组件；(6) 引用pmos组件；(7) 设计规则检查；(8) 新增PMOS基板节点组件；(9) 编辑PMOS基板节点组件；(10) 新增NMOS基板接触点； (11) 编辑NMOS基板节点组件；(12) 引用Basecontactp组件；(13) 引用Basecontactn 组件；(14) 连接闸极Poly；(15) 连接汲极；(16) 绘制电源线；(17) 标出Vdd 与GND节点；(18) 连接电源与接触点；(19) 加入输入端口；(20) 加入输出端口；(21) 更改组件名称；(22) 将布局图转化成T-Spice文件；(23) T-Spice 模拟； 4. 实验结果 nmos版图 IC设计基础（流程、工艺、版图、器件）笔试集锦 1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路 相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA 等的概念）。（仕兰微面试题目） 什么是MCU？ MCU(Micro Controller Unit)，又称单片微型计算机(Single Chip Microcomputer)，简称单片机，是指随着大规模集成电路的出现及其发展，将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机。 MCU的分类 MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASH ROM等类型。MASK ROM的MCU价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合；FALSH ROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途；OTP ROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。 RISC为Reduced Instruction Set Computing的缩写，中文翻译为精简执令运算集，好处是CPU核心 很容易就能提升效能且消耗功率低，但程式撰写较为复杂；常见的RISC处理器如Mac的Power PC 系列。 CISC就是Complex Instruction Set Computing的缩写,中文翻译为复杂指令运算集,它只是CPU分类的一种,好处是CPU所提供能用的指令较多、程式撰写容易,常见80X86相容的CPU即是此类。 DSP有两个意思，既可以指数字信号处理这门理论，此时它是Digital Signal Processing的缩写；也可以是Digital Signal Processor的缩写，表示数字信号处理器，有时也缩写为DSPs，以示与理论的区别。 2、FPGA和ASIC的概念，他们的区别。（未知） 答案：FPGA是可编程ASIC。 ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一 个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与 门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计 制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点 3、什么叫做OTP片、掩膜片，两者的区别何在？（仕兰微面试题目）otp是一次可编程（one time programme）,掩膜就是mcu出厂的时候程序已经固化到里面去了，不能在写程序进去！( 4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目） 5、描述你对集成电路设计流程的认识。（仕兰微面试题目） 6、简述FPGA等可编程逻辑器件设计流程。（仕兰微面试题目） 7、IC设计前端到后端的流程和eda工具。（未知） 8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.（未知） 9、Asic的design flow。（威盛VIA 2003.11.06 上海笔试试题） 10、写出asic前期设计的流程和相应的工具。（威盛） 11、集成电路前段设计流程，写出相关的工具。（扬智电子笔试） 先介绍下IC开发流程： 1.）代码输入（design input) 用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码 语言输入工具：SUMMIT VISUALHDL MENTOR RENIOR 图形输入: composer(cadence); viewlogic (viewdraw) 2.）电路仿真（circuit simulation) 将vhd代码进行先前逻辑仿真，验证功能描述是否正确 数字电路仿真工具： Verolog：CADENCE Verolig-XL SYNOPSYS VCS MENTOR Modle-sim VHDL : CADENCE NC-vhdl SYNOPSYS VSS MENTOR Modle-sim 模拟电路仿真工具： AVANTI HSpice pspice，spectre micro microwave: eesoft : hp 3.）逻辑综合（synthesis tools) 逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真 中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再 仿真。最终仿真结果生成的网表称为物理网表。 12、请简述一下设计后端的整个流程？（仕兰微面试题目） 13、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元 素？（仕兰微面试题目） 14、描述你对集成电路工艺的认识。（仕兰微面试题目）模拟集成电路课程设计
cmos模拟集成电路设计_实验报告
模拟集成电路设计软件使用教程
集成电路设计基础 课后答案
模拟CMOS集成电路设计实验指导手册
数字集成电路设计实验报告
IC设计基础笔试集锦