第六章 MOS存储器讲解
合集下载
第六章 MOS电路版图设计讲解
VDD MP Vo MN
(2) 根据负载CL情况和速度 要求(tr和tf) 确定等效的 PMOS管和NMOS管的最小 W/L 。
o增大 Vi
0
V*
VDD
6.1.1 MOS管宽长比(W/L)的确定 2. CMOS逻辑门电路（续） (3) 根据上述结果最终确定等效的 Vi PMOS管和NMOS管的最小W/L。 (4) 根据电路结构和等 效的W/L确定每个管 的W/L 。 无比电路VOL与o无关 nor2
选上升和下降时间都是300ns.
§6-2 版图的布局布线
思考题
1. 布局布线的策略是什么？ 2. 复用单元设计有什么好处？
6.2.1 布局 1.布局的基本原则 芯片的布局设计是要解决电路图或逻辑 图中的每个元件、功能单元在版图中的位置 摆布、压焊点分布、电源线和地线以及主要 信号线的走向等。 首先确定电路中主要单元（元件）的位 置，再以主要单元为中心安置次主要单元和 次要单元。 相关单元（包括压点）要尽量靠近，以 主要单元为主调整单元（器件）的形状和位 置，方便布线，缩短布线。
6.2.1 布局 2.布局示例1 电子表芯片
液晶显示译码电路
定时电路
比较电路
走时电路
分频电路 振荡器
报 时 驱 动
调节控制电路
6.2.1 布局 2.布局示例2 存储器模块
读写 控制
输入输出
地址 译码
SRAM存储矩阵
6.2.2 布线 1. 布线基本原则 最常用的布线层有金属、多晶硅和扩 散区，其寄生电阻和寄生电容有所不同。 电源线、地线选择金属层布线，线宽要 考虑电流容量（一般1mA/m)。 长信号线一般选择金属层布线，应尽量 避免长距离平行走线。 多晶硅布线和扩散区布线不能交叉而 且要短。必须用多晶硅走长线时，应同时 用金属线在一定长度内进行短接。
汇编语言设计-半导体存储器
I/O4∽1
1K4
数据线、读/写控制线并联,
A9∽0
由片选信号来区分各芯片的
CS WE
CS
地址范围。
I/O4∽1
1K4
A9∽0 CS WE
WR
当把容量较小的芯片组成容量较大的存储器时, 需要用 到地址译码器, 以便将地址码翻译成相应的控制信号, 且 用它去控制芯片的片选信号CS。 例如: 试用16K8位的SRAM芯片构成一个64KB的RAM 系统。
片经多次拔插后, 容易损坏管脚; 而且擦除后重写的次数
也是有限的, 多次的拔插降低了芯片的使用寿命。 E2PROM则是一种不需要从电路板上拔下, 而直接在线
用电信号进行擦除的EPROM芯片, 对它的编程也在线操
作,因此, 使用寿命长、改写操作步骤简单。 2、不挥发RAM-NV RAM NV RAM的性能同RAM类似, 但掉电后信息不会丢失(挥
第二节 读写存储器RAM
一、静态MOS RAM 1、基本存储电路 思考：静态MOS六管基本存储电路的结构特点及读写
工作原理。
2、RAM的组成原理(存储器的结构)
AA10 AN-1
•••
地址 译码器
•••
存储矩阵 2NM
•••
三态数据 缓冲器
•••
D0 D1 DM-1
R/W CS
控制逻辑
⑴、存储矩阵
数据线分别单独引出。
例:将1K4位的SRAM芯片组合成1KB的存储器。
分析:采用两块1K4位的RAM芯片,其中一片的数据线
与CPU数据线的低4位相连,另一块的数据线与数据总线
的高4位相连。如图示：
D0
说明：WE通常由CPU的WR
• •
信号控制;CS由地址译码控制。 •
存储器接口 (2)
地把双端口RAM看作是本地RAM一样进行访问，不 仅方便了软件设计,还大大地提高了系统的工作 效率。
二、半导体存储器的主要性能指标 主要从一下几方面考察： 1、存储容量 2、速度 3、功耗 4、集成度 5、可靠性
三、存储芯片的组成
1、地址译码器：接收来自CPU的N位地址信息， 经译码后产生2的N次方个地址选择信号对片内 寻址。
/CS=0,/OE=0时为读; /CS=0,/WE=0时为写。 /WE和/OE分别接CPU的/WR和/RD信号。
2、存储器与CPU数据总线的连接 根据存储器结构选择连接CPU的数据总线。
6.3 主存储器接口
主存储器的类型不同，则接口不同。以 EPROM、SRAM、DRAM为例分别介绍。
一、EPROM与CPU的接口 目前广泛使用的典型EPROM芯片有Intel公
（1）Tc=总容量/N×8/M＝128K/8K×8/8 ＝16片
（2）Tc＝128K/8K×16/8＝32片
6.2存储器接口技术
一、存储器接口中应考虑的问题
1、存储器与CPU的时序配合
几个问题： （1）什么是总线周期？（2）什么 是时钟周期？（3）什么是T状态？（4）如何实 现二者之间的时序配合？（5）设计产生等待信 号电路应注意那些问题？（见图6－3）
2、如何完成寻址功能？
要完成寻址功能必须具备两种选择：
（1）片选：即首先要从众多存储器中，选中要 进行数据传输的某一存储器芯片，称为片选。一 般由接口电路中的端口译码产生。
（2）字选：然后从该芯片内选择出某一存储单 元，称为字选。由存储器内部的译码电路完成。
3、片选控制的译码方法
常用方法有：线选法、全译码法、部分译码法、 混合译码法等。
或列出地址分配表； ③根据地址分配图或分配表确定译码方法并画出
第6章半导体存储器
（a）
图6-8
（b）
3．快闪存储器(Flash Memory)
而且浮置栅一源区间的电容要比浮置栅一控制栅间的电容小得多 。 当控制栅和源极间加上电压时,大部分电压都将降在浮置栅与源极 之间的电容上。 快闪存储器的存储单元就是用这样一只单管组成的，如图6-8(b)所 示。
（a）
图6-8
（b）
半导体存储器的技术指标
存取容量：表示存储器存放二进制信息的多少。二值 信息以字的形式出现。一个字包含若干位。一个字的 位数称做字长。
例如，16位构成一个字，那么该字的字长为16位。一个存储 单元只能存放一个一位二值代码，即只能存一个0或者一个1。 这样，要存储字长为16的一个字，就需要16个存储单元。若 存储器能够存储1024个字，就得有1024×16个存储单元。 通常，用存储器的存储单元个数表示存储器的存储容量，即 存储容量表示存储器存放二进制信息的多少。存储容量应表 示为字数乘以位数。 例如，某存储器能存储1024个字 ，每个字4位，那它的存储容 量就为1024×4=4096，即该存储器有4096个存储单元。 存储器写入（存）或者读出（取）时，每次只能写入或读出 一个字。若字长为8位，每次必须选中8个存储单元。 选中哪些存储单元，由地址译码器的输出来决定。即由地址 码来决定。地址码的位数n与字数之间存在2n=字数的关系。 如果某存储器有十个地址输入端，那它就能存210=1024个字。
[例6-1]
[例6-1]
根据表6-2可以写出Y的表达式： Y7=∑（12，13，14，15） Y6=∑（8，9，10，11，14，15） Y5=∑（6，7，10，11，13，15） Y4=∑（4，5，7，9，11，12） Y3=∑（3，5，11，13） Y2=∑（2，6，10，14） Y1=0 Y0=∑（1，3，5，7，9，11，13，15 ） 根据上述表达式可画出ROM存储点阵如图6-9所示。
半导体器件物理
•阈值电压可通过将离子注入沟道区来调整； • •通过改变氧化层厚度来控制阈值电压，随着氧化层 厚度的增加，VTN变得更大些，VTP变得更小些； •加衬底偏压； •选择适当的栅极材料来调整功函数差。
6.2.4 MOSFET的最高工作频率
当栅源间输入交流信号时，由源极增加（减少） 流入的电子流，一部分通过沟道对电容充（放）电， 一部分经过沟道流向漏极，形成漏极电流的增量。 当变化的电流全部用于对沟道电容充（放）电时， MOS管就失去放大能力。 最高工作频率定义为：对栅输入电容的充（放） 电电流和漏源交流电流相等时所对应的工作频率，
金属与半导体功函数差对MOS结构C-V特性 的影响
曲线（1）为理想MIS结构的C-V曲线 曲线（2）为金属与半导体有功函数差时的C-V 曲线
二、界面陷阱与氧化层电荷
主要四种电荷类型：界面陷阱电荷、氧化层固定 电荷、氧化层陷阱电荷和可动离子电荷。
金 属
可动离子电荷 氧化层陷阱电荷 Na+ K+ 氧化层固定电荷
理想MOS二极管的C-V曲线
V=Vo+ψs C=CoCj/(Co+Cj) 强反型刚发生时的 金属平行板电压— —阈值电压 一旦当强反型发生时，总 电容保持在最小值Cmin。
理想MOS二极管的C-V曲线
理想情况下的阈值电压：
qN AWm VT = + ψ s (inv) ≈ Co 2ε s qN A (2ψB ) Co + 2ψ B
考虑二阶效应，高频时分布电容不能忽略。
6.3 MOSFET按比例缩小
6.3.1 短沟道效应 1. 线性区中的VT下跌 2. DIBL DIBL效应 3. 本体穿通 4. 狭沟道效应
线性区中的阈值电压下跌
电 荷 共 享 模 型
6.2.4 MOSFET的最高工作频率
当栅源间输入交流信号时，由源极增加（减少） 流入的电子流，一部分通过沟道对电容充（放）电， 一部分经过沟道流向漏极，形成漏极电流的增量。 当变化的电流全部用于对沟道电容充（放）电时， MOS管就失去放大能力。 最高工作频率定义为：对栅输入电容的充（放） 电电流和漏源交流电流相等时所对应的工作频率，
金属与半导体功函数差对MOS结构C-V特性 的影响
曲线（1）为理想MIS结构的C-V曲线 曲线（2）为金属与半导体有功函数差时的C-V 曲线
二、界面陷阱与氧化层电荷
主要四种电荷类型：界面陷阱电荷、氧化层固定 电荷、氧化层陷阱电荷和可动离子电荷。
金 属
可动离子电荷 氧化层陷阱电荷 Na+ K+ 氧化层固定电荷
理想MOS二极管的C-V曲线
V=Vo+ψs C=CoCj/(Co+Cj) 强反型刚发生时的 金属平行板电压— —阈值电压 一旦当强反型发生时，总 电容保持在最小值Cmin。
理想MOS二极管的C-V曲线
理想情况下的阈值电压：
qN AWm VT = + ψ s (inv) ≈ Co 2ε s qN A (2ψB ) Co + 2ψ B
考虑二阶效应，高频时分布电容不能忽略。
6.3 MOSFET按比例缩小
6.3.1 短沟道效应 1. 线性区中的VT下跌 2. DIBL DIBL效应 3. 本体穿通 4. 狭沟道效应
线性区中的阈值电压下跌
电 荷 共 享 模 型
计算机的存储系统
第6章计算机的存储系统现代计算机采用程序控制方式工作，因此，用来存放程序的存储系统是计算机的重要组成部分。
存储器包括内存储器和外存储器。
内存储器包括主存储器和高速缓冲存储器，外存储器即辅助存储器。
主存储器简称主存，它位于主机内部。
本章介绍计算机的存储系统，包括主存储器的基本组成、层次结构和工作原理，高速缓冲存储器的工作原理，以及各类外存储器。
6.1 存储器与存储系统概述6.1.1 存储器的作用现代计算机都是以存储器为中心的计算机，存储器处于全机的中心地位。
存储器的作用可归纳为：⑴存放程序和数据。
计算机执行的程序、程序运行所需要的数据都是存放在存储器中的。
⑵现代计算机可以配置的输入输出设备越来越多，数据传送速度不断加快，并且多数采用直接存储器存取（DMA）方式和输入输出通道技术，与存储器直接交换数据而不通过CPU。
⑶共享存储器的多处理器计算机的出现，使得可利用存储器来存放共享数据，并实现各处理器之间的通信，更加强了存储器作为整个计算机系统中心的作用。
6.1.2 存储器分类⒈按存取方式分类⑴随机存取存储器RAM(Random Access Memory）特点：存储器中任何一个存储单元都能由CPU或Ｉ/O设备随机存取，且存取时间与存取单元的物理位置无关。
用途：常用作主存或高速缓存。
⑵只读存储器ROM(Read-Only Memory）特点：存储器的内容只能读出而不能写入。
用途：常用来存放固定不变的系统程序。
作为固定存储，故又叫“固存”。
随着用户要求的提高，只读存储器产品从ROM→可编程只读存储器PROM→光可擦除可编程只读存储器EPROM→电可擦除可编程的只读存储器EEPROM，为用户方便地存入和改写内容提供了物质条件。
⑶顺序存取存储器SRAM特点：存储器中存储的信息（字或者记录块），完全按顺序进行存放或读出，在信息载体上没有惟一对应的地址号，访问指定信息所花费的时间和信息所在存储单元的物理位置密切相关。
半导体存储器
第六章 存储系统
(1)只读型光盘(CD—ROM)。这种光盘内的数据和程序是 由厂家事先写入的，使用时用户只能读出，不能修改或写入 新的内容。因它具有ROM特性，故叫做CDROM(Compact Disk-ROM)。
(2)只写一次型光盘(WORM) 。这种光盘允许用户写入信 息，写入后可屡次读出，但只能写入一次，而且不能修改， 主要用于计算机系统中的文件存档，或写入的信息不再需要 修改的场合。
储单元，且存取时间和存储单元的物理位置无关，都是一个存取周期。半导体存储器通〔DAM〕: DAM既不象RAM那样随机地 访问任一个存储单元，也不象SAM那样严格按着挨次进展 存取，而是介于两者之间。存储信息时，先指向存储器中 的某个小区域，然后在该小区域内按挨次检索，直到找到 目标单元后再进展读/写操作。这种存储器的存取时间和 信息所在的位置是有关的。磁盘、磁鼓就属于这类存储器。
第六章 存储系统
4. 片选线的连接
由于存储器是由很多存储芯片叠加组成的， 哪一片被选中完全取决于该存储芯片的片选掌握 端 是否能接收到来自CPU的片选有效信号。
片选有效信号与CPU的访存掌握信号有关， 由于只有当CPU要求访存时，才要求选择存储芯 片。假设CPU访问I/O，则 为高，表示不要求存 储器工作。此外，片选有效信号还和地址有关， CPU给出的存储单元地址的位数往往大于存储芯 片的地址线数，未与存储芯片连上的高位地址必 需和访存掌握信号共同作用，产生片选信号。
第六章 存储系统
6.4.1 并行存储器 1． 单体并行系统 2． 多体并行系统
第六章 存储系统
6.4.2 高速缓冲存储器
1、Cache的工作原理
第六章 存储系统
〔2〕Cache的根本构造
第六章 存储系统
(1)只读型光盘(CD—ROM)。这种光盘内的数据和程序是 由厂家事先写入的，使用时用户只能读出，不能修改或写入 新的内容。因它具有ROM特性，故叫做CDROM(Compact Disk-ROM)。
(2)只写一次型光盘(WORM) 。这种光盘允许用户写入信 息，写入后可屡次读出，但只能写入一次，而且不能修改， 主要用于计算机系统中的文件存档，或写入的信息不再需要 修改的场合。
储单元，且存取时间和存储单元的物理位置无关，都是一个存取周期。半导体存储器通〔DAM〕: DAM既不象RAM那样随机地 访问任一个存储单元，也不象SAM那样严格按着挨次进展 存取，而是介于两者之间。存储信息时，先指向存储器中 的某个小区域，然后在该小区域内按挨次检索，直到找到 目标单元后再进展读/写操作。这种存储器的存取时间和 信息所在的位置是有关的。磁盘、磁鼓就属于这类存储器。
第六章 存储系统
4. 片选线的连接
由于存储器是由很多存储芯片叠加组成的， 哪一片被选中完全取决于该存储芯片的片选掌握 端 是否能接收到来自CPU的片选有效信号。
片选有效信号与CPU的访存掌握信号有关， 由于只有当CPU要求访存时，才要求选择存储芯 片。假设CPU访问I/O，则 为高，表示不要求存 储器工作。此外，片选有效信号还和地址有关， CPU给出的存储单元地址的位数往往大于存储芯 片的地址线数，未与存储芯片连上的高位地址必 需和访存掌握信号共同作用，产生片选信号。
第六章 存储系统
6.4.1 并行存储器 1． 单体并行系统 2． 多体并行系统
第六章 存储系统
6.4.2 高速缓冲存储器
1、Cache的工作原理
第六章 存储系统
〔2〕Cache的根本构造
第六章 存储系统
《MOS存储器系统》课件
按存储介质分类
MOS存储器可根据存储介质的不同进行分类，包括DRAM、SRAM、闪存和EEPROM等。
按存储方式分类
除了根据存储介质，MOS存储器也可以根据存储方式进行分类，例如随机存储器（RAM）和 只读存储器（ROM）。
MOS存储器原理
MOSFET基本特性、MOS存储器结构与原理以及存储单元的特点是理解MOS存储器系统运作原理 的关键。
MOS存储器设计与制造技术
了解MOS存储器的电路设计和制造技术对于实现高性能、高密度存储器至关重要。
MOS存储器电路设计
MOS存储器的电路设计需要 考虑功耗、响应时间和稳定 性等因素，并要求在有限的 芯片面积上实现高存储密度。
MOS存储器制造过程
MOS存储器的制造过程包括 光刻、沉积、蚀刻和离子注 入等步骤，关键是实现精确 的层次结构和接触孔。
1 MOS存储器系统的优缺点
MOS存储器系统具有快速、高可靠性和较低功耗等优点，但也受限于存储容量和刷新要 求。
2 未来发展趋势
随着技术的进步，MOS存储器将继续发展，以满足日益增长的数据处理和存储需求。
1 MOSFET基本特性
MOSFET是பைடு நூலகம்种三端装置，由栅极、漏极和源极组成，具有非常高的输入阻抗和较低的功 耗。
2 MOS存储器结构与原理
MOS存储器由一系列的存储单元组成，每个存储单元用于存储一个二进制位的数据，通 过改变栅极电荷来表示不同的数据状态。
3 存储单元特点
MOS存储器的存储单元有较小的结构尺寸、大容量和较快的读写速度，但需要定期刷新 以保持数据的有效性。
2
属氧化物半导体场效应晶体管）构建的 存储器系统，具有快速、高可靠性和较
MOS存储器系统经历了多年的发展，从
MOS存储器可根据存储介质的不同进行分类，包括DRAM、SRAM、闪存和EEPROM等。
按存储方式分类
除了根据存储介质，MOS存储器也可以根据存储方式进行分类，例如随机存储器（RAM）和 只读存储器（ROM）。
MOS存储器原理
MOSFET基本特性、MOS存储器结构与原理以及存储单元的特点是理解MOS存储器系统运作原理 的关键。
MOS存储器设计与制造技术
了解MOS存储器的电路设计和制造技术对于实现高性能、高密度存储器至关重要。
MOS存储器电路设计
MOS存储器的电路设计需要 考虑功耗、响应时间和稳定 性等因素，并要求在有限的 芯片面积上实现高存储密度。
MOS存储器制造过程
MOS存储器的制造过程包括 光刻、沉积、蚀刻和离子注 入等步骤，关键是实现精确 的层次结构和接触孔。
1 MOS存储器系统的优缺点
MOS存储器系统具有快速、高可靠性和较低功耗等优点，但也受限于存储容量和刷新要 求。
2 未来发展趋势
随着技术的进步，MOS存储器将继续发展，以满足日益增长的数据处理和存储需求。
1 MOSFET基本特性
MOSFET是பைடு நூலகம்种三端装置，由栅极、漏极和源极组成，具有非常高的输入阻抗和较低的功 耗。
2 MOS存储器结构与原理
MOS存储器由一系列的存储单元组成，每个存储单元用于存储一个二进制位的数据，通 过改变栅极电荷来表示不同的数据状态。
3 存储单元特点
MOS存储器的存储单元有较小的结构尺寸、大容量和较快的读写速度，但需要定期刷新 以保持数据的有效性。
2
属氧化物半导体场效应晶体管）构建的 存储器系统，具有快速、高可靠性和较
MOS存储器系统经历了多年的发展，从
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2019/2/4 韩 良 6
集成电路设计原理
电子科学与技术
(2)DRAM(动态随机存取存储器)，其存储 单元是利用一个很小的电容存储电荷来保持信 息的。重写、集成度高、功耗低、但速度不如 SRAM。
2019/2/4
韩 良
7
集成电路设计原理
分类： 掩模ROM 只读存储器 ROM (Read- Only Memory) 按 功 能 可编程ROM（PROM） (Programmable ROM) 可擦除可编程ROM （EPROM） (Erasable PROM)
电可擦除
电子科学与技术
紫外线擦除
UVEPROM (Ultra-Violet) EEPROM (Electrically) Flash Memory
静态存储器SRAM (Random (Static RAM) Access 动态存储器DRAM Memory) (Dynamic RAM) 主要指标：存储容量、存取速度。
2019/2/4 韩 良 8
随机存储器 RAM
快闪存储器
还可以按制造工艺 分为双极型和MOS 型两种。
集成电路设计原理
电子科学与技术
§6-1 存储器的结构
2019/2/4
韩 良
9
集成电路设计原理
电子科学与技术
思考题
1. 存储器一般由哪几部分组成？ 2.设计译码电路时应注意什么问题？ 3.多级译码电路有什么优点？
2019/2/4 韩 良 12
集成电路设计原理
电子科学与技术
6.1.3 地址译码器
存储体中的每 个存储单元都有自己 唯一的地址（行、 列），地址译码器就 是将地址信号译成具 体的选择地址。
n 位 行 地 址
行 译 码 器
存储体 ( N M)
一般将地址信
m位 列地址
列译码器
号分为行地址信号和列地址信号，因此地址译 码器分为行地址译码器和列地址译码器。
电子科学与技术
6.1.2 存储体 存储体是由若干个存储单元 组成的阵列，若字数为N，每个字 存储体 的位数为M，则表示为 NM （与 (N M ) 行数和列数可能有差别，行数 N， 列数 M，行数列数=N M ）。 不同类别存储器有不同的存储单元，但是 有共同的特点： 每个存储单元有两个相对稳定的状态，分 别代表二进制信息“0”和“1”。
2019/2/4 韩 良 2
集成电路设计原理
电子科学与技术
存储器早期以单块IC封装形式广泛 应用于各种电子系统中，目前作为嵌入 式存储器与逻辑功能集成在同一芯片上 也被广泛应用。
2019/2/4
韩 良
3
集成电路设计原理
电子科学与技术
只读存储器(read-only memory---ROM) 可以分为以下两大类： (1)掩模编程ROM，它所储存的固定逻辑 信息是由生产厂家通过光刻掩模版来决定的。 (2)现场可编程ROM(programmable read-only memory)， ①PROM(可编程ROM)。此类ROM通 常采用溶丝结构，用户可根据编程的需要,把 无用的溶丝烧断来完成编程工作(即把信息写
2019/2/4
韩 良
10
集成电路设计原理
电子科学与技术
6.1.1 存储器的结构图 n 各种 位 存储器都 行 有各自的 地 址 特点，但 它们的结 构大体上 m位 是一致的。 列地址
行 译 码 器 信号
2019/2/4 韩 良
读写控制
11
数 据
集成电路设计原理
A3 A2 A1 A0
4位行地址 产生16条 字线WL。
集成电路设计原理
电子科学与技术
6.1.4 行地址译码器 (1)基本原理
WL0 =A3 A2 A1 A0 WL1 =A3 A2 A1 A0 WL2 =A3 A2 A1 A0 WL3 =A3 A2 A1 A0 WL4 =A3 A2 A1 A0 WL5 =A3 A2 A1 A0 WL15 =A3 A2 A1 A0
2019/2/4 韩 良 13
集成电路设计原理
电子科学与技术
6.1.4 行地址译码器 (1)基本原理 行译码器电路的 输入是来源于地址寄 存器的N位二进制地 址，首先经过缓冲器 产生正反地址信号， 然后通过编码电路译 成对应存储体每一行 的地址信号(一般称 为字线WL)。
WL15
字 线
WL3 WL2 WL1 WL0
2019/2/4 韩 良
WL15
2019/2/4 韩 良 4
集成电路设计原理
电子科学与技术
入到存储器中)。但一旦编程完毕，就无法再变 更，故用户只可编程(写)一次。 ②EPROM(可擦除可编程ROM-erasable programmable read only memory )。此类ROM 存贮单元中存储信息的管子采用浮栅(floatinggate)结构，可用紫外光或X-射线把原来存的信 息一次全部擦除。 ③EEPROM(电可擦除可编程ROM，也叫 E2PROM-electrically erasable programmable read only memory )。
2019/2/4 韩 良 5
集成电路设计原理
电子科学与技术
随机存取存储器(random-access memory)， 简称RAM。这类存储器可以随时将外部信息写 入到其中的任何一个单元中去，也可随意地读 出任意一个单元中的信息。根据存储单元存储 信息所用电路的类型，又可分为 (1)SRAM(静态随机存取存储器)，其存储 单元由某种锁存器作为存储元件，所以只要不 断掉电源，存储的信息就一直保留着。速度快、 功耗大、芯片面积大。
集成电路设计原理
电子科学与技术
第六章 MOS存储器
2019/2/4
韩 良
1
集成电路设计原理
电子科学与技术
MOS存储器分类
通常可分为只读存储器和随机存取存储器两大类。
只读存储器简称ROM，属于非易失性存储器，又 可分为固化ROM和可改写ROM。可改写ROM目前 常用的有可擦除可编程的EPROM、电可擦除可编程 的E2PROM和闪存flash。 随机存取存储器简称RAM，属于易失性存储器， 一分为静态和动态（SRAM和DRAM）两类。 还有一些特殊用途的存储器，如限定存取顺序的 先进先出存储器FIFO和后进先出存储器LIFO、按内 容寻址存储器CAM以及多端口存储器等。
集成电路设计原理
电子科学与技术
(2)DRAM(动态随机存取存储器)，其存储 单元是利用一个很小的电容存储电荷来保持信 息的。重写、集成度高、功耗低、但速度不如 SRAM。
2019/2/4
韩 良
7
集成电路设计原理
分类： 掩模ROM 只读存储器 ROM (Read- Only Memory) 按 功 能 可编程ROM（PROM） (Programmable ROM) 可擦除可编程ROM （EPROM） (Erasable PROM)
电可擦除
电子科学与技术
紫外线擦除
UVEPROM (Ultra-Violet) EEPROM (Electrically) Flash Memory
静态存储器SRAM (Random (Static RAM) Access 动态存储器DRAM Memory) (Dynamic RAM) 主要指标：存储容量、存取速度。
2019/2/4 韩 良 8
随机存储器 RAM
快闪存储器
还可以按制造工艺 分为双极型和MOS 型两种。
集成电路设计原理
电子科学与技术
§6-1 存储器的结构
2019/2/4
韩 良
9
集成电路设计原理
电子科学与技术
思考题
1. 存储器一般由哪几部分组成？ 2.设计译码电路时应注意什么问题？ 3.多级译码电路有什么优点？
2019/2/4 韩 良 12
集成电路设计原理
电子科学与技术
6.1.3 地址译码器
存储体中的每 个存储单元都有自己 唯一的地址（行、 列），地址译码器就 是将地址信号译成具 体的选择地址。
n 位 行 地 址
行 译 码 器
存储体 ( N M)
一般将地址信
m位 列地址
列译码器
号分为行地址信号和列地址信号，因此地址译 码器分为行地址译码器和列地址译码器。
电子科学与技术
6.1.2 存储体 存储体是由若干个存储单元 组成的阵列，若字数为N，每个字 存储体 的位数为M，则表示为 NM （与 (N M ) 行数和列数可能有差别，行数 N， 列数 M，行数列数=N M ）。 不同类别存储器有不同的存储单元，但是 有共同的特点： 每个存储单元有两个相对稳定的状态，分 别代表二进制信息“0”和“1”。
2019/2/4 韩 良 2
集成电路设计原理
电子科学与技术
存储器早期以单块IC封装形式广泛 应用于各种电子系统中，目前作为嵌入 式存储器与逻辑功能集成在同一芯片上 也被广泛应用。
2019/2/4
韩 良
3
集成电路设计原理
电子科学与技术
只读存储器(read-only memory---ROM) 可以分为以下两大类： (1)掩模编程ROM，它所储存的固定逻辑 信息是由生产厂家通过光刻掩模版来决定的。 (2)现场可编程ROM(programmable read-only memory)， ①PROM(可编程ROM)。此类ROM通 常采用溶丝结构，用户可根据编程的需要,把 无用的溶丝烧断来完成编程工作(即把信息写
2019/2/4
韩 良
10
集成电路设计原理
电子科学与技术
6.1.1 存储器的结构图 n 各种 位 存储器都 行 有各自的 地 址 特点，但 它们的结 构大体上 m位 是一致的。 列地址
行 译 码 器 信号
2019/2/4 韩 良
读写控制
11
数 据
集成电路设计原理
A3 A2 A1 A0
4位行地址 产生16条 字线WL。
集成电路设计原理
电子科学与技术
6.1.4 行地址译码器 (1)基本原理
WL0 =A3 A2 A1 A0 WL1 =A3 A2 A1 A0 WL2 =A3 A2 A1 A0 WL3 =A3 A2 A1 A0 WL4 =A3 A2 A1 A0 WL5 =A3 A2 A1 A0 WL15 =A3 A2 A1 A0
2019/2/4 韩 良 13
集成电路设计原理
电子科学与技术
6.1.4 行地址译码器 (1)基本原理 行译码器电路的 输入是来源于地址寄 存器的N位二进制地 址，首先经过缓冲器 产生正反地址信号， 然后通过编码电路译 成对应存储体每一行 的地址信号(一般称 为字线WL)。
WL15
字 线
WL3 WL2 WL1 WL0
2019/2/4 韩 良
WL15
2019/2/4 韩 良 4
集成电路设计原理
电子科学与技术
入到存储器中)。但一旦编程完毕，就无法再变 更，故用户只可编程(写)一次。 ②EPROM(可擦除可编程ROM-erasable programmable read only memory )。此类ROM 存贮单元中存储信息的管子采用浮栅(floatinggate)结构，可用紫外光或X-射线把原来存的信 息一次全部擦除。 ③EEPROM(电可擦除可编程ROM，也叫 E2PROM-electrically erasable programmable read only memory )。
2019/2/4 韩 良 5
集成电路设计原理
电子科学与技术
随机存取存储器(random-access memory)， 简称RAM。这类存储器可以随时将外部信息写 入到其中的任何一个单元中去，也可随意地读 出任意一个单元中的信息。根据存储单元存储 信息所用电路的类型，又可分为 (1)SRAM(静态随机存取存储器)，其存储 单元由某种锁存器作为存储元件，所以只要不 断掉电源，存储的信息就一直保留着。速度快、 功耗大、芯片面积大。
集成电路设计原理
电子科学与技术
第六章 MOS存储器
2019/2/4
韩 良
1
集成电路设计原理
电子科学与技术
MOS存储器分类
通常可分为只读存储器和随机存取存储器两大类。
只读存储器简称ROM，属于非易失性存储器，又 可分为固化ROM和可改写ROM。可改写ROM目前 常用的有可擦除可编程的EPROM、电可擦除可编程 的E2PROM和闪存flash。 随机存取存储器简称RAM，属于易失性存储器， 一分为静态和动态（SRAM和DRAM）两类。 还有一些特殊用途的存储器，如限定存取顺序的 先进先出存储器FIFO和后进先出存储器LIFO、按内 容寻址存储器CAM以及多端口存储器等。