奇偶校验电路设计
实验报告组合逻辑电(3篇)
第1篇一、实验目的1. 理解组合逻辑电路的基本概念和组成原理；2. 掌握组合逻辑电路的设计方法；3. 学会使用逻辑门电路实现组合逻辑电路；4. 培养动手能力和分析问题、解决问题的能力。
二、实验原理组合逻辑电路是一种在任意时刻，其输出仅与该时刻的输入有关的逻辑电路。
其基本组成单元是逻辑门，包括与门、或门、非门、异或门等。
通过这些逻辑门可以实现各种组合逻辑功能。
三、实验器材1. 74LS00芯片（四路2输入与非门）；2. 74LS20芯片（四路2输入或门）；3. 74LS86芯片（四路2输入异或门）；4. 74LS32芯片（四路2输入或非门）；5. 逻辑电平转换器；6. 电源；7. 连接线；8. 实验板。
四、实验步骤1. 设计组合逻辑电路根据实验要求，设计一个组合逻辑电路，例如：设计一个3位奇偶校验电路。
2. 画出逻辑电路图根据设计要求，画出组合逻辑电路的逻辑图，并标注各个逻辑门的输入输出端口。
3. 搭建实验电路根据逻辑电路图，搭建实验电路。
将各个逻辑门按照电路图连接，并确保连接正确。
4. 测试电路功能使用逻辑电平转换器产生不同的输入信号，观察输出信号是否符合预期。
五、实验数据及分析1. 设计的3位奇偶校验电路逻辑图如下：```+--------+ +--------+ +--------+| | | | | || A1 |---| A2 |---| A3 || | | | | |+--------+ +--------+ +--------+| | || | || | |+-------+-------+||v+--------+| || F || |+--------+```2. 实验电路搭建及测试根据逻辑电路图，搭建实验电路，并使用逻辑电平转换器产生不同的输入信号（A1、A2、A3），观察输出信号F是否符合预期。
（1）当A1=0，A2=0，A3=0时，F=0，符合预期；（2）当A1=0，A2=0，A3=1时，F=1，符合预期；（3）当A1=0，A2=1，A3=0时，F=1，符合预期；（4）当A1=0，A2=1，A3=1时，F=0，符合预期；（5）当A1=1，A2=0，A3=0时，F=1，符合预期；（6）当A1=1，A2=0，A3=1时，F=0，符合预期；（7）当A1=1，A2=1，A3=0时，F=0，符合预期；（8）当A1=1，A2=1，A3=1时，F=1，符合预期。
三输入变量判奇电路的真值表及表达式
三输入变量判奇电路的真值表及表达式摘要：以三输入判奇为例，通过对其输出函数表达式的形式变换，分别采用多种门电路及译码器、数据选择器等74 系列器件进行电路设计，给出了7 种电路实现形式，并分析了各种电路实现的优缺点。
此例说明了组合逻辑电路设计的灵活性及电路实现的多样性，所采用的设计方法对其他组合逻辑电路设计具有一定的启发与指导意义。
目前数字基础课程的实验内容包括验证性实验、综合性实验、设计性实验三部分，每一部分实验内容安排的侧重点不同。
比如设计性实验的关键是设计，要求学生依据设计要求，设计合理的实验电路，并选择器件、安装调试完成实验内容。
从教学实践来看，多数学生能够顺利完成实验要求，但解决问题的思路单一，设计过程灵活性差，不注意创新思维能力的锻炼。
这就要求教师在合理安排实验内容的同时，不断通过各种途径，引导学生拓宽知识面，创新思维方式，对待同一问题，积极探索多种解决问题的路径。
组合逻辑电路的设计多种多样，笔者选择一种奇偶校验电路实现进行详细阐述。
奇偶校验电路在组合逻辑电路的分析与设计中具有一定的典型性和实用性，熟悉判奇电路的逻辑功能及电路实现，有助于加深对组合逻辑电路的理解与掌握。
以判奇电路实现为例，分别讨论了用门电路、译码器、数据选择器的多种实现方案，用实例说明了组合逻辑电路设计的灵活性与多样性。
1 三输入变量判奇电路的真值表及表达式对于三输入变量的判奇问题，设其输入变量分别用A、B、C 表示，输出函数用F 表示。
当输入变量的取值组合中有奇数个1 时，输出函数值为1;当输入变量的取值组合中1 的个数为偶数时，输出函数值为0，依据这种逻辑关系可列写出三输入变量判奇电路的真值表如表1 所示。
表1 三输入判奇电路的真值表由真值表1 可见，有4 组输入变量取值组合使输出函数值为1，即分别为。
所以，三输入变量判奇逻辑问题的输出函数表达式为：2 采用门电路实现三输入变量判奇电路门电路实现三输入变量判奇电路的方法有很多，文中列举如下。
四人表决器[技巧]
![四人表决器[技巧]](https://img.taocdn.com/s3/m/99a81bd109a1284ac850ad02de80d4d8d15a01c7.png)
实验二组合逻辑电路分析与测试一、实验目的1．掌握组合逻辑电路的分析方法。
2．验证半加器和全加器电路的逻辑功能。
3．了解两个二进制数求和运算的规律。
4．学会数字电子线路故障检测的一般方法。
二、实验原理1．分析逻辑电路的方法：根据逻辑电路图---写出逻辑表达式---化简逻辑表达式（公式法、卡诺图法）---画出逻辑真值表---分析得出逻辑电路解决的实际问题（逻辑功能）。
2．实验线路（1）用与非门组成的半加器，如图4-4-1所示。
图4-4-1（2）用异或门组成的半加器，如图4-4-2所示。
（3）用与非门、与或非门和异或门组成的全加器，如图4-4-３所示：3．集成块管脚排列图见附录三、实验仪器及器材１．数字实验箱 ２．集成块74LS00３．集成块74LS54 ４．集成块74LS86５．万用表 6．＋5V 直流电源图四、实验内容及步骤１．检查所用集成块的好坏。
２．测试用与非门组成的半加器的逻辑功能。
（1）按图4-4-1接线，先写出其逻辑表达式，然后将输入端A 、B 接在实验箱逻辑控制开关插孔，X 1、X 2、X 3、S n 、C n 分别接在电平显示插孔接好线后，进行测试。
（2）改变输入端A 、B 的逻辑状态，观察各点相应的逻辑状态，将结果填入表4-4-1中，测试完毕，切断电源，分析输出端逻辑状态是否正确。
表4-4-1３．测试用异或门和与非门组成的半加器的逻辑功能（1）按图4-4-2接线，将输入端A 、B 分别接在逻辑控制开关插孔，C n 、S n 分别接在电平显示插孔，接好线后进行测试。
（2）改变输入端A n 、B n 的逻辑状态，观察S n 和C n 的显示状态，并将测试结果填入表4-4-2中，并分析结果正确与否。
若输出有误，分析其原因并查找故障点。
４．测试用与非门、与或非门组成的全加器的逻辑功能。
（1）按图4-4-3接线，输入端A n 、B n 、C n-1分别接逻辑控制开关插孔, S n 、C n 分别接电平显示插孔，接好线后进行测试。
实验三 组合逻辑电路的设计(一)
实验三组合逻辑电路的设计（一）一、实验目的1．掌握用SSI器件设计组合逻辑电路的方法；2．熟悉各种常用MSI组合逻辑电路的功能与使用方法；3．掌握多片MSI组合逻辑电路的级联、功能扩展；4．学会使用MSI逻辑器件设计组合电路；5．培养查找和排除数字电路常见故障的初步能力。
二、实验器件1．74LS00 四二输入与非门74LS20 双四输入与非门2．74LS138 三线—八线译码器74LS139 双二线—四线译码器三、实验原理组合逻辑电路是最常见的逻辑电路，其特点是在任何时刻电路的输出信号仅取决于该时刻的输入信号，而与信号作用前电路原来所处的状态无关。
组合逻辑电路的设计，就是如何根据逻辑功能的要求及器件资源情况，设计出实现该功能的最佳电路。
在采用小规模器件（SSI）进行设计时，通常将函数化简成最简与—或表达式，使其包含的乘积项最少，且每个乘积项所包含的因子数也最少。
最后根据所采用的器件的类型进行适当的函数表达式变换，如变换成与非—与非表达式﹑或非—或非表达式﹑与或非表达式及异或表达式等。
在数字系统中，常用的中规模集成器件(MSI)产品有编码器﹑译码器﹑全加器﹑数据选择/分配器﹑数值比较器等。
用这些功能器件实现组合逻辑函数，基本采用逻辑函数对比方法。
因为每一种中规模集成器件都具有某种确定的逻辑功能，都可以写出其输出和输入关系的逻辑函数表达式。
在进行设计时，可以将要实现的逻辑函数表达式进行变换，尽可能变换成与某些中规模集成器件的逻辑函数表达式类似的形式。
下来我们介绍一下使用中小规模器件设计组合逻辑电路的一般方法。
四、组合电路设计原则及其步骤组合电路的设计是由给定的的逻辑功能要求，设计出实现该功能的逻辑电路，设计过程大致按下列步骤进行：（1）分析设计要求，把用文字描述的形式的设计要求抽象成输入、输出变量的逻辑关系；（2）根据分析出的逻辑关系，通过真值表或其他方式列出逻辑函数表达式；（3）根据题目提供给你的芯片，将逻辑函数化简到所需要的函数式；（4）画出逻辑电路图或电路原理图；对于MSI组合逻辑电路的设计是以所用MSI个数最少、品种最少，同时MSI间的连线也最少作为最基本的原则。
(7×7)奇偶校验电路的EDA设计
ａ ｎ ｄ ａ ｒ ｅ ｓ ｉ ｍｕ ｌ ａ ｔ ｅ ｄ ｉ ｔ ｗｉ ｔ ｈ ｔ ｈ ｅ ｓ ｏ ｆ ｔ ｗａ ｒ ｅ ｏ ｆ Ｑｕ ａ ｒ ｔ ｕ ｓ Ｉ Ｉ ． Ｔｈ ｅ ｓ ｉ ｍｕ ｌ ａ ｔ ｉ ｏ ｎ ｒ ｅ ｓ ｕ ｌ ｔ ｓ ｓ ｈ ｏ ｗ ｔ ｈ ａ ｔ ｉ ｔ ｃ ａ ｎ ｍｅ ｅ ｔ
第 ２ ８卷 第 １期
２ ０ １ ４年 １月
山 东 理 工 大 学 学 报（ 自然 科 学 版）
Ｊ ｏ ｕ ｒ ｎ ａ ｌ ｏ ｆ Ｓ ｈ ａ ｎ ｄ ｏ ｎ ｇ Ｕｎ ｉ ｖ ｅ ｒ ｓ ｉ ｔ ｙ ｏ ｆ Ｔｅ ｃ ｈ ｎ ｏ ｌ ｏ ｇ ｙ （ Ｎａ ｔ ｕ ｒ ａ ｌ Ｓ ｃ ｉ ｅ ｎ ｃ ｅ Ｅｄ ｉ ｔ ｉ ｏ ｎ ）
Ａｂ ｓ ｔ ｒ ａ ｃ ｔ ： Ｔｈ ｉ ｓ ｐ ａ ｐ ｅ ｒ ｉ ｎ ｔ ｒ ｏ ｄ ｕ ｃ ｅ ｓ ｔ ｈ ｅ ｄ ｅ ｓ ｉ ｇ ｎ ｏ ｆ ｌ ｏ ｇ ｉ ｃ ｃ ｉ ｒ ｃ ｕ ｉ ｔ ｆ ｏ ｒ（ ７× ７ ）ｐ ａ ｒ ｉ ｔ ｙ ｇ ｅ ｎ ｅ ｒ ａ ｔ ｏ ｒ ｓ ａ ｎ ｄ ｃ ｈ ｅ ｃ ｋ — ｅ ｒ ｓ ｗｉ ｔ ｈ ＥＤＡ． Ｉ ｔ ｉ ｓ ａ Ｌｏ ｎ ｇ ｉ ｔ ｕ ｄ ｉ ｎ ａ ｌ — Ｖｅ ｒ ｔ ｉ ｃ ａ ｌ Ｒｅ ｄ ｕ ｎ ｄ ａ ｎ ｃ ｙ Ｃｈ ｅ ｃ ｋ ａ ｎ ｄ ｉ ｓ ｏ ｆ ｔ ｅ ｎ ａ ｐ ｐ ｌ ｉ ｅ ｄ ｉ ｎ ｄ ａ ｔ ａ ｔ ｒ ａ ｎ ｓ —
ｔ ｈｅ ｒ ｅ ｑ ｕｉ ｒ ｅ ｍｅ ｎｔ ｓ ａ ｎｄ ｃ ａ ｎ ｌ ｏ ａ ｄ ｃ ｈｉ ｐ． Ｋｅ ｙ ｗｏ ｒ ｄｓ ：ｃ ｈａ ｎ ｎｅ ｌ ｃ ｏｄ ｉ ｎ ｇ；ｐａ ｒ ｉ ｔ ｙ；ｃ ｉ ｒ ｃ ｕ ｉ ｔ ｄ ｅ ｓ ｉ ｇｎ ｉ ｎｇ；ＥＤＡ
QCA的设计方法
QCA电路的设计方法用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路或数字系统。
由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。
现代的数字电路由半导体工艺制成的若干数字集成器件构造而成。
逻辑门是数字逻辑电路的基本单元。
存储器是用来存储二值数据的数字电路。
从整体上看，数字电路可以分为组合逻辑电路和时序逻辑电路两大类。
组合逻辑电路为了用QCA设计组合逻辑电路，我们需要一种能够表示布尔函数的方法。
在QCA中，最佳的设计是使用多数逻辑门。
这与传统数字电路中使用与门和或门之间，仅仅是因技术的改变引起逻辑风格的变化，但是关于设计风格的固有观念仍然相同。
首先，对于使用多数逻辑门为基本单元的综合小型布尔电路，以与门和或门为输入的三输入多数门为例，如图所示：对于复杂的组合逻辑电路，用多数逻辑门表示电路，首先要用卡诺图化简法化简逻辑函数。
卡诺图是真值表的变形，它可以将有n个变量的逻辑函数的2n个最小项组织在给定的方格矩阵中，同时为相邻最小项（相邻与项）运用邻接律化简提供了直观的图形工具。
卡诺图具有一个重要性质：可以从图形上直观地找出相邻最小项。
两个相邻最小项可以合并为一个与项并消去一个变量。
在讨论这种方法之前，以一个包含4个非相邻最小项的布尔电路为例，介绍根据目前方法【1】表示电路需要的原则：原则：（1）确定布尔函数是不是多数门函数。
布尔函数表示一个多数门函数只有它的4个最小项在卡诺图中形成“T”或“倒T”结构，注意，不是多数门函数。
（2）如果函数不是多数门函数，将函数分解成尽可能少的多数门函数。
要做到这一点，在卡诺图中找到形成“T”或“倒T”结构且逻辑上相邻的four 0-cubes；如果使用表格结构，我们需要找到一个以最小项或最大项为根的由三部分组成的树结构。
不管在T或数结构中，最多只有一个最大项。
（3）为了减少网络门的数量，将一个大型网络分解成尽量少的三输入网络基于上述原则，可以用4个多数门表示，如图：其中：注：由原则（2）可得到F1和F2，原则（3）得到F3。
基于VHDL语言的八位时序奇偶校验器的设计
ｅｇ （ｏ ｋ ｔ ｎ ｄｅ ｌ ）ｈ ｃ ｃ ｅ
ｐ ｅ ｅ ｔ ｓａ ｅ ＝ ｎ ｘ — ｔ ｔ ； ｒｓ ｎ＿ ｔｔ＜ ｅ ｔ ｓａ ｅ
ｅ ｄｉ ｎ ￡ ｅ ｄ ｐ ｏ ｅ ｓｆｒｔ ｎ ｒｃ ｓ ｉｓ ； ｓｃ ｎ ：ｒｃ ｓ ｐｅ ｅ ｔｓ ａ ｅ ｅ ｏ ｄｐｏ ｅ ｓ ｒ ｓｎ ｔ ｔ ，
＿
ｅｓ ｌｅ
ｎｅ ｔ ｘ
—
ｓａｅ ＝ ３ ｔｔ＜ ｓ ； ｂ ８ ＜＝ ： ｅ ｄｉ ｎ
ａｓ ） ｉ ｂｇ ｅｎ ｉ
ｗａ ｎ ｎ ＜＝ ０ ； ｒｉｇ
ｃ ｓ ｒ ｓ ｎ ｓａ ｅ ｉ ａ ｅ ｐ ｅ ｅ ｔ ｔｔ ｓ
（ ３ ４ｓ ， ， ， ， ，ｌ ， ｓ， ， ｓ Ｂ ｓ ｓ ｓＯ ｓ ５６７８９
ｎ ｘ ｔ ｔ ＜ ｓ ； ｅ ｔ ｓａ ｅ ＝ ４ ｂ ａ ＜＝ ：
种 检 ｓ ； ｒｓ ｎ ～ ｔ ｔ ＜ Ｏ ｅ ｓｆｒｓｎ ｌｉ ｉｉ ｇ
＿
奇 偶校 验 码 是 一 种 通 过 增 加 冗余 位 使 得 码 字 中 ” ” 个 数 恒 为 奇 １的 数 或偶 数 的编 码 方 法 。其 局 限性 是 只 能 检 测 出 奇 数 个 错 误 ． 由 于 其 但 简 单 方便 。 数 据 传 输 的 差 错 控 制 上 仍 然 得 到 广 泛 的 使 用 。 以 前 的 奇 在 偶校 验 器 太 多 采 用 通 用 逻 辑 元 器 件 进 行 设 计 。 致 了 设 计 和 调 试 过 程 导 冗 长 、 统稳 定 性 不 高 ， 常 不 便 。如 今 ， 着 以 Ｆ Ｇ 和 Ｃ Ｌ 为 代 系 非 随 ＰＡ ＰＤ 表 的可 编 程 Ａ Ｉ ＳＣ技术 的 日趋 成 熟 和完 善 。用 户 可 以完 全 根 据 自 己 的 需 要 ． Ｅ Ａ 技 术 作 为 开 发 手 段 。 一 块 Ｆ ＧＡ或 Ｃ Ｌ 以 Ｄ 用 Ｐ Ｐ Ｄ设 计 出 符 合 自已需 要 的 芯 片 。
奇偶校验
0 1 0 0
0 0 1 0
0 0 0 1
E = a1 • a0 • b1 • b0 + a1 • a0 • b1 • b0 + + a1 • a0 • b1 • b0 + a1 • a0 • b1 • b0 =G+ S
如果设计更多位数的二进制数比较器，显然再画真值表、 如果设计更多位数的二进制数比较器，显然再画真值表、卡诺图就太繁 琐 了 。 与 多 位 加 法 器 设 计 道 理 一 样 ， 可 以 采 用 迭 代 设 计 （ Iterative Design）。 ）
辅输入 SI 2 A= B 0 A> B 0 A< B 1 约束 × SI 1 0 1 1 × 00 SO2 SO1 0 0 0 1 1 1 × ×
A 主输入 i Bi 01 10 SO2 SO1 SO2 SO1 1 1 0 1 1 1 0 1 1 1 0 1 × × × ×
11 SO2 SO1 0 0 0 1 1 1 × ×
Bc P i
=1 =1 =1
Si
Si = Ba ⊕ Bb ⊕ Bc ⊕ P i
S3 = B4 ⊕ B3 ⊕ B2 ⊕ P 3 S2 = B4 ⊕ B3 ⊕ B1 ⊕ P 2 S = B ⊕ B ⊕ B ⊕ P 1 4 2 1 1
S3S2S1 111 110 101 100 011 010 001 000 出错位 B4 B3 B2 P 3 B1 P2 P 1 无
C3
CO
H3
CO
H2
CO
H1
CO
H0
∑3
CI
∑2
CI
∑1
CI
∑0
CI
A3 B3 C2
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
奇偶校验电路设计
一、实验目的
1．熟悉QuartusII的使用；
2. 学习在QuartusII中；
3. 学习原理图方式自定义元件的输入，封装，调用；
4. 掌握奇偶校验原理；
5. 学会使用现成的芯片搭建目标电路。
二、实验内容和原理
实验内容：
（1）在QuartusII环境下以原理图方式建立顶层文件工程。
利用多个74386芯片搭建一个奇偶校验电路。
74386提供四个2输入异或门
（2）建立仿真文件，观察输出结果。
实验原理：
奇偶校验码是最简单的数据校验码，其码距为2，可以检测出一位错误，但无法指出错误的位置。
具体校验实现方法为将有效信息位和校验位读入，判断其1的个数是奇数个还是偶数个，在奇校验的情况下正常情况下个数应该为奇数个，偶校验正常情况下应该是偶数个。
校验码的生成：对于奇校验，判断有效信息位1的个数，若为偶数则校验位为1，奇数则校验位为0；偶校验反之。
具体实现的逻辑表达式如下：
三、 实验设计原理图以及综合结果
记录逻辑单元<Le>的消耗情况等。
原理图如下： 76543210校奇形成
偶校验出错奇校验
出错
偶形成A B =1=1
=1
=1=1=1=1=11
1
经过设计后用74386实现的原理图如下：
综合结果如下图所示：
四、仿真波形图
画出波形图以及波形图中仿真信号的说明。
并分析结果（实验现象结论）。
仿真波形图如下所示：
其中，D0-7为信息位，Djiao为校验位。
实验结果如下：
说明：波形信息位为奇数个1，校验位为0时，输出的奇校验位为0，偶校验位为1，奇校验错误为0，偶校验错误为1（即有错）。
同理其他测试分别测试了信息位为奇数个1，校验位为1、信息位为偶数个1，校验位为1、信息位为偶数个1，校验位为0的情况，图中波形的测试完全符合预期要求。
五、实验中遇到的问题和解决方法。
在实验中遇到的主要问题：
（1）操作不熟悉导找不到部分功能元件
（2）由于连线有误，在仿真时结果出现错误。
解决方法：
（1）寻找芯片时双击面板在搜索的框内打入全名（打入部分名字不显示）
（2）仿真结果与预期不一致时，可以分析错误波形，从而准确找到出错的地方。