数字电路试卷标准答案
数字电路试题及答案
2010-2011学年第二学期期末考试试卷课程名称 电子技术基础（数字部分） （A 卷）考试方式： 闭卷 考试时间100分钟………………………………………………………………………………………………………………一、选择题（每小题2 分，一共10题，共20分）1 : 十进数6的余3码是( )A.0110B.1001C.1100D.10102 : 在决定一事件结果的所有条件中要求所有的条件同时满足时结果就发生，这种条件和结果的逻辑关系是( )A.与B.或C.非D.异或3 : 在下图的逻辑符号中，能实现F=AB 逻辑功能的是( )4 : 同或的逻辑表达式为：A:L AB AB =+ B: L AB AB =+ C:L AB AB =+ D: L A B =+5 : SR 锁存器是一种_______稳态电路。
（ ）A.无B.单C.双D.多6：对于基本SR 锁存器，当SR 锁存器状态不确定时 ________ ( ) A : S=0;R=0 B: S=0;R=1 C : S=1;R=0 D: S=1;R=17：R-S 型触发器的“R ”意指( )。
A.重复B.复位C.优先D.异步8：下列电路中，不属于组合逻辑电路的是( )A ．译码器B ．全加器C ．寄存器D ．编码器 9：一个8选一数据选择器的数据输入端有_______个。
( )A.1B.2C.8D.410：组合逻辑电路消除竞争冒险的方法有( )A.前级加电阻 B .在输出端接入滤波电容 C .后级加缓冲电路D.屏蔽输入信号的尖峰干扰二、填空题（每空2 分，共30分）1000000位 ，那么每位数据的占时间__________________; 2. 发光二极管构成的七段显示器有两种，分别是___________和_____________电路。
3. 三态门（TS 门）的输出状态除了高电平或低电平两种状态外，还有第三状态是 。
4. 触发器是一种对_________敏感的存储电路。
专科《数字电路与逻辑设计》_试卷_答案
专科《数字电路与逻辑设计》一、（共75题,共150分）1. 多少个二进制数字可以组成一位十六进制数字?（）（2分）A.2B.3C.4D.5.标准答案：C2. 二进制数(1111101.0101)2转换为八进制为:（）（2分）A.037.25B.175.24C.125.3l25D.761.2.标准答案：B3. 十进制数9的8421码为（）。
（2分）A.1000B.1011C.1001D.1010.标准答案：C4. 二进制数?0.1011的原码是（）。
（2分）A.1.1011B.0.1011C.1.0100D.1.0101.标准答案：A5. 逻辑函数=（）。
（2分）A.A+ B+ CB.C.1D.0.标准答案：C6. 逻辑函数的F（A,B,C）=的标准与或式为（）。
（2分）A.B.C.D..标准答案：D7. 与逻辑函数F ＝相等的函数为（）。
（2分）A.ABB.C.D.AB+C.标准答案：D 8. 逻辑函数的反函数为（）（2分）A.B.C.D..标准答案：B9. 在下列三个逻辑函数表达式中,哪一个是最小项表达式？（）（2分）A.B.C.D..标准答案：A10. 逻辑函数式F ＝等于（）。
（2分）A.0B.1C.AD..标准答案：B11. 下列几种TTL电路中,输出端可实现线与功能的电路是（）。
（2分）A.或非门B.与非门C.异或门D.OC门.标准答案：D12. 典型的TTL与非门电路使用的电源电压为（）。
（2分）A.5 VB.3.6 VC.0.35 VD.3—18 V.标准答案：A13. 基本RS触发器在正常工作时,它的约束条件是,则它不允许输入S和R 的取值分别为（）。
（2分）A.0,0B.0,1C.1,0D.1,1.标准答案：D14. 若JK触发器的J＝0,K＝0,在CLK触发后,输出Q的状态为( )。
（2分）A.0B.1C.不变D.与前一状态Q反相.标准答案：C15. 主从型JK 触发器的特性方程( )。
数字电子技术试卷和答案
数字电子技术试卷(1)一．填空（16）1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。
2．100001100001是8421BCD 码，其十进制为 861 。
3．逻辑代数的三种基本运算是 与 ， 或 和 非 。
4．三态门的工作状态是 0 ， 1 ， 高阻 。
5．描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图 。
6．施密特触发器的主要应用是 波形的整形 。
7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为。
8．实现A/D 转换的主要方法有 ， ， 。
二．判断题（10）1．BCD 码即8421码 （ 错 ）2.八位二进制数可以表示256种不同状态。
（ 对 ）3．TTL 与非门与CMOS 与非门的逻辑功能不一样。
（ ）4．多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。
（对 ）5．计数器可作分频器。
（ 对 ）三．化简逻辑函数（14）1．用公式法化简--+++=A D DCE BD B A Y ，化为最简与或表达式。
解；D B A Y +=-2．用卡诺图化简∑∑=m d D C B A Y ），，，，（）＋，，，，（84210107653),,,(，化为最简与或表达式。
四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。
（15）解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。
五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15)解；（1）AQ Q Q n +=-+1，（2）、A Q n =+1 六．试用触发器和门电路设计一个同步的五进制计数器。
（15）七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O ，V C 的工作波形，并求出振荡频率。
大学数字电子技术试题答案
大学数字电子技术试题答案一、选择题1. 数字电路中，逻辑变量“1”通常代表什么含义？A. 低电平B. 高电平C. 地线D. 电源线答案：B. 高电平2. 在二进制数系统中，最小的非零数是几？A. 0B. 1C. 2D. 4答案：B. 13. 触发器的主要用途是什么？A. 计数B. 存储C. 放大D. 滤波答案：B. 存储4. 以下哪种逻辑门可以实现两个输入的异或功能？A. 与门（AND）B. 或门（OR）C. 非门（NOT）D. 异或门（XOR）答案：D. 异或门（XOR）5. 在数字电路中，一个4位二进制计数器的最大计数值是多少？A. 8B. 16C. 32D. 64答案：C. 32二、填空题1. 在数字电子技术中，__________是一种能够存储一位二进制信息的基本单元电路。
答案：触发器2. 二进制数1011转换为十进制数是__________。
答案：113. 逻辑门电路中的“与非”门是将输入的逻辑与结果再取__________。
答案：非4. 在数字电路设计中，__________是一种常用的简化和优化逻辑表达式的方法。
答案：卡诺图5. 一个3线到8线译码器的输出是__________。
答案：8三、简答题1. 请简述数字电路与模拟电路的区别。
答：数字电路处理的是离散的信号，通常只有高电平或低电平两种状态，而模拟电路处理的是连续变化的信号。
数字电路具有更强的抗干扰能力，易于实现大规模集成，而模拟电路则在处理连续信号如声音和光线等方面更为有效。
2. 什么是组合逻辑和时序逻辑？请举例说明。
答：组合逻辑是指其输出仅取决于当前输入状态的逻辑电路，不包含存储元件，如加法器和编码器。
时序逻辑则包含存储元件（如触发器），其输出不仅取决于当前的输入状态，还与历史状态有关，如计数器和寄存器。
3. 什么是同步计数器和异步计数器？答：同步计数器是指所有的触发器都在同一个时钟脉冲下进行状态转换的计数器，而异步计数器中，触发器的状态转换不是同时发生的，它们之间存在一定的时序差异。
(完整版)数字电路试题及参考答案
《数字电路》试卷及答案一、【单项选择题】 ( 本大题共20 小题，每题 2 分，共40 分) 在每题列出的四个选项中只有一个选项是切合题目要求的，请将正确选项前的字母填在答题卷相应题号处。
1、关于钟控 RS触发器，若要求其输出“ 0”状态不变，则输入的RS信号应为（ A）。
[A] RS=X0[B] RS=0X[C] RS=X1[D] RS=1X2、以下各电路中，（ B）能够产生脉冲准时。
[A]多谐振荡器[B]单稳态触发器[C]施密特触发器[D]石英晶体多谐振荡器3、以下逻辑电路中为时序逻辑电路的是（C）。
[A]变量译码器[B]加法器[C]数码存放器[D]数据选择器4、同步时序电路和异步时序电路比较，其差别在于后者（B）。
[A]没有触发器[B]没有一致的时钟脉冲控制[C]没有稳固状态[D]输出只与内部状态相关5、当用专用输出构造的PAL设计时序逻辑电路时，一定还要具备有（A）。
[A]触发器[B]晶体管[C] MOS 管[D]电容6、能将输出端直接相接达成线与的电路有（C）。
[A] TTL 与门[B]或门[C]三态门[D]三极管非门7、 TTL 与非门的剩余脚悬空等效于（A）。
[A] 1[B] 0[C] Vcc[D] Vee8、以下哪一条不是除去竟争冒险的举措（B）。
[A]接入滤波电路[B]利用触发器[C]加当选通脉冲[D]改正逻辑设计9、主从触发器的触发方式是（D）。
[A] CP=1[B] CP上涨沿[C] CP 降落沿[D]分两次办理10、组合型 PLA 是由（ A）组成。
[A]与门阵列和或门阵列[B]一个计数器[C]一个或阵列[D]一个存放器11、以下四个数中，最大的数是（B）。
[A] (AF) 16[B] (001010000010)8421BCD[C] (10100000) 2[D] (198) 1012、触发器有两个稳态，储存8 位二进制信息要（B）个触发器。
[A] 2[B] 8[C] 16[D] 3213、以下门电路属于双极型的是（A）。
数字电路试卷 答案
标准答案及评分标准课程名称：数字电路 适用专业（班级）：课程归属：理工学科部 是否可携带（填写计算器、词典等）：计算器 开卷、闭卷：闭卷 学科部主任：出卷人：―――――――――――――――――――――――――――――――――― 一．选择题（每小题2分，共20分）1．一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】 A ．4:6 B.1:10 C.4:10 D.2:42．若输入变量A 、B 全为1时，输出F=1，则其输入与输出的关系是 【 B 】 A.异或 B.同或 C.或非 D.与或3．在下列逻辑电路中，不是组合逻辑电路的是 【 D 】 A. 译码器 B. 加法器 C. 编码器 D.寄存器4．一个8选一的数据选择器，其地址输入（选择控制输入）端的个数是【 C 】A.4B.2C.3D.165．最小项ABCD 的逻辑相邻最小项是 【 A 】 A. ABCD B. ABCD C. ABCD D. ABCD6．同步计数器和异步计数器比较，同步计数器的最显著优点是 【 A 】 A .工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP 控制7．一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】 A ．4:6 B.1:10 C.4:10 D.2:48．组合逻辑电路通常由【 】组合而成。
【 B 】 A.触发器 B.门电路 C.计数器 D.锁存器9．8线—3线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其输出012Y Y Y ∙∙的值是 【 C 】 A.111 B.010 C.000 D.10110．逻辑表达式A +B C = 【 C 】 A.A+B B. A+C C.（A+B ）（A+C ） D.B+C二．填空题（每小题2分，共20分）1．555定时器构成的施密特触发器，若电源电压V CC ＝12V ，电压控制端经0.01µF 电容接地，则下触发电平U T –＝ 4 V 。
数字电路期末试卷(含答案哦)
《数字电路》试卷一、填空题（每空1分，共20分）1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于十进制数（ ）。
2.三态门电路的输出有高电平、低电平和（ ）3种状态。
3．TTL与非门多余的输入端应接（ ）。
4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。
5. 已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F ，该函数的反函数F =（ ）。
6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。
7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。
8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。
9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。
该ROM 有（ ）根地址线，有（ ）根数据读出线。
10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。
11.）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。
13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。
二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
）1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。
A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7）2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ••的值是（ ）。
数字电路逻辑设计试卷 (1)
《数字逻辑电路》习题及参考答案一、单项选择题1．下列四个数中最大的数是( B )A.(AF)16B.(001010000010)8421BCDC.(10100000)2D.(198)102．将代码(10000011)8421BCD 转换成二进制数为（ B ）A.(01000011)2B.(01010011)2C.(10000011)2D.(000100110001)23．N 个变量的逻辑函数应该有最小项（ C ）A.2n 个B.n2 个C.2n 个D. (2n-1)个4．下列关于异或运算的式子中，不正确的是( B )A.A A=0B. A A=0C.A 0=AD.A 1= A5．下图所示逻辑图输出为“1”时，输入变量（ C ）ABCD 取值组合为A．0000B．0101C．1110D．11116．下列各门电路中，( B )的输出端可直接相连，实现线与。
A.一般T TL 与非门B.集电极开路T TL 与非门C.一般C MOS 与非门D.一般T TL 或非门7．下列各触发器中，图( B )触发器的输入、输出信号波形图如下图所示。
A.2n-nB.2n-2nC.2nD.2n-1.n9．下列门电路属于双极型的是( A ) A.OC 门 B.PMOS C.NMOS D.CMOS 10．对于钟控 R S 触发器，若要求其输出“0”状态不变，则输入的 R S 信号应为( A ) A.RS=X0 B.RS=0X C.RS=X1 D.RS=1X 11．下列时序电路的状态图中，具有自启动功能的是( B )12．多谐振荡器与单稳态触发器的区别之一是( C ) A.前者有 2 个稳态，后者只有 1 个稳态 B.前者没有稳态，后者有 2 个稳态 C.前者没有稳态，后者只有 1 个稳态D.两者均只有 1 个稳态，但后者的稳态需要一定的外界信号维持 13．欲得到 D 触发器的功能，以下诸图中唯有图（ A ）是正确的。
14．时序逻辑电路的一般结构由组合电路与（ B ）组成。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
标准答案及评分标准
课程名称：数字电路 适用专业（班级）：
课程归属：理工学科部 是否可携带（填写计算器、词典等）：计算器 开卷、闭卷：闭卷 学科部主任：
出卷人：
―――――――――――――――――――――――――――――――――― 一．选择题（每小题2分，共20分）
1．一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】 A ．4:6 B.1:10 C.4:10 D.2:4
2．若输入变量A 、B 全为1时，输出F=1，则其输入与输出的关系是 【 B 】 A.异或 B.同或 C.或非 D.与或
3．在下列逻辑电路中，不是组合逻辑电路的是 【 D 】 A. 译码器 B. 加法器 C. 编码器 D.寄存器
4．一个8选一的数据选择器，其地址输入（选择控制输入）端的个数是
【 C 】
A.4
B.2
C.3
D.16
5．最小项ABCD 的逻辑相邻最小项是 【 A 】 A. ABCD B. ABCD C. ABCD D. ABCD
6．同步计数器和异步计数器比较，同步计数器的最显著优点是 【 A 】 A .工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP 控制
7．一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】 A ．4:6 B.1:10 C.4:10 D.2:4
8．组合逻辑电路通常由【 】组合而成。
【 B 】 A.触发器 B.门电路 C.计数器 D.锁存器
9．8线—3线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其输出0
12Y Y Y ••的值是 【 C 】 A.111 B.010 C.000 D.101
10．逻辑表达式A +B C = 【 C 】 A.A+B B. A+C C.（A+B ）（A+C ） D.B+C
二．填空题（每小题2分，共20分）
1．555定时器构成的施密特触发器，若电源电压V CC ＝12V ，电压控制端经0.01µF 电容接地，则下触发电平U T –＝ 4 V 。
2．对于JK 触发器，若K J =，则可完成 T 触发器的逻辑功能。
3. 555定时器构成的施密特触发器，若电源电压V CC ＝12V ，电压控制端经0.01µF 电容接地，
则上触发电平U T+
＝ 8 V 。
4．若ROM 具有10条地址线和8条数据线，则存储容量为 1K ×8 比特。
5．逐次逼近型A/D 的数码位数越少，时钟频率越 高 。
6．对于JK 触发器，若K J =，则可完成 D 触发器的逻辑功能。
7. 三态输出门三种状态：高电平、低电平、高阻态。
8. 当七段显示译码器的输出为低电平有效时，应选用共 阳 极数码管。
9. 在数字信号的作用下，三极管要在截止和饱和状态 之间转换。
10. D 触发器的特征方程为 Q n+1 =D 。
三．判断题(正确的在题后括号内打“√”，错的打“×”。
每小题2分，共10分)
【 √ 】1．数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【 × 】2．八路数据分配器的地址输入（选择控制）端有8个。
【 × 】3．D 触发器的特征方程Q n+1=D ，而与Q n
无关，所以，D 触发器不是时序电路。
【 √ 】4．组合电路没有记忆功能。
【 √ 】 5．CMOS 电路已超越TTL 成为统治地位的逻辑器件。
四．化简题（每小题5分，共20分）
1．用公式法化简：()()L
A B C A B C
解 ：L A B （5分） 2．用公式法化简： （5分） 解 ： 3．用卡诺图化简逻辑函数： 解：
10011111
111
1010
（3分）
（2分）
BCD C A AB L ++=C
A A
B +=BCD A ABCD
C A AB +++=BC
D C A AB L ++=D C B A D C B A D B A AD F +++=D B AD F +=
五．画图题(每小题10分，共20分)
1． 已知主从JK 触发器J 、K 的波形如图所示，画出输出Q 的波形图（设初始状态为0）。
12
3
5
4
6
CP J K
解：
J K Q 00保持不变10置1011
1
翻转
置0 （4分）
12
3
5
4
6
CP J K Q
（6分） 2．利用74160的异步清零功能设计七进制计数器，并画出状态图。
解：
（6分） （4分）
六．分析题(共15分)
1．分析如图所示由边沿JK 触发器组成的时序逻辑电路，写出电路的驱动方程、状态方程、输出方程，画出状态转换图，时序图。
解：
驱动方程：J1=K1=1
J2=K2=1
Q（2分）
状态方程：1
111111
n n n n
Q J Q K Q Q
+=+=
1
222221212
1
2
n n n n n n n n n
Q J Q K Q Q Q Q Q Q Q
+=+=+=（5分）
输出方程：
12
n n
Z Q Q
=（2分）
状态转换图：
00
11
10
01
12
Q Q
1
11
时序图：
CP
1
Q
2
Q
z
（6分）。