表三位二进制加法计数器状态表
计数器(Counter) 数电课件
2. N进制计数器的构成方法
Ⅰ. 用同步清零端或置数端归零构成N进制计数器
数器。 M通常又叫做计数器的容量，或计数器的计数长度。
3. 分类
Ⅰ. 计数器按计数进制可分为二进制计数器、十进制计数器和N进制计数器； Ⅱ. 按计数的增减趋势可分为加法计数器、减法计数器和可逆计数器；
Ⅲ. 按计数器中各触发器的状态翻转是否与计数脉冲同步分为同步计数器和异步计数器。
二、二进制计数器 1. 二进制同步计数器
CP0 CP
CP1 Q0n CP2 Q1n
CP3 Q0n
Q n 1 0
Q0n
Q n 1 1
Q3n Q1n
Q n 1 2
Q2n
Q n 1 3
Q2nQ1n
D触发器特性方程 ⑥. 驱动方程组
Qn1 D
D0 Q0n；
二进制同步减法计数器的级间连接规律 ①. 驱动方程组
T0 J0 K0 1；
T1 J1 K1 Q0n；
T2 J2 K2 Q1n Q0n；
L
L
Ti
Ji
Ki
Q Q n n i1 i2
L
Q1n Q0n
i 1
Q
n。
j
电工电子技术基础知识点详解3-1-1-二进制计数器
74LS197
CT/ LD CR
D3 D2 D1 D0
逻辑功能示意图
芯片内有一个二进制计数器和一个八进制计数器
CP下降沿( )触发器翻转
有置“0”端和置数端，低电平有效。
2. 同步二进制计数器
同步计数器：计数脉冲同时接到各位触发器，各位触发器状态的变 换与计数脉冲同步。
异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因 而工作速度较慢。
Q2
Q1
Q0
与关系
Q
J FF3
QJ
FF2
Q
J FF1
J
Q FF0
K
K
K
K
Q
Q
Q
Q
RD
CP
由主从型 JK 触发器组成的同步四位二进制加法计数器
计数脉冲同时加到各位触发器上，当每个到来后触发器状态是 否改变要看J、K的状态。
Q3
Q2
Q1
Q0 最低位触发器FF0每一个
与关系
脉冲就翻转一次；
Q
J FF3
K
JK触发器构成减法计数器
74LS197集成4位异步二进制加法计数器
U CC C R Q 3 D 3 D1 Q 1 C P0
Q3 Q2 Q1 Q0
14 13 12 11 10 9
8 74LS197
CP1
CP0 12 3 45 6
7
C T/ L D Q 2 D 2 D 0 Q 0 C P1 G N D
小结
2. 同步二进制计数器
74LS161型四位同步二进制计数器
(a) 外引线排列图； (b) 逻辑符号
表21.3.4 74LS161型同步二进制计数器的功能表
电工与电子技术习题参考答案第9章
第9章时序逻辑电路习题解答9.1 d R端和d S端的输入信号如题9.1图所示，设基本RS触发器的初始状态分别为1和0两种情况，试画出Q端的输出波形。
题9.1图解：9.2 同步RS触发器的CP、R、S端的状态波形如题9.2图所示。
设初始状态为0和1两种情况，试画出Q端的状态波形。
题9.2图解：9.3 设主从型JK触发器的初始状态为0，J、K、CP端的输入波形如题9.3图所示。
试画出Q端的输出波形（下降沿触发翻转）。
解：如题9.3图所示红色为其输出波形。
第9章时序逻辑电路225题9.3图9.4 设主从型JK触发器的初始状态为0，J、K、CP端输入波形如题9.4图所示。
试画出Q端的输出波形（下降沿触发翻转）。
如初始状态为1态，Q端的波形又如何？解：如题9.4图所示红色为其输出波形。
题9.4图9.5 设维持阻塞型D触发器的初始状态为0，D端和CP端的输入波形如题9.5图所示，试画出Q端的输出波形（上升沿触发翻转）。
如初始状态为1态，Q端的波形又如何？解：如题9.5图所示红色为其输出波形。
第9章时序逻辑电路226题9.5图9.6 根据CP时钟脉冲，画出题9.6图所示各触发器Q端的波形。
（1）设初始状态为0；（2）设初始状态为1。
（各输入端悬空时相当于“1”）题9.6图解：第9章时序逻辑电路2279.7 题9.7图所示的逻辑电路中，有J和K两个输入端，试分析其逻辑功能，并说明它是何种触发器。
题9.7图=⋅⋅⋅=⋅+⋅解：由图得D Q F J Q Q F J QJ K Q n D Q n+10 0 0 0 00 0 1 1 10 1 0 0 00 1 1 0 01 0 0 1 11 0 1 1 11 1 0 1 11 1 1 0 0此电路为D触发器和与非门组成的上升沿触发的JK触发器。
9.8 根据题9.8图所示的逻辑图和相应的CP、d R、D的波形，试画出Q1和Q2端的输出波形。
设初始状态Q1=Q2=0。
题9.8图解：第9章时序逻辑电路2289.9 试用4个D触发器组成一个四位右移移位寄存器。
数字电路实验报告-用D触发器设计三位二进制加法计数器
电学实验报告模板实验原理1．触发器的触发方式（1）电平触发方式电平触发方式的特点是：CP = 1时，输出与输入之间通道“透明”，输入信号的任何变化都能引起输出状态的变化。
当CP = 0时，输入信号被封锁，输出不受输入影响，保持不变。
（2）边沿触发方式边沿触发方式的特点是：仅在时钟CP信号的上升沿或下降沿才对输入信号响应。
触发器的次态仅取决于时钟CP信号的上升沿或下降沿到达时输入端的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出端状态没有影响。
2. 边沿触发器（1）边沿D触发器图1 上升沿触发D触发器图1所示为上升沿触发D触发器的逻辑符号。
上升沿触发D触发器的特性表如表1所示。
表1 上升沿D触发器特性表D触发器的特性方程为：Q^(n+1) = D1.同步触发器的异步置位复位端电平触发器和边沿触发器都在CP时钟信号的控制下工作，这种工作方式称之为“同步”。
也把这类触发器称为同步触发器，以区别于基本RS触发器。
在小规模集成电路芯片中，触发器既能同步工作，又兼有基本RS触发器的功能。
例如。
图2所示的触发器。
这是上升沿触发D触发器，其中，SD(-)和RD(-)是异步置位复位端。
只图2 带有异步置位复位端的D触发器要在SD(-)或RD(-)加入低电平，立即将触发器置“1”或置“0”，而不受时钟信号CP和输入信号D的控制。
只有当SD(-)或RD(-)均处于高电平时，触发器才正常执行上升沿触发D触发器的同步工作功能。
实验仪器实验内容及步骤1.测试双D触发器74LS74的逻辑功能（1）74LS74引脚图图3 74LS74引脚图图3所示为集成电路芯片74LS74的引脚图。
芯片包含两个带有异步置位复位端的上升沿D触发器。
（1）测试74LS74的逻辑功能图4 测试74LS74的逻辑功能实验电路按照图4连接电路。
D触发器的Q和Q(-)（芯片5和6号引脚）各接一个发光二极管用以观察触发器的输出逻辑电平。
按照上面测试74LS112的逻辑功能同样的方法和步骤，测试74LS74的逻辑功能，将实验数据记录在表2。
表三位二进制加法计数器状态表
计数器
• 2．十进制计数器
• 二进制计数不符合人们的日常习惯，在数字系统中，凡需直接观 察计数结果的地方，差不多都是用十进制数计数的。十进制计数器电 路有多种形式，下面介绍使用最多的8421BCD码十进制计数器。 图8-2-3(a)所示是四位同步十进制加法计数器，它是在四位同 步二进制加法计数器的基础上改进而来的。8421码与二进制比较， 来第十个脉冲时，不是由“1001”变为“1010”，而是应回到“00 00”。比较1010和0000可知，和没有变化，所以它们的驱动不变， 输入接线不变。但由1变为了0，也变为0，所以对FF1、FF3作如下 修改。
电机每转一周，光线透过圆盘上的小孔照射光电元件一次，光电元件 产生一个电脉冲。光电元件每秒发出的脉冲个数就是电机的转速。光电元 件产生的电脉冲信号较弱，且不够规则，必须放大、整形后，才能作为计 数器的计数脉冲。脉冲发生器产生一个脉冲宽度为1秒的矩形脉冲，去控 制门电路，让“门”打开1秒钟。在这1秒钟内，来自整形电路的脉冲可以经 过门电路进入计数器。根据转速范围，采用4位十进制计数器，计数器以8 421码输出，经过译码器后，再接数字显示器，显示电机转速。本任务中 数据存储和计数的问题就需要用时序逻辑电路的相关知识来解决。
上一页 下一页 返回
课题2
计数器
1．二进制加法计数器
(1)异步二进制加法计数器 所谓异步计数器是指计数脉冲并不引到所有触发器的时钟脉冲输入端， 有的触发器的时钟脉冲输入端是其他触发器的输出，因此，触发器不是 同时动作。 下图所示为三位二进制加法计数器的逻辑图。
计数器的原理
计数器的原理计数器是数字电路中广泛使用的逻辑部件，是时序逻辑电路中最重要的逻辑部件之一。
计数器除用于对输入脉冲的个数进行计数外，还可以用于分频、定时、产生节拍脉冲等。
计数器按计数脉冲的作用方式分类，有同步计数器和异步计数器；按功能分类，有加法计数器、减法计数器和既具有加法又有减法的可逆计数器；按计数进制的不同，又可分为二进制计数器、十进制计数器和任意进制计数器。
一、计数器的工作原理1、二进制计数器（1）异步二进制加法计数器图1所示为用JK触发器组成的4位异步二进制加法计数器逻辑图。
图中4个触发器F0~F3均处于计数工作状态。
计数脉冲从最低位触发器F0的CP端输入，每输入一个计数脉冲，F0的状态改变一次。
低位触发器的Q端与高位触发器的CP端相连。
每当低位触发器的状态由1变0时，即输出一负跳变脉冲时，高位触发器翻转。
各触发器置0端R D并联，作为清0端，清0后，使触发器初态为0000。
当第一个计数脉冲输入后，脉冲后沿使F0的Q0由0变1，F1、F2、F3均保持0态，计数器的状态为0001；当图1 4位异步二进制加法计数器第二个计数脉冲输入后，Q0由1变为0，但Q0的这个负跳变加至F1的CP端，使Q1由0变为1，而此时F3、F2仍保持0状态，计数器的状态为0010。
依此类推，对于F0来说，每来一个计数脉冲后沿，Q0的状态就改变，而对于F1、F2、F3来说，则要看前一位输出端Q是否从1跳到0，即后沿到来时，其输出端的状态才改变，否则Q1、Q2、Q3端的状态同前一个状态一样。
这样在第15个计数脉冲输入后，计数器的状态为1111，第16个计数脉冲输入，计数器恢复为0000。
由上述分析可知，一个4位二进制加法计数器有24=16种状态，每经过十六个计数脉冲，计数器的状态就循环一次。
通常把计数器的状态数称之为计数器的进制数（或称计数器的模），因此，4位二进制计数器也可称之为1位十六进制（模16）计数器。
表1所示为4位二进制加法计数器的状态表。
三位二进制加法计数器(精)
成绩评定表学生姓名班级学号专业自动化课程设计题目数字电子课程设计评语组长签字：成绩日期20 年月日课程设计任务书学院信息科学与工程学院专业自动化学生姓名班级学号课程设计题目 1.三位二进制加法计数器（无效态：001，110）2.序列信号发生器的设计（发生序列100101）3.100进制加法计数器设计实践教学要求与任务:数字电子部分1)采用multisim 仿真软件建立电路模型；2)对电路进行理论分析、计算；3)在multisim环境下分析仿真结果，给出仿真波形图。
工作计划与进度安排:第1天：1. 布置课程设计题目及任务。
2. 查找文献、资料，确立设计方案。
第2-3天：1. 安装multisim软件，熟悉multisim软件仿真环境。
2. 在multisim环境下建立电路模型，学会建立元件库。
第4天：1. 对设计电路进行理论分析、计算。
2. 在multisim环境下仿真电路功能，修改相应参数，分析结果的变化情况。
第5天：1. 课程设计结果验收。
2. 针对课程设计题目进行答辩。
3. 完成课程设计报告。
指导教师：201 年月日专业负责人：201 年月日学院教学副院长：201 年月日目录1 课程设计的目的与作用11.1设计目的及设计思想11.2设计的作用11.3 设计的任务12 所用multisim软件环境介绍13 三位二进制同步加法计数器设计33.1 基本原理33.2 设计过程34序列信号发生器的设计..64.1 基本原理64.2 设计过程66 100进制加法器计数器76.1 基本原理76.2 设计过程75 仿真结果分析85.1 三位二进制同步加法计数器仿真85.2 序列信号发生器（发生序列100101）的仿真116 设计总结和体会147 参考文献141 课程设计的目的与作用1.1设计目的及设计思想根据设计要求设计三位二进制加法计数器和序列信号发生器，加强对数字电子技术的理解,进一步巩固课堂上学到的理论知识。
计数器的原理
计数器的原理为0000。
当第一个计数脉冲输入后，脉冲后沿使F0的Q0由0变1，F1、F2、F3均保持0态，计数器的状态为0001；当图1 4位异步二进制加法计数器第二个计数脉冲输入后，Q0由1变为0，但Q0的这个负跳变加至F1的CP端，使Q1由0变为1，而此时F3、F2仍保持0状态，计数器的状态为0010。
依此类推，对于F0来说，每来一个计数脉冲后沿，Q0的状态就改变，而对于F1、F2、F3来说，则要看前一位输出端Q是否从1跳到0，即后沿到来时，其输出端的状态才改变，否则Q1、Q2、Q3端的状态同前一个状态一样。
这样在第15个计数脉冲输入后，计数器的状态为1111，第16个计数脉冲输入，计数器恢复为0000。
由上述分析可知，一个4位二进制加法计数器有24=16种状态，每经过十六个计数脉冲，计数器的状态就循环一次。
通常把计数器的状态数称之为计数器的进制数（或称计数器的模），因此，4位二进制计数器也可称之为1位十六进制（模16）计数器。
表1所示为4位二进制加法计数器的状态表。
计数脉冲和各触发器输出端的波形如图2所示。
图2直观地反映出最低位触发器Q0在CP 脉冲后沿触发，而各高位触发器又是在相邻低位触发器输出波形的后沿触发。
从图中还可以看出每经过一级触发器，脉冲波形的周期就增加1倍，即频率降低一半，则从Q0引出的脉冲对计数脉冲为两（21）分频，从Q1引出的脉冲对计数脉冲为四（22）分频，依此类推，从n位触发器输出端Q n引出的脉冲对计数脉冲为2n分频，因此，计数器可以用于分频电路。
对异步二进制加法计数器的特点归纳如下：1）计数器由若干个计数型触发器所组成，各触发器之间的连接方式取决于触发器的类型。
如由脉冲下降沿触发的触发器组成，则进位信号从Q端引出，如用脉冲上升沿触发的触发器构成计数器，则进位信号从Q端引出。
2）n个触发器具有2n个状态，其计数容量（即能记住的最大二进制数）为2n-1。
表1 4位异步二进制加法计数器状态表3）图1所示的二进制计数器的CP脉冲只加到最低位触发器，其他各位触发器则由相邻低位触发器的进位脉冲来触发，因此其状态的变换有先有后，是异步的，其计数的速度难以提高。
三位二进制同步加法计数器的设计
1 三位二进制同步加法计数器的设计（000，111）1.1课程设计的目的：1、了解同步加法计数器工作原理和逻辑功能。
2、掌握计数器电路的分析，设计方法及应用。
3、学会正确使用JK 触发器。
1.2设计的总体框图：C图1.1六进制加法器1.3设计过程：1 状态图：图1.2六进制加法状态图2 时序图：CP : Q 2:Q1:Q 0: Y :图1.3六进制加法的波形图3选择的触发器名称:选用三个CP 下降沿触发的边沿JK 触发器74LS112 输出方程:图1.4输出Y 的卡诺图Y=Q 2n Q 1n4图1.5六进制同步加法计数器的次态卡诺图5各个触发器次态的卡诺图Q1 n Q0n Q 2n00 01 11 10 0 1图1.6Q 2n+1的卡诺图Q 1n Q 0n Q 2n00 01 11 10 0 1图1.7 Q 1n+1的卡诺图Q1n Q 0n Q 2n00 01 11 10 0 16由卡诺图得出状态方程为：Q 2n+1=Q 1n Q 2n + Q 1n Q 0n Q 2nQ 1n+1=Q 0n Q 1n + Q 2n Q 0n Q 1nQ 0n+1=Q 0n(1) 驱动方程：2J = Q 1n Q 0n 1J = Q 0n 0J =12K = Q 1n 1K = Q 2n Q 0n 0K =17.检查能否自启动：/0 /1111 000 001 (有效状态)图1.8检测能否自启动1.4设计的逻辑电路图：图1.9六进制加法计数器的电路图1.5设计的电路原理图：图1.10六进制加法计数器的原理图1.6实验仪器：(1)数字原理实验系统一台(2)集成电路芯片：74LS08一片74LS00一片74LS112三片1.7实验结论：经过实验可知，满足时序图的变化，且可以进行自启动。
实验过程中很顺利，没有出现问题。
0/02 串行序列信号检测器的设计（检测序列0111）2.1课程设计的目的：1、了解串行序列信号检测器的工作原理和逻辑功能2、掌握串行序列信号检测器电路的分析，设计方法及应用。
计数器的原理
计数器的原理计数器是数字电路中广泛使用的逻辑部件，是时序逻辑电路中最重要的逻辑部件之一。
计数器除用于对输入脉冲的个数进行计数外，还可以用于分频、定时、产生节拍脉冲等。
计数器按计数脉冲的作用方式分类，有同步计数器和异步计数器；按功能分类，有加法计数器、减法计数器和既具有加法又有减法的可逆计数器；按计数进制的不同，又可分为二进制计数器、十进制计数器和任意进制计数器。
一、计数器的工作原理1、二进制计数器（1）异步二进制加法计数器图1所示为用JK触发器组成的4位异步二进制加法计数器逻辑图。
图中4个触发器F0~F3均处于计数工作状态。
计数脉冲从最低位触发器F0的CP端输入，每输入一个计数脉冲，F0的状态改变一次。
低位触发器的Q端与高位触发器的CP端相连。
每当低位触发器的状态由1变0时，即输出一负跳变脉冲时，高位触发器翻转。
各触发器置0端R D并联，作为清0端，清0后，使触发器初态为0000。
当第一个计数脉冲输入后，脉冲后沿使F0的Q0由0变1，F1、F2、F3均保持0态，计数器的状态为0001；当图1 4位异步二进制加法计数器第二个计数脉冲输入后，Q0由1变为0，但Q0的这个负跳变加至F1的CP端，使Q1由0变为1，而此时F3、F2仍保持0状态，计数器的状态为0010。
依此类推，对于F0来说，每来一个计数脉冲后沿，Q0的状态就改变，而对于F1、F2、F3来说，则要看前一位输出端Q 是否从1跳到0，即后沿到来时，其输出端的状态才改变，否则Q1、Q2、Q3端的状态同前一个状态一样。
这样在第15个计数脉冲输入后，计数器的状态为1111，第16个计数脉冲输入，计数器恢复为0000。
由上述分析可知，一个4位二进制加法计数器有24=16种状态，每经过十六个计数脉冲，计数器的状态就循环一次。
通常把计数器的状态数称之为计数器的进制数（或称计数器的模），因此，4位二进制计数器也可称之为1位十六进制（模16）计数器。
表1所示为4位二进制加法计数器的状态表。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课题1 寄存器
了解寄存器的功能、基本构成和常见类型。 了解典型集成移位寄存器的应用。
上一页 下一页 返回
课题1 寄存器
• 一、认识“寄存器”家族
•
能够暂存数码（或指令代码）的数字部件称为寄存器。寄
存器根据功能可分为数码寄存器和移位寄存器两大类。
• 1. 数码寄存器
•
具有接收数码和清除原有数码功能的寄存器称为数码寄存
器。下图所示为由D触发器组成的4位数码寄存器。在存数指令
（CP脉冲上升沿）的作用下，可将预先加在各D触发器输入端
的数码，存入相应的触发器中，并可从各触发器的Q端同时输
出，所以称其为并行输入、并行输出的寄存器。
上一页 下一页 返回
课题1 寄存器
图 4位数码寄存器
上一页 下一页 返回
课题1 寄存器
数码寄存器的特点是
上一页 下一页 返回
课题1 寄存器
表 74LS194功能表
CR
输入变量
输出变量
CR
M1 M0 CP DSL DS D0 D1 D2 D3 Q0 Q1 Q2 Q3
R
0 × × × × × ×× × × 0 0 0 0
说明 置0
1 × × 0 × × ×× × ×
保持
1 1 1 ↑ × × d0 d1 d2 d3 d0 d1 d2 d3 并行置数 1 0 1 ↑ × 1 × × × × 1 Q0 Q1 Q2 右移输入1 1 0 1 ↑ × 0 × × × × 0 Q0 Q1 Q2 右移输入0 1 1 0 ↑ 1 × × × × × Q1 Q2 Q3 1 左移输入1 1 1 0 ↑ 0 × × × × × Q1 Q2 Q3 0 左移输入0
上一页 下一页 返回
Q
课题1 寄存器
2．移位寄存器
电子计算机在进行算术运算和逻辑运算时，常需将某些数 码向左或向右移位，这种具有存放数码和使数码具有左右移位功 能的电路称为移位寄存器。移位寄存器分为单向移位寄存器和双 向移位寄存器。
（1）单向移位寄存器
由D触发器构成的4位右移寄存器如下图所示。CR为异步清 零端。左边触发器的输出接至相邻右边触发器的输入端D，输入数 据由最左边触发器FF0的输入端D0接入。
上一页 下一页 返回
课题1 寄存器
表 右向移位寄存器的状态表
移位脉冲 CP 0 1 2 3 4
输入数据
1 0 1 1
移位寄存器中的数码
Q0
Q1
Q2Q30Fra bibliotek00
0
1
0
0
0
0
1
0
0
1
0
1
0
1
1
0
1
上一页 下一页 返回
S
课题1 寄存器
从表中可以看出，当过来四个位移脉冲CP后，数码1011就由端 Q3Q2Q1Q0并行输出，如果想得到串行输出信号，则只需要再输入 4个脉冲，这时1011便由Q3端一次输出。
，即将
FFn-1
的输出
Qn-1
接到
FF0
的输入
端 D0。
工作原理：根据起始状态设置的不同，在输入计数脉冲 CP 的作
用下，环形计数器的有效状态可以循环移位一个 1，也可以循环移位
一个 0。即当连续输入 CP 脉冲时，环形计数器中各个触发器的 Q 端
（1）在存入新数码时能将寄存器中的原始数码自动清除，即只需 要输入一个接收脉冲，就可将数码存入寄存器中——单拍接收方式 的寄存器。 （2）在接收数码时，各位数码同时输入，而各位输出的数码也同 时取出，即并行输入、并行输出的寄存器。 （3）在寄存数据之前，应在RD端输入负脉冲清零，使各触发器均 清零。
图 D触发器组成的4位右移寄存器
上一页 下一页 返回
课题1 寄存器
（2）双向移位寄存器 若将右移移位寄存器和左移移位寄存器组合在一起，在控制电
路的控制下，就构成双向移位寄存器。 图 8-1-3 所示为 4 位双向移位寄存器 74LS194 的逻辑符号及外
引线功能图。图中 CR 为置零端，D3 ～ D0 为并行数码输入端，Q3 ～ Q0 为并行数码输出端；DSR 为右移串行数码输入端，DSL 为左移串 行数码输入端； M1 和 M0 为工作方式控制端。74LS194 的功能如表 8-1-2 所示。
任务导入
电机每转一周，光线透过圆盘上的小孔照射光电元件一次，光电元件 产生一个电脉冲。光电元件每秒发出的脉冲个数就是电机的转速。光电元 件产生的电脉冲信号较弱，且不够规则，必须放大、整形后，才能作为计 数器的计数脉冲。脉冲发生器产生一个脉冲宽度为1秒的矩形脉冲，去控 制门电路，让“门”打开1秒钟。在这1秒钟内，来自整形电路的脉冲可以经 过门电路进入计数器。根据转速范围，采用4位十进制计数器，计数器以8 421码输出，经过译码器后，再接数字显示器，显示电机转速。本任务中 数据存储和计数的问题就需要用时序逻辑电路的相关知识来解决。
上一页 下一页 返回
课题1 寄存器
图 74LS194的逻辑功能示意图
上一页 下一页 返回
课题1 寄存器
二、集成移位寄存器的应用
1．环形计数器
环形计数器是将单向移位寄存器的串行输入端和串行输出端相连， 构成一个闭合的环。
环形计数器逻辑图
上一页 下一页 返回
Q
课题1 寄存器
结构特点： D0
Qn n 1
电子技术基础与技能
模块8 时序逻辑电路
下一页
目录
• 课题1 寄存器 • 课题2 计数器
上一页 下一页 返回
任务导入
在许多场合需要测量旋转部件的转速，如电机转速、机动车车速 等，转速多以十进制数制显示。下图所示是测量电动机转速的数字转 速测量系统示意图。
图 数字转速测量系统示意图
上一页 下一页 返回
1 0 0 × × × ×× × ×
保持
上一页 下一页 返回
课题1 寄存器
功能说明
（1）置 0 功能。 CR =0 时，寄存器置 0。 Q3 ～ Q0 均为 0 状态。 （2）保持功能。CR =1 且 CP=0；或 CR =1 且 M1M0=00 时，寄存器保 持原态不变。 （3）并行置数功能。CR =1 且 M1M0=11 时，在 CP 上升沿作用下，D3 ～ D0 端输入的数码 d3～d0 并行送入寄存器，是同步并行置数。 （4）右移串行送数功能。 CR =1 且 M1M0=01 时，在 CP 上升沿作用 下，执行右移功能，DSR 端输入的数码依次送入寄存器。 （5）左移串行送数功能。 CR =1 且 M1M0=10 时，在 CP 上升沿作用 下，执行左移功能，DSL 端输入的数码依次送入寄存器。