电路综合设计实验-设计实验2-实验报告
模电综合设计实训报告

模电综合设计实训报告一、实验目的本次实验旨在通过模拟电路的设计和实现,加深对模拟电路原理的理解,并掌握相关的设计方法和技巧。
具体目标如下:1. 了解模拟电路的基本概念和常用器件的特性;2. 掌握模拟电路的基本设计方法和步骤;3. 进一步了解运放的工作原理和相关应用;4. 实践并巩固模拟电路的设计和调试能力。
二、实验设备本次实验所用的器件和设备有:1. 电源供应器2. 可变电阻器3. 电容器4. 电感器5. 非线性电阻器6. 示波器7. 麦克风8. 背光液晶显示器三、实验内容及步骤本实验主要分为三个部分:集成运放的基本特性测试、信号处理电路(语音放大电路)设计和实现、以及显示电路设计和实现。
1. 集成运放的基本特性测试首先进行了对集成运放的基本特性进行测试。
通过分别连接电源和示波器,验证了运放的放大倍数、输入电阻、输入偏置电流等性能参数。
实验结果表明运放的性能参数较为理想,符合设计需求。
2. 信号处理电路(语音放大电路)设计和实现在此部分,我们需要设计一个能够将麦克风输入的语音信号放大的电路。
首先进行了信号处理电路的设计,确定了运放的增益、电容和电阻等参数。
然后进行了电路的实现,连接了麦克风、运放等器件,并使用示波器对输出信号进行检测。
经过调试和优化,成功实现了对输入语音信号的放大。
3. 显示电路设计和实现最后一部分是设计一个显示电路,可以将放大后的信号通过背光液晶显示器进行显示。
我们根据液晶显示器的特性和需求,选择了适当的电阻和电容值,成功地将放大的信号传递到了显示器上,并完成了整体的电路设计。
四、实验结果与分析经过实验,我们成功地完成了模拟电路的综合设计实训任务。
基于对模拟电路原理和器件特性的理解,我们完成了集成运放的基本特性测试、语音放大电路的设计和实现,以及显示电路的设计和实现。
通过实验,我们进一步加深了对模拟电路设计方法和步骤的理解,并掌握了一些相关的设计技巧。
此外,我们还学会了使用示波器等仪器进行电路参数测量和信号观测。
最新电路综合设计实验_设计实验3_实验报告

最新电路综合设计实验_设计实验3_实验报告实验目的:1. 掌握电路综合设计的基本方法和步骤。
2. 熟悉电路仿真软件的使用,提高电路设计能力。
3. 分析和解决电路设计中遇到的问题,提高问题解决能力。
实验原理:本次实验主要围绕数字电路和模拟电路的设计与仿真。
数字电路部分将设计一个简单的组合逻辑电路,模拟电路部分则设计一个基本的放大电路。
通过电路仿真软件,如Multisim或Proteus,对设计的电路进行仿真测试,验证电路设计的正确性和功能实现。
实验设备与材料:1. 计算机一台,安装有电路仿真软件。
2. 电路设计原理图。
3. 必要的电路元件库。
实验步骤:1. 设计数字电路部分:根据设计要求,绘制组合逻辑电路的原理图,包括但不限于加法器、译码器等。
2. 设计模拟电路部分:绘制基本的放大电路原理图,包括运算放大器、电阻、电容等元件。
3. 将设计好的电路导入仿真软件中,进行电路仿真。
4. 调整电路参数,观察电路的输入输出波形,确保电路按照设计要求正常工作。
5. 记录仿真结果,并对结果进行分析,提出可能的改进措施。
实验结果与分析:1. 数字电路部分:展示设计的组合逻辑电路的仿真波形图,并分析其功能是否符合设计要求。
2. 模拟电路部分:展示放大电路的输入输出波形,分析放大倍数、频率响应等参数是否达到预期目标。
3. 根据实验结果,讨论电路设计中遇到的问题及其解决方案。
实验结论:总结本次电路综合设计实验的主要收获,包括电路设计的方法、仿真软件的使用技巧、问题分析与解决能力的提升等。
同时,指出实验中存在的不足和未来的改进方向。
注意事项:1. 在电路设计过程中,注意元件参数的选择,避免设计错误。
2. 在仿真测试中,应仔细观察波形图,确保电路工作稳定。
3. 实验报告中应详细记录实验过程和结果,便于他人理解和复现实验。
组合逻辑电路的设计实验报告

竭诚为您提供优质文档/双击可除组合逻辑电路的设计实验报告篇一:数电实验报告实验二组合逻辑电路的设计实验二组合逻辑电路的设计一、实验目的1.掌握组合逻辑电路的设计方法及功能测试方法。
2.熟悉组合电路的特点。
二、实验仪器及材料a)TDs-4数电实验箱、双踪示波器、数字万用表。
b)参考元件:74Ls86、74Ls00。
三、预习要求及思考题1.预习要求:1)所用中规模集成组件的功能、外部引线排列及使用方法。
2)组合逻辑电路的功能特点和结构特点.3)中规模集成组件一般分析及设计方法.4)用multisim软件对实验进行仿真并分析实验是否成功。
2.思考题在进行组合逻辑电路设计时,什么是最佳设计方案?四、实验原理1.本实验所用到的集成电路的引脚功能图见附录2.用集成电路进行组合逻辑电路设计的一般步骤是:1)根据设计要求,定义输入逻辑变量和输出逻辑变量,然后列出真值表;2)利用卡络图或公式法得出最简逻辑表达式,并根据设计要求所指定的门电路或选定的门电路,将最简逻辑表达式变换为与所指定门电路相应的形式;3)画出逻辑图;4)用逻辑门或组件构成实际电路,最后测试验证其逻辑功能。
五、实验内容1.用四2输入异或门(74Ls86)和四2输入与非门(74Ls00)设计一个一位全加器。
1)列出真值表,如下表2-1。
其中Ai、bi、ci分别为一个加数、另一个加数、低位向本位的进位;si、ci+1分别为本位和、本位向高位的进位。
2)由表2-1全加器真值表写出函数表达式。
3)将上面两逻辑表达式转换为能用四2输入异或门(74Ls86)和四2输入与非门(74Ls00)实现的表达式。
4)画出逻辑电路图如图2-1,并在图中标明芯片引脚号。
按图选择需要的集成块及门电路连线,将Ai、bi、ci接逻辑开关,输出si、ci+1接发光二极管。
改变输入信号的状态验证真值表。
2.在一个射击游戏中,每人可打三枪,一枪打鸟(A),一枪打鸡(b),一枪打兔子(c)。
二分频电路实验报告参考模板

实验二⒈原理图输入设计分频电路一、实验目的:用D触发器设计一个2分频电路在此基础上,设计一个4分频和8分频电路。
二、原理说明:用D触发器设计一个2分频电路,封装元件,串联元件可生成4分频和8分频电路。
三、实验内容:用D触发器设计一个2分频电路,并做波形仿真,在此基础上,设计一个4分频和8分频电路,做波形仿真。
四、实验环境:计算机、Quartus II 软件。
五、实验流程:用D触发器设计一个2分频电路,并做波形仿真,在此基础上,设计一个4分频和8分频电路,做波形仿真。
六、实验步骤:1.用D触发器设计一个2分频电路,封装元件,并做波形仿真。
(1)2分频电路原理图:图1.1 2分频电路原理图(2)综合报告:图1.2 综合报告(3)功能仿真波形图:图1.3功能仿真波形图:时序仿真波形图:图1.4时序仿真波形图(4)时序仿真的延时、最大工作频率、建立时间和保持时间的情况:图1.5 时钟至输出延时图1.6 最大工作频率(5)封装元件:图1.6 元件封装图2. 利用2分频电路元件设计4分频电路,并做波形仿真。
(1)4分频电路原理图:图2.1 4分频电路原理图(2)综合报告:图2.2 综合报告(3)功能仿真波形图:图2.3 功能仿真波形图时序仿真波形图:图2.4时序仿真波形图(4)时序仿真的延时、最大工作频率、建立时间和保持时间的情况:图2.5最大工作频率图2.6时钟至输出延时3. 利用2分频电路元件设计8分频电路,并做波形仿真。
(1)8分频电路原理图:图3.1 8分频电路原理图(2)综合报告:图3.2 综合报告(3)功能仿真波形图:图3.3功能仿真波形图时序仿真波形图:图3.4时序仿真波形图(4)时序仿真的延时、最大工作频率、建立时间和保持时间的情况:图3.5 最大工作频率图 3.6时钟至输出延时2.原理图输入设计简单数字钟电路一、实验目的:设计一个能计时(12小时)、计分(60分)和计秒(60秒)的简单数字钟电路。
实验二 组合逻辑电路设计

实验五组合逻辑电路设计(此项实验为设计性实验)设计性综合实验要求:1.根据设计任务要求,从单元电路的设计开始选择设计方案。
根据设计要求和已知条件,计算出元件参数,并选择合适的元件,最后画出总电路图。
2.通过安装调试,实现设计中要求的全部功能。
3.写出完整的设计性综合实验报告,包括调试中出现异常现象的分析和讨论。
一、实验目的1. 掌握组合逻辑电路的设计方法。
2. 能够熟练的、合理的选用集成电路器件。
3.提高电路布局、布线及检查和排除故障的能力。
4.培养书写设计性综合实验报告的能力。
二、设计任务与要求1.设计一个一位半加器和全加器。
2.设计一个对两个两位无符号的二进制数M、N比较大小的电路(只要求设计出M>N的电路)。
3.对所设计电路进行连接、验证,并写出结果。
三、实验原理及参考电路组合逻辑电路是最常见的逻辑电路,其特点是在任何时刻电路的输出信号仅取决于该时刻的输入信号,而与信号作用前电路原来所处的状态无关。
组合逻辑电路设计的一般步骤如图5-1所示。
图5-1 组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量,并列出真值表,然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式,并按实际选用逻辑门的类型修改逻辑表达式。
根据简化后的逻辑表达式,画出逻辑图,用标准器件构成逻辑电路。
最后用实验来验证设计的正确性。
- 19 -1.组合逻辑电路的设计过程用“与非”门设计一个表决电路。
当四个输入端中有三个或四个为“1”时,输出端才为“1”。
设计步骤:a.根据题意列出真值表如表5-1所示,再填入卡诺图表5-2中。
b.由卡诺图得出逻辑表达式,并简化成“与非”的形式Y=ABC+BCD+ACD+ABD=)′)′()′()′()′((ABCACDBCDABCc.根据逻辑表达式画出用“与非门”构成的逻辑电路如图5-2所示。
表5-1表5-2d.用实验验证逻辑功能在实验装置适当位置选定三个14P插座,按照集成块定位标记插好所选集成块。
数电实验报告实验二利用MSI设计组合逻辑电路

数电实验报告实验二利用MSI设计组合逻辑电路一、实验目的1. 学习MSI(Medium Scale Integration,即中规模集成电路)的基本概念和应用。
2.掌握使用MSI设计和实现组合逻辑电路的方法。
3.了解MSI的类型、特点及其在实际电路设计中的作用。
二、实验设备与器件1.实验设备:示波器、信号发生器、万用表。
2.实验器件:组合逻辑集成电路74LS151三、实验原理1.MSI的概念MSI是Medium Scale Integration的简称,指的是中规模集成电路。
MSI由几十个至几千个门电路组成,功能比SSI(Small Scale Integration,即小规模集成电路)更为复杂,但比LSI(Large Scale Integration,即大规模集成电路)简单。
2.74LS151介绍74LS151是一种常用的组合逻辑集成电路之一,具有8个输入端和1个输出端。
其功能是从八个输入信号中选择一个作为输出。
利用该器件可以轻松实现数据选择器、多路选择器等功能。
四、实验内容本实验的任务是利用74LS151设计一个简单的多路选择器电路。
具体实验步骤如下:1.将74LS151插入实验板中,注意引脚的正确连接。
2.将信号发生器的输出接入到74LS151的A、B、C三个输入端中,分别作为输入0、输入1、输入2、将示波器的探头分别接到74LS151的输出端Y,记录下不同输入情况下Y的输出情况。
3.分别将信号发生器的输出接入74LS151的D0、D1、D2、D3、D4、D5、D6、D7八个输入端,接通电源,记录下不同输入情况下Y的输出情况。
4.通过以上实验数据,绘制74LS151的真值表。
五、实验结果与数据处理根据实验步骤所述,我们完成了实验,并得到了以下数据:输入0:0000001111001111输入1:1111110010100101输入2:1010101001010101根据这些数据,我们可以绘制74LS151的真值表如下:输入0,输入1,输入2,输出Y--------,--------,--------,--------0,0,0,00,0,1,10,1,0,00,1,1,11,0,0,11,0,1,01,1,0,11,1,1,1六、实验总结通过本次实验,我们学习了MSI的基本概念和应用,初步掌握了使用MSI设计和实现组合逻辑电路的方法。
实验二 组合逻辑电路实验报告

天水师范学院TIANSHUI NORMAL UNIVERSITY《数字电路综合设计》实验报告名称:数字电路综合设计学院:电子信息与电气工程学院专业:电气工程及其自动化班级:17电气一班姓名:学号:天水师范学院电子信息与电气工程学院班级 17级电气(1)班姓名学号 201710901 实验名称:组合逻辑电路实验分析与设计实验目的:1、掌握组合逻辑电路的分析方法与测试方法。
2、能用指定芯片完成组合逻辑电路的设计。
3、用实验验证所设计的逻辑电路的逻辑功能。
4、熟悉各种集成门电路及正确使用集成门电路。
实验仪器、材料及软件:74LS00芯片、实验箱天水师范学院电子信息与电气工程学院实验报告班级 17级电气(1)班姓名学号 201710901 实验原理:1、组合电路是最常见的逻辑电路,可以用一些常用的门电路来组合成具有其它功能的门电路。
2、合电路的分析是根据所给的逻辑电路,写出其输入与输出之间的数表达式或真值表,从而确定该电路的逻辑功能。
3、组合电路设计过程是在理想情况下进行的,即假设一切器件均没有延迉效应,但实际上并非如此,信号通过任何导线或器件都需要一断响应时间,由于制造工艺上的原因,各器件延迟时间的离散性很大,这就有可能在一个组合电路中,在输入信号发生变化时,有可能产生错误的输出。
这种输出出现瞬时错误的现象称为组合电路的冒险现象(简称险象)。
天水师范学院电子信息与电气工程学院实验报告班级 17级电气(1)班姓名学号 201710901 实验内容及步骤:1、分析、测试用与非门74LS00组成的半加器的逻辑功能图3-1由与非门组成的半加器电路(1) 写出图3-1的逻辑表达式(2) 根据表达式列出真值表(3) 根据图3-1,A、B两输入接至逻辑开关的输出插口。
S、C分别接至逻辑电平显示输入插口。
按下表的要求进行逻辑状态的测试,并将结果填入表中,同时与上面真值表进行比较,两者是否一致。
2、分析、测试用异或门74LS86和与非门74LS00组成的半加器逻辑电路。
组合电路综合实验报告

一、实验目的1. 掌握组合逻辑电路的基本原理和设计方法。
2. 学会使用常用逻辑门电路(如与门、或门、非门、异或门等)设计简单的组合逻辑电路。
3. 提高实验操作技能,加深对数字电路理论知识的理解。
二、实验原理组合逻辑电路是由逻辑门电路组成的,其输出仅与当前输入有关,而与电路历史状态无关。
常见的组合逻辑电路有半加器、全加器、编码器、译码器、多路选择器等。
三、实验器材1. 74LS00、74LS20、74LS138、74LS151等逻辑门电路芯片2. 电阻、电容、导线等实验器材3. 数字逻辑实验箱四、实验内容1. 半加器电路设计(1)设计要求:使用与非门实现半加器电路。
(2)设计步骤:a. 根据半加器的逻辑功能,列出真值表。
b. 由真值表写出逻辑表达式。
c. 根据逻辑表达式,设计电路图。
d. 搭建电路,并进行测试。
2. 全加器电路设计(1)设计要求:使用与非门实现全加器电路。
(2)设计步骤:a. 根据全加器的逻辑功能,列出真值表。
b. 由真值表写出逻辑表达式。
c. 根据逻辑表达式,设计电路图。
d. 搭建电路,并进行测试。
3. 编码器电路设计(1)设计要求:使用与非门实现4-2编码器电路。
(2)设计步骤:a. 根据编码器的逻辑功能,列出真值表。
b. 由真值表写出逻辑表达式。
c. 根据逻辑表达式,设计电路图。
d. 搭建电路,并进行测试。
4. 译码器电路设计(1)设计要求:使用与非门实现2-4译码器电路。
(2)设计步骤:a. 根据译码器的逻辑功能,列出真值表。
b. 由真值表写出逻辑表达式。
c. 根据逻辑表达式,设计电路图。
d. 搭建电路,并进行测试。
5. 多路选择器电路设计(1)设计要求:使用与非门实现2-1多路选择器电路。
(2)设计步骤:a. 根据多路选择器的逻辑功能,列出真值表。
b. 由真值表写出逻辑表达式。
c. 根据逻辑表达式,设计电路图。
d. 搭建电路,并进行测试。
五、实验结果与分析1. 实验过程中,根据设计要求,成功搭建了半加器、全加器、编码器、译码器、多路选择器等组合逻辑电路。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
设计实验2:多功能函数信号发生器一、摘要任意波形发生器是不断发展的数字信号处理技术和大规模集成电路工艺孕育出来的一种新型测量仪器,能够满足人们对各种复杂信号或特殊信号的需求,代表了信号源的发展方向。
可编程门阵列(FPGA)具有高集成度、高速度、可重构等特性。
使用FPGA来开发数字电路,可以大大缩短设计时间,减小印制电路板的面积,提高系统的可靠性和灵活性。
此次实验我们采用DE0-CV开发板,实现函数信号发生器,根据按键选择生产正弦波信号、方波信号、三角信号。
频率范围为10KHz~300KHz,频率稳定度≤10-4,频率最小不进10kHz。
提供DAC0832,LM358。
二、正文1.方案论证基于实验要求,我们选择了老师提供的数模转换芯片DAC0832,运算放大器LM358以及DE0-CV开发板来实现函数信号发生器。
DAC0832是基于先进CMOS/Si-Cr技术的八位乘法数模转换器,它被设计用来与8080,8048,8085,Z80和其他的主流的微处理器进行直接交互。
一个沉积硅铬R-2R 电阻梯形网络将参考电流进行分流同时为这个电路提供一个非常完美的温度期望的跟踪特性(0.05%的全温度范围过温最大线性误差)。
该电路使用互补金属氧化物半导体电流开关和控制逻辑来实现低功率消耗和较低的输出泄露电流误差。
在一些特殊的电路系统中,一般会使用晶体管晶体管逻辑电路(TTL)提高逻辑输入电压电平的兼容性。
另外,双缓冲区的存在允许这些DAC数模转换器在保持一下个数字词的同时输出一个与当时的数字词对应的电压。
DAC0830系列数模转换器是八位可兼容微处理器为核心的DAC数模转换器大家族的一员。
LM358是双运算放大器。
内部包括有两个独立的、高增益、内部频率补偿的双运算放大器,适合于电源电压范围很宽的单电源使用,也适用于双电源工作模式,在推荐的工作条件下,电源电流与电源电压无关。
它的使用范围包括传感放大器、直流增益模块和其他所有可用单电源供电的使用运算放大器的场合。
LM358的封装形式有塑封8引线双列直插式和贴片式。
本次实验选用的FPGA是Altera公司Cyclone系列FPGA芯片。
Cyclone V系列器件延续了前几代Cyclone系列器件的成功,提供针对低成本应用的用户定制FPGA特性,支持常见的各种外部存储器接口和I/O协议,并且含有丰富的存储器和嵌入式乘法器,这些内嵌的存储器使我们在设计硬件电路时省去了外部存储器,节省了资源,而其硬件乘法器资源则非常适合用来实现高速DDS调制器。
另外,Cyclone V系列器件使用极低的1.2V内核电压,大大降低了芯片的功耗。
在本文的设计中,FPGA对内主要实现DDS的功能,对外主要为外围器件提供控制信号和数据总线接口。
除了上述元器件以及相对应的软件的使用,我们要对经过DAC0832数模转换器输出的波形进行放大之后再进行低通滤波,以避免外界环境的干扰和系统内部元器件在工作时产生的噪声。
2.理论分析与计算DDS原理:①DDS原理的背景1973年,J.Tiemey和C.M.Tader等人在《A Digital Frequency Synthesizer》一文中首次提出了DDS的概念,但限于当时的技术条件,DDS并没有引起人们的足够重视。
上世纪90年代以来,随着数字集成电路和微电子技术的发展,DDS技术的优越性才日益体现出来。
②DDS的基本结构DDS与大多数的数字信号处理技术一样,它的基础仍然是奈圭斯特采样定理。
奈圭斯特采样定理是任何模拟信号进行数字化处理的基础,它描述的是一个带限的模拟信号经抽样变成离散值后可不可以由这些离散值恢复原始模拟信号的问题。
奈圭斯特采样定理告诉我们,当抽样频率大于或者等于模拟信号最高频率的两倍时,可以由抽样得到的离散信号无失真地恢复出原始模拟信号。
只不过在DDS技术中,这个过程被颠倒过来了。
DDS不是对模拟信号进行抽样,而是一个假定抽样过程已经发生且抽样值已经量化完成,如何通过某种方法把已经量化的数值重建原始信号的问题。
DDS电路一般由参考时钟、相位累加器、波形存储器、D/A转换器(DAC)和低通滤波器(LPF)组成。
其结构框图如下图所示:of为参考时钟频率,K为频率控制字,N为相位累加器位数,A为波形存储器其中,c位数,D为波形存储器的数据位字长和D/A转换器位数。
DDS系统中的参考时钟通常由一个高稳定度的晶体振荡器来产生,用来作为整个系统各个组成部分的同步时钟。
频率控制字(Frequency Control Word,FCW)实际上是二进制编码的相位增量值,它作为相位累加器的输入累加值。
相位累加器由加法器和寄存器级联构成,它将寄存器的输出反馈到加法器的输入端实现累加的功能。
在每一个时钟脉冲,相位累加器把频率字累加一次,累加器的输出相应增加一个步长的相位增量,由此可以看出,相位累加器的输出数据实质上是以为步长的线性递增序列(在相位累加器产生溢出以前),它反映了合成信号的相位信息。
相位累加器的输出与波形存储器的地址线相连,相当于对波形存储器进行查表,这样就可以把存储在波形存储器中的信号抽样值(二进制编码值)查出。
在系统时钟脉冲的作用下,相位累加器不停的累加,即不停的查表。
波形存储器的输出数据送到D/A转换器,D/A转换器将数字量形式的波形幅度值转换成所要求合成频率的模拟量形式信号,从而将波形重新合成出来。
若波形存储器中存放的是正弦波幅度量化数据,那么D/A 转换器的输出是近似正弦波的阶梯波,还需要后级的低通平滑滤波器进一步抑制不必要的杂波就可以得到频谱比较纯净的正弦波信号。
如下图所示为DDS 各个部分的输出信号:相位累加器输出波形存储器输出DAC输出LPF输出由于受到字长的限制,相位累加器累加到一定值后,就会产生一次累加溢出,这样波形存储器的地址就会循环一次,输出波形循环一周。
相位累加器的溢出频率即为合成信号的频率。
可见,频率控制字K 越大,相位累加器产生溢出的速度越快,输出频率也就越高。
故改变频率字(即相位增量),就可以改变相位累加器的溢出时间,在参考频率不变的条件下就可以改变输出信号的频率。
③ DDS 原理根据傅立叶变换定理,任何满足Dirichlet 条件的周期信号都可以分解为一系列正弦或者余弦信号之和。
为了不失一般性,下面以正弦信号的产生为例来说明DDS 的基本原理。
我们知道,正、余弦信号用可以用复数形式表示为:()cos(2)Re (2)ft Exp j ft ππ= 式(2-1) ()sin(2)Im (2)ft Exp j ft ππ= 式(2-2)上图描述了矢量R 绕原点沿正方向(逆时针)旋转时,其模值R 与x 轴夹角()t θ(相位角)及R 在y 轴上的投影S 三者之间的关系。
当R 连续地绕原点旋转,S 将取~R R -+之间的任意值,()t θ将以2π为模取0~2π之间的任意值。
如果将S 看作我们欲重构正弦信号的幅度值,则相位角()t θ和S 的关系为:sin ()S R t θ=。
现将相位数字化(采样、量化),将2π量化成M 等份,则相位量化的最小间隔为2/M θπ∆=,这样造成的结果是重构信号的幅度值S 也相应离散化:2sin()sin()1,2,...,S R n R n n M Mπθ=⋅∆=⋅= 式(2-3) 由式(2-3)可以看出,S 只能取与相位n θ⋅∆对应的幅度值。
xyθ∆α∆如上图所示,设此时R 不是绕原点连续旋转,而是在系统时钟c f 的控制下以相位增量α∆进行阶跃式旋转(上图中2αθ∆=∆),很容易可以看出来,在相位周期变化的同时,输出信号的幅度S 也在周期重复着,因此,重构信号的周期在幅度中也就体现出来了。
为了进一步探讨相位增量对输出信号频率的影响,我们分别以相位增量为/4π和/8π重构信号幅度,分别如下图1和2所示。
在此,我们假设相位累加是在相同的系统时钟c f 的进行的,即对于不同的相位增量,c f 是固定不变的,这是理解相位增量和重构信号频率关系的基础。
180o 225o270o 315o0o 45o90o135o oT图1 相位增量为/4π时相位幅度的映射关系图2 相位增量为/8π时相位幅度的映射关系对比图1和图2,我们很容易发现,当相位增量减少为原来的二分之一时,输出信号的采样值密集度就成了原来的两倍,那么R 旋转一周的时间自然也增大为原来的两倍,即'2o o T T =。
周期T 与频率f 成倒数关系,由此可得两种情况下输出重构信号的频率关系:'2o o f f =,如图3所示。
相位增量为/4π相位增量为/8π图3 相位增量不同对重构信号频率的影响(仿真)分析到这里,我们可以得出结论,在DDS 系统中,在参考时钟c f 固定不变的前提下,通过改变相位增量的值,就可以得到不同频率的重构信号。
我们假设有一个频率为f 的正弦信号()S t :()sin(2)S t ft π= 式(2-4)现以采样频率c f 对该信号进行抽样,得到离散序列为:()sin(2)c c S nT f nT π=⋅ 式(2-5)其中1/c c T f =为采样周期。
习惯上将式(2-5)写成式(2-6)的形式:()sin(2)0,1,2,c S n f nT n π=⋅= 式(2-6)式(2-6)对应的相位序列为:()20,1,2,c n f nT n φπ=⋅= 式(2-7)该序列的显著特性是线性,即相邻样值之间的相位增量是一常数,且仅与信号频率f 有关,当式(2-7)中的n 取1时得到量化相位增量为:2c f T φπ∆=⋅ 式(2-8)倘若我们将2π相位均匀量化M 等份,人为构造一个相位值'φ∆: '2K Mπφ∆= 式(2-9)∆=∆,那么就可以得到如下关系:并且使得'φφc cK f f T M f =⋅= 式(2-10) 根据以上原理,如果我们用变量K 构造一个量化序列:()n nK ϕ= 式(2-11)然后完成()n ϕ到另一个序列'()S n 的映射,即由()n ϕ构造序列: '22()sin ()sin()S n n nK M M ππϕ⎛⎫== ⎪⎝⎭式(2-12) 将式(2-10)代入式(2-12)可得:'()sin(2)c S n fT n π=⋅ 式(2-13)对比式(2-6)跟式(2-13),我们不难发现,'()S n 其实就是信号()S t 经过采样频率c f 抽样后的离散时间序列。
在满足奈圭斯特采样定律的的条件下,即: 12c K f M f =≤ 式(2-14) '()S n 可以经过D/A 转换和低通平滑滤波唯一地恢复出()S t 。
可见,通过上述变换,变量K 将唯一地确定一个单频模拟正弦信号()S t : ()sin(2)c K S t f t M π= 式(2-15) 该信号的频率为: o c K f f M= 式(2-16) 式(2-16)就是DDS 的基本方程,是利用DDS 进行频率合成的立足点。